CN1967809B - 用于制造电容器的方法 - Google Patents
用于制造电容器的方法 Download PDFInfo
- Publication number
- CN1967809B CN1967809B CN2006101447963A CN200610144796A CN1967809B CN 1967809 B CN1967809 B CN 1967809B CN 2006101447963 A CN2006101447963 A CN 2006101447963A CN 200610144796 A CN200610144796 A CN 200610144796A CN 1967809 B CN1967809 B CN 1967809B
- Authority
- CN
- China
- Prior art keywords
- insulating film
- interlayer insulating
- hole
- capacitor
- deep hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 198
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 47
- 239000010703 silicon Substances 0.000 description 47
- 239000007789 gas Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 21
- 230000008569 process Effects 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910001936 tantalum oxide Inorganic materials 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 239000003595 mist Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 description 2
- DQWPFSLDHJDLRL-UHFFFAOYSA-N triethyl phosphate Chemical compound CCOP(=O)(OCC)OCC DQWPFSLDHJDLRL-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- DJCDXWHFUVBGLR-UHFFFAOYSA-N CCO[Ta] Chemical compound CCO[Ta] DJCDXWHFUVBGLR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
用于制造电容器的方法包括：在连接到开关元件上的插塞(302)上或在其上方沉积夹层绝缘膜(306)，在所述夹层绝缘膜内形成孔(600，600`)使得所述孔的开口部分被悬突结构(601，601`)环绕并且所述插塞暴露于所述孔的底部中，除去所述悬突结构，在所述深孔的内表面上形成下电极(307)，在所述下电极上形成电介质(308)并且在所述电介质上形成上电极(309)。因为除去导致间隙的悬突结构，所以上述步骤防止在所述电容器中间隙的形成。还防止所述电介质覆盖度变差。
Description
技术领域
本发明涉及一种用于制造电容器的方法，并且特别涉及用于制造用于动态随机存取存储器(DRAM)的层叠式电容器的方法。
背景技术
参考图1和2，将说明制造用于DRAM的层叠式电容器的常规方法。将层叠式电容器安置在一个深孔中。DRAM通常包含存储单元阵列和外围电路区。图1是常规DRAM的存储单元100的横截面图。该存储单元100包括两个存储单元。将多个存储单元100安置在矩阵阵列中以形成存储单元阵列。通过元件隔离区104与存储单元100相邻安置外围电路区。在如下说明中，将省略外围电路区的说明。
常规存储单元100包括包含两个开关晶体管的开关部分10和包含两个层叠式电容器的电容器部分20。安置在p-型硅衬底101上的开关部分10包含n-阱102、p-阱103和元件隔离区104。在p-型硅衬底101上安置n-阱102。在n-阱102上安置p-阱103。在n-阱102上安置元件隔离区104使其与p-阱103相邻安置。通过元件隔离区104与存储单元100相邻安置另一个存储单元或者外围电路区。
在p-阱103中安置开关晶体管。开关晶体管共用连接到位线113上的源极107。开关晶体管中每一个包含漏极106和栅极电极109作为字线。将漏极106连接到电容器部分20上。在漏极106和栅极电极109之间安置栅极绝缘膜。栅极电极109具有其中将硅化钨膜层叠在多晶硅膜上的多晶硅-硅化物结构或者其中将钨膜层叠在多晶硅膜上的多金属结构。
在开关晶体管(开关元件)上安置第一夹层绝缘膜114。在第一夹层绝缘膜114的预定区中，配置有位线接触件112以连接源极107和位线113。位线接触件112由在安置于第一夹层绝缘膜114内的接触孔中填充的多晶硅、硅化钛、氮化钛和钨膜组成。在第一夹层绝缘膜114上安置位线113。位线113由氮化钨和钨膜组成。对于每一个漏极106，在第一夹层绝缘膜114的预定区中安置接触件111。将每一个接触件111连接到每一个漏极106上。
在位线113和第一夹层绝缘膜114上安置第二夹层绝缘膜201。对于每一个接触件111，在第二夹层绝缘膜201中安置硅插塞202。将每一个硅插塞202连接到每一个接触件111上。
在第二夹层绝缘膜201上安置氮化硅膜203。在氮化硅膜203上安置第三夹层绝缘膜204。对于每一个硅插塞202，在氮化硅膜203和第三夹层绝缘膜204的预定区中安置一个深孔。对于每一个深孔，在深孔的内表面上安置下电极205。将每一个下电极205连接到每一个硅插塞202上。在第三夹层绝缘膜204和每一个下电极205上安置电介质206。在电介质206上安置上电极207。将每一个包含下电极205、电介质206和上电极207的电容器安置在氮化硅膜203和第三夹层绝缘膜204中的每一个深孔中。所述电容器是安置在深孔中的层叠式电容器。在上电极207上安置绝缘膜401。在绝缘膜401上安置由氮化钛膜、铝膜和氮化钛膜组成的配线层402。
上电极207的一部分延伸至外围电路区并且通过形成在绝缘膜401的预定区中的接触件连接到配线层402上。
如上所述，必要时重复形成夹层绝缘膜、形成接触件和形成配线层以形成存储单元阵列和形成DRAM。
例如，在日本公开专利申请(JP-A-Heisei，11-026712)中公开了涉及用于制造层叠式电容器的方法的技术。
近年来，半导体装置的存储容量一直在增加。特别是就DRAM而言，具有100nm的最小处理尺寸的千兆比特级存储器将出现在商业舞台上。符合等于或小于90nm的最小处理尺寸的DRAM正在研发之中。随着如上所述元件的小型化，不可避免减小作为DRAM主要组件的电容器的电极的可允许表面面积，从而导致保证足够的电容器电容的困难处境。
在上述处境下，常常在下电极205的上表面上安置半球形硅晶粒(HSG)层以扩大电极的表面面积并因此保证足够的电容器电容。在此情况下，容纳电容器的深孔的深度是约2000nm。当形成HSG层时，在下电极205的下表面(与深孔的内表面接触的表面)和HSG层的顶部之间的厚度达到约80nm。因此，如果深孔宽度随着小型化变窄，则难以保证HSG层的空间。
如果不可能使用HSG层以扩大电极的表面面积，则唯一的选择是将孔做得更深。然而，如果通过各向异性的干法刻蚀形成深度等于或大于2000nm的孔，则存在产生孔的弧状弯曲形状(以下简称为弧状弯曲)的新问题。“弧状弯曲”指其中孔的中间部分在径向上(在垂直孔的纵轴的方向上)扩展的现象。
将参考图2A至2F说明与弧状弯曲有关的问题。图2A至2F是显示制造示于图1中的电容器部分20的一系列流程的横截面图。
图2A是在通过光刻形成图案之前的电容器部分20的横截面图。在由氧化硅组成的第二夹层绝缘膜201的预定位置形成多晶硅的硅插塞202。接着，在第二夹层绝缘膜201上形成氮化硅膜203。接着，在氮化硅膜203上形成具有3000nm的厚度的氧化硅的第三夹层绝缘膜204。接着，在第三夹层绝缘膜204上形成具有500nm的厚度的硬掩模210。接着，在硬掩模210上形成光致抗蚀剂211。
参考图2B，通过光刻和干法刻蚀在硬掩模210中形成图案。
图2C是其中形成深孔500的电容器部分20的横截面图。通过干法刻蚀法蚀刻第三夹层绝缘模204和氮化硅膜203以形成深孔500。硬掩模210作为在干法刻蚀中的蚀刻掩模使用。在此干法刻蚀过程中，在略低于深孔500的开口部分的区域产生弧状弯曲502。深孔500在弧状弯曲502中具有最大的孔宽度B1。最大孔宽度B1大于在硬掩模210中的开口的宽度L1。因此硬掩模210的一部分和在硬掩模210附近的第三夹层绝缘膜204的一部分具有悬突结构501。
对于作为氧化硅膜的第三夹层绝缘膜204的干法刻蚀，使用气体等离子体如C5F8。在等离子体中产生的离子切断了氧化硅中Si和O之间的键。生成的自由Si与F反应形成挥发性的SiF4。然后，将SiF4除去。从而继续蚀刻。主要有助于蚀刻的蚀刻剂是F离子。通过等离子体和衬底之间的电位差使F离子加速，该电位差是通过等离子体的自偏压或者有意施加的偏压而产生。F离子飞行到硬掩膜210中的开口中以通过将第三夹层绝缘膜204蚀刻形成深孔500。大部分F离子入射到垂直衬底的第三夹层绝缘膜204上。然而，在蚀刻过程中在硬掩模210的肩部产生倾斜。当在倾斜中弹回之后F离子入射到第三夹层绝缘膜204上时，F离子入射到倾斜于衬底的第三夹层绝缘膜204上。从而当继续蚀刻时越来越多的F离子入射到倾斜于衬底的第三夹层绝缘膜204上。据认为在深孔500的开口部分附近的侧壁上的第三夹层绝缘膜204的蚀刻导致弧状弯曲。弧状弯曲对常规的较浅孔而言不是一个突出的问题。然而，当孔由于小型化而变窄或者当孔变深以保证足够的电容时，弧状弯曲问题变得更突出。
参考图2D，在第三夹层绝缘膜204上形成下电极205以在除去硬掩模210之后覆盖第三夹层绝缘膜204的上表面和深孔500的内部。在形成下电极205之后将光致抗蚀剂210填充在深孔500中。
参考图2E，除去覆盖第三夹层绝缘膜204的上表面的下电极205的一部分以留下覆盖深孔500内部的下电极205的另一部分。接着，除去光致抗蚀剂211。
参考图2F，在第三夹层绝缘膜204的上表面和下电极205的另一部分上形成电容器的电介质膜206。接着，在电介质膜206上形成电容器的上电极207。在深孔500的开口部分中有悬突结构501。深孔500在开口部分具有比在弧状弯曲502的最大孔宽度B1窄的孔宽度。因此，导致电介质206覆盖度差(不均匀)。弧状弯曲502还在深孔500的中间导致间隙503。
如上所述，在用于制造安置在深孔中的层叠式电容器的常规方法中，当通过各向异性干法刻蚀形成比常规孔更深的深孔500时必然产生弧状弯曲502。当产生弧状弯曲502时，在深孔500的开口部分中出现悬突结构501并且在开口部分的孔宽度L1比在弧状弯曲502的孔宽度B1更窄。结果，在随后处理中，即使形成上电极207直至上电极207靠近深孔500的开口部分，也在深孔500中产生间隙503。因此，电容器非常不耐机械应力。更具体而言，电容器易受在形成配线层402过程中绝缘膜401导致的应力和在包装过程中模具树脂导致的应力的影响。因此，即使在刚形成电容器之后进行的测试中电容器的特性满足预定标准，在包装过程之后和在装箱之前进行的测试中存在成品收率差的问题。
此外，在形成电容器的电介质206的过程中，在深孔500的开口部分窄的地方的悬突结构501导致电介质206覆盖度差，从而导致电容器的可靠性差。
发明内容
本发明的第一个目的是防止在安置在孔中的电容器中形成间隙。
本发明的第二个目的是提供电容器的电介质膜覆盖度改善的可靠性高的电容器。
在本发明一个方面中，用于制造电容器的方法包括：在连接到开关元件的插塞上或在其上方沉积夹层绝缘膜，在所述夹层绝缘模中形成孔使得所述孔的开口部分被悬突结构环绕并且所述插塞暴露于所述孔的底部中，除去所述悬突结构，在所述孔的内表面上形成下电极，在所述下电极上形成电介质和在所述电介质上形成上电极。
因为除去导致间隙的悬突结构，所以上述步骤防止在所述电容器中形成间隙。还防止电介质的覆盖度变差。
当形成孔使其具有其中所述孔具有最大孔宽度的弧状弯曲形状时，优选除去悬突结构，使得在除去之后开口部分中的孔的孔宽度比所述最大孔宽度更宽。
沉积夹层绝缘膜的步骤优选包括在插塞上或在其上方沉积第一夹层绝缘膜，随后下一步是在所述第一夹层绝缘模上沉积第二夹层绝缘膜。在此情况下，在预定条件下的湿蚀刻时，第二夹层绝缘膜的蚀刻速率高于第一夹层绝缘膜的蚀刻速率。在除去步骤中通过预定条件下的湿蚀刻法蚀刻悬突结构。
第一和第二夹层绝缘膜的蚀刻速率不同，使得在防止电容器和与其相邻的另一个电容器之间短路的同时能够除去悬突结构。
除去悬突结构的步骤优选包括：在孔中形成一种构件以保护侧壁的第一部分并且不保护侧壁的第二部分，随后是除去第二部分。所述孔被侧壁环绕。开口部分被所述第二部分环绕。
优选形成所述构件以覆盖第一部分并且不覆盖悬突结构。孔的最宽部分被所述第一部分环绕。
优选所述构件是有机光致抗蚀剂膜。
形成孔的步骤优选包括：在夹层绝缘膜上形成硬掩模，除去所述硬掩模的一部分并且形成在所述硬掩模中安置的具有其中孔具有最大孔宽度的弧状弯曲形状的孔。之后，通过除去硬掩模除去悬突结构。
在此情况下，可以在不蚀刻夹层绝缘膜的情况下除去悬突结构。
沉积夹层绝缘膜的步骤优选包括：在插塞上或者在其上方沉积第一材料的第一夹层绝缘膜，随后在所述第一夹层绝缘膜上沉积第二材料的第二夹层绝缘膜。在此情况下，在预定条件下的湿蚀刻时，第二材料的蚀刻速率高于第一材料的蚀刻速率。此外，在除去步骤中通过在所述条件下的湿刻法蚀刻悬突结构。
在本发明的另一个方面中，存储单元包含开关元件、插塞、层叠式夹层绝缘膜和电容器。在形成在开关元件上的夹层绝缘膜中形成插塞。在所述夹层绝缘膜上或在其上方沉积层叠式夹层绝缘膜。在形成在层叠式夹层绝缘膜中的孔中安置电容器。插塞在开关元件和电容器之间进行电连接。
所述层叠式夹层绝缘膜优选包含第一夹层绝缘膜和第二夹层绝缘膜。在所述夹层绝缘膜上或在其上方沉积第一夹层绝缘膜。在第一夹层绝缘膜上沉积第二夹层绝缘膜。在预定条件下的湿蚀刻时，第二夹层绝缘膜的蚀刻速率高于第一夹层绝缘膜的蚀刻速率。在第二夹层绝缘膜中安置孔的开口部分。
替代地，所述层叠式夹层绝缘膜优选包含第一材料的第一夹层绝缘膜和第二材料的第二夹层绝缘膜。在所述夹层绝缘膜上或在其上方沉积第一夹层绝缘膜。在第一夹层绝缘膜上沉积第二夹层绝缘膜。
在此情况下，更优选在预定条件下的湿蚀刻时，第二材料的蚀刻速率高于第一材料的蚀刻速率。
在本发明的又一个方面中，动态随机存取存储器(DRAM)包含存储单元阵列和地址解码器。存储单元阵列包含安置在矩阵阵列中的多个存储单元。配置地址解码器以基于地址数据选择性激活多个存储单元中的一个。存储单元阵列包括上述存储单元中的一种。
本发明通过防止在电容器形成间隙可以提高安置在深孔中的小型化层叠式电容器的品质。本发明可以提供具有改善的电容器的电介质膜覆盖度的高可靠性的电容器。
附图说明
图1是显示根据常规技术的DRAM的存储单元的构造的横截面图；
图2A至2F是显示根据常规技术制造电容器的方法的流程的电容器部分的横截面图；
图3是显示根据本发明的DRAM存储单元构造的横截面图；
图4A至4H是显示根据本发明第一实施方案制造电容器的方法的流程的电容器部分的横截面图；
图5A至5C是显示根据本发明第二实施方案制造电容器的方法的流程的电容器部分的横截面图；和
图6A至6F是显示根据本发明第三实施方案制造电容器的方法的流程的电容器部分的横截面图。
具体实施方式
下面将参考附图描述本发明的实施方案。在附图中，相同或类似的附图标记表示相同、类似或相当的元件。
(DRAM的构造)
参考图3说明根据本发明实施方案的动态随机存取存储器(DRAM)的构造。图3是显示根据本发明的DRAM存储单元1的构造的横截面图。根据本发明的DRAM包含配置有具有两个层叠式电容器的电容器部分30并且配置有开关部分10的存储单元1。在两个深孔中的每一个中安置层叠式电容器中的每一个。将存储单元1以矩阵阵列排列以形成存储单元阵列。与存储单元1相邻安置外围电路区(没有显示)。DRAM包含配置成基于地址数据选择性激活存储单元阵列的存储单元中一个的地址解码器(没有显示)。在p-型衬底101上安置根据本发明的存储单元1。存储单元1包含连接到位线113和字线109的开关部分10和连接到配线层402上的电容器部分30。因为开关部分10和配线层402的构造与上述说明的常规技术中的相同，所以将省略开关部分10和配线层402的构造的说明。
在位线113上安置第二夹层绝缘膜301。对于在开关部分10中的开关晶体管(开关元件)的每一个漏极106，在第一夹层绝缘膜114的预定区中安置接触件111。将每一个接触件111连接到每一个漏极106上。对于每一个接触件111，在第二夹层绝缘膜301中安置硅插塞302。将每一个硅插塞302连接到每一个接触件111上。将每一个硅插塞302连接到在电容器部分30中的电容器的每一个上。
在第二夹层绝缘膜301上安置氮化硅膜303。在氮化硅膜303上安置第三夹层绝缘膜304。在第三夹层绝缘膜304上安置第四夹层绝缘膜305。对于每一个硅插塞302，在氮化硅膜303、第三夹层绝缘膜304和第四夹层绝缘膜305的预定区域中安置每一个深孔。对于每一个深孔，在深孔的内表面上安置下电极307。将每一个下电极307连接到每一个硅插塞302上。在第四夹层绝缘膜305和每一个下电极307上安置电介质308。在电介质308上安置上电极309。将包含下电极307、电介质308和上电极309的每一个电容器安置在深孔中。所述电容器是层叠式电容器。在上电极309上安置绝缘膜401。在绝缘膜401上安置由氮化钛膜、铝膜和氮化钛膜组成的配线层402。
安置在存储单元1中的上电极309的一部分延伸至外围电路区并且通过在绝缘膜401的预定区域中形成的接触件连接到配线层402上。
重置上述构造的存储单元1以形成存储单元阵列，从而配置DRAM。
(第一实施方案)
参考图4A至4H说明根据本发明第一实施方案制造存储单元1的方法。
在第一实施方案制造电容器的方法中，在其中形成硅插塞302的第二夹层绝缘膜301上或在其上方，通过化学气体相沉积(CVD)法开始沉积第三夹层绝缘膜304。将硅插塞302连接到在半导体衬底的表面中的杂质扩散层上。以下面的步骤在第三夹层绝缘膜304中形成电容器。接着，在第三夹层绝缘膜304上沉积第四夹层绝缘膜305。第三夹层绝缘膜304和第四夹层绝缘膜305形成层叠式夹层绝缘膜306，其中第四夹层绝缘膜305层叠在第三夹层绝缘膜304上。第四夹层绝缘膜305具有高于第三夹层绝缘膜304的湿蚀刻速率。此时，将第三夹层绝缘膜304沉积成比第四夹层绝缘膜305更厚。接着，在第四夹层绝缘膜305上沉积硬掩模310，硬掩模310在下面的步骤中用作第三夹层绝缘膜304和第四夹层绝缘膜305的干法刻蚀的掩模。通过光刻和干法刻蚀在硬掩模310的预定区域中形成开口，使得第四夹层绝缘模305的上表面暴露于开口中。此时，除去硬掩模310的一部分以形成开口。接着，使用硬掩模310作为蚀刻掩模，对层叠式夹层绝缘膜306进行干法刻蚀以在层叠式夹层绝缘膜306中形成深孔。在膜的厚度方向上形成所述深孔使其穿透层叠式夹层绝缘膜306和氮化硅膜303。同时，形成所述深孔使其在304中的预定位置具有弧状弯曲602。接着，对第三夹层绝缘膜304和第四夹层绝缘膜305进行湿蚀刻以扩大深孔600的内径或孔径。接着，在包含深孔600内表面的整个表面上通过CVD法沉积用于下电极307的材料。随后下一步是除去在第四夹层绝缘膜305上表面上的下电极307的一部分。此时，在深孔600中通过使用抗蚀剂的各向异性干法刻蚀或者化学机械抛光(CMP)除去下电极307的所述部分以保护深孔600的内部。第四夹层绝缘膜305的上表面朝向配线层402。接着，在下电极307和第四夹层绝缘膜305的整个暴露表面上形成电容器的电介质308和上电极309以制备电容器。。
图4A至4H是显示根据本发明的电容器部分30的制造过程的一系列流程的电容器部分30的横截面图。下面将参考图4A至4H说明根据第一实施方案制造电容器的方法。
图4A显示了处于在硬掩模310中形成开口之前的状态的电容器部分30。参考图4A，在氧化硅的第二夹层绝缘膜301的预定区域中形成多晶硅的硅插塞302。此时，通过使用甲硅烷(SiH4)和磷化氢(PH3)原料气体的CVD法沉积氧化硅以形成含磷的多晶硅膜。形成所述多晶硅膜使得膜的一部分被填充在第二夹层绝缘膜301预定区域中的孔内。然后，通过干法刻蚀除去除孔内部分以外的膜以形成硅插塞302。通过形成无定形的硅膜，随后通过热处理以将硅膜的状态从无定形改变为多晶，代替形成多晶膜，可以制备硅插塞302。可以使用乙硅烷(Si2H6)气体作为原料气体代替甲硅烷气体。
在形成硅插塞302之后，通过使用二氯硅烷(SiR2Cl2)和氨(NH3)原料气体的CVD法在第二夹层绝缘膜301上形成约50nm厚的氮化硅膜303。可以在形成氮化硅膜303之后形成硅插塞302。在此情况下，在第二夹层绝缘膜301和氮化硅膜303中形成孔，随后在孔内形成硅插塞302。随后下一步是通过使用四乙氧基硅烷(Si(OC2H5)5)和氧气原料气体的等离子体CVD，形成具有2700nm厚度的氧化硅的第三夹层绝缘膜304。其后，在第三夹层绝缘膜304上形成具有比第三夹层绝缘膜304更高的湿蚀刻速率的第四夹层绝缘膜305。通过使用包含例如四乙氧基硅烷(Si(OC2H5)5)、三乙氧基硼(TEB)和磷酸三乙酯(TEOP)的原料气体的减压CVD法，沉积具有300nm厚度的氧化硅膜(硼-磷硅酸盐玻璃(BPSG)膜)作为第四夹层绝缘膜305。此时，可以在沉积BPSG膜之后在约700℃进行热处理。还可以使用磷硅酸盐玻璃(PSG)膜或者涂覆的氧化硅膜如玻璃上旋压(SOG)膜代替BPSG膜作为第四夹层绝缘膜305。如上所述，形成层叠式结构的夹层绝缘膜306，其中第四夹层绝缘膜305层叠在第三夹层绝缘膜304上。在形成第四夹层绝缘膜305之后，通过CVD法形成500nm厚的硅膜作为硬掩膜310。对于硬掩膜310，可以使用无定形碳膜代替硅膜。在形成硬掩膜310之后，通过旋涂法形成光致抗蚀剂311。
参考图4B，通过光刻法和干蚀刻法加工硅膜以在硬掩模310中形成预定图案。对于硅膜的干法刻蚀，例如可以采用Cl2、HBr(溴化氢)和O2混合气体作为蚀刻气体、10mTorr的蚀刻压力和100W的等离子体功率的蚀刻条件。主要使用氯基气体如混合气体作为蚀刻气体。
参考图4C，将由第三夹层绝缘膜304和第四夹层绝缘膜305的层叠层构成的夹层绝缘膜306进行各向异性干法刻蚀以形成深孔600。对于包含氧化硅的层叠式夹层绝缘膜306的干法刻蚀，例如可以使用以C5F8、Ar和O2的混合气体作为蚀刻气体，100mTorr的蚀刻压力和1500W的等离子体功率的蚀刻条件。优选主要使用氟基气体(F-基气体)作为蚀刻气体并且选择具有高等离子体功率的条件以提高蚀刻离子的蚀刻作用。优选在蚀刻过程中在第三夹层绝缘膜304中略低于第三夹层绝缘膜304上表面的位置形成弧状弯曲602。弧状弯曲602的最大孔径(最大孔宽度或内径)B1大于深孔600的开口部分的孔径(孔宽度或内径)L1。
图4D是显示在除去硬掩模310之后电容器部分30的横截面图。参考图4D，当使用硅膜作为硬掩模时，将光致抗蚀剂填充在深孔600中以保护深孔600的内部。之后，在整个表面上进行干回刻(dry etch-back)以除去剩余的硬掩模310，从而导致在层叠式夹层绝缘膜306的上表面上剩余的硅膜被全部除去。对于干回刻，例如可以使用具有Cl2、HBr和O2的混合气体作为蚀刻气体，0.6Pa的蚀刻压力和600W的等离子体功率的蚀刻条件。同时，当使用无定形碳膜作为硬掩模310时，通过单独氧气的气体等离子体可以容易地除去硬掩模310。
参考图4E，在除去硬掩模310之后，通过湿蚀刻加宽深孔600。对于湿蚀刻，使用氟化氢(HF)。可以使用包含氟化铵或氨过氧化氢混合物的氟化氢代替氟化氢。换句话说，在湿蚀刻中使用氢氟酸作为蚀刻液。在湿蚀刻中可以使用包含氟化铵或氨过氧化氢混合物的氢氟酸代替氢氟酸。层叠式绝缘膜306由第三夹层绝缘膜304和第四夹层绝缘膜305构成。第四夹层绝缘膜305的湿蚀刻速率高于第三夹层绝缘膜304的湿蚀刻速率。换句话说，在上述条件下的湿蚀刻时，第四夹层绝缘膜305的材料的蚀刻速率高于第三夹层绝缘膜304的材料的蚀刻速率。因此，在湿蚀刻中深孔600的开口部分中孔径L1的变化大于弧状弯曲602的最大孔径(最大孔宽度)B1的变化。即，如下方程式成立：L2-L1＞B2-B1
其中L1是在加宽之前深孔600的开口部分中孔径(孔宽度)，L2是在加宽之后深孔600的开口部分中孔径(孔宽度)，B1是在加宽之前弧状弯曲602的最大孔径(最大孔宽度)并且B2是在加宽之后弧状弯曲602的最大孔径(最大孔宽度)。因此，在防止在深孔600具有最大孔径(最大孔宽度)B1部分的深孔600和与深孔600相邻的另一个深孔之间相互连接的同时，可以加宽孔径(孔宽度)L1。在深孔之间的相互连接导致在深孔中的电容器之间的短路。此外，可以将深孔600的开口部分中的孔径(孔宽度)L1加宽至孔径L2等于或宽于弧状弯曲602的最大孔径(最大孔宽度)B2的程度。即，可以除去在深孔600的形成过程中形成的悬突结构601。深孔的开口部分被悬突结构环绕。
参考图4F，在除去悬突结构601之后，将包含深孔600内表面的暴露表面用下电极307涂覆。在对硅插塞302的表面进行电阻降低处理之后，通过CVD法形成具有约30至50nm的厚度的含磷硅膜作为下电极307。此时，通过在700℃的热处理使硅膜多晶化以具有导电性。在加热下的后续处理可以代替用于多晶化的热处理。作为选择，通过CVD法以无定形态沉积具有约30至50nm的厚度的含磷硅膜。通过在下电极307表面上的硅晶粒的生长形成半球形硅晶粒(HSG)层。通过硅烷(SiH4)的辐照和热处理使硅晶粒生长。当形成HSG层时，例如，在含磷化氢(PH3)的气相中将磷(P)掺杂到下电极307中以补充在下电极307表面中的磷。
参考图4G，除去除在深孔600中的部分以外的下电极307。换句话说，除去在第四夹层绝缘膜305上表面上形成的下电极307的部分，留下在深孔600中形成的下电极307的部分。在下面的处理中除去在第四夹层绝缘膜305上表面上的下电极307。首先，用光致抗蚀剂填充深孔600以保护深孔600的内部。此时，通过旋涂法形成光致抗蚀剂以完全保护深孔600的内部。随后下一步是曝光和显影处理以安置低于第四夹层绝缘膜305上表面的光致抗蚀剂的上表面。其后，将整个表面进行干回刻以从第四夹层绝缘膜305的上表面除去下电极307的部分。通过干法刻蚀法进行干回刻。参考干法刻蚀的条件，例如可以使用Cl2、HBr和O2的混合气体作为蚀刻气体。通过在整个表面上的干回刻除去第四夹层绝缘膜305上表面上的下电极307部分之后，通过氧气(O2)灰化除去深孔600中剩余的光致抗蚀剂。
参考图4H，形成作为电容器组件的电介质308和上电极309。在包含硅的下电极307的表面内存在天然氧化物。在通过洗涤除去天然氧化物之后，将电容器部分30在750℃的氨(NH3)气氛中进行热处理以在下电极307的表面内形成1nm厚的氮化硅。随后下一步是通过使用五乙氧基钽(Ta(OC2H5)5)和氧气原料气的CVD法形成8nm厚的氧化钽。其后，通过在750℃的一氧化二氮(N2O)气氛中的热处理用氧气补足氧化钽并且使其结晶以形成电介质308。此时，通过在氧化气氛中的热处理将氮化硅氧化成氧氮化硅。接着，通过使用氯化钛(TiCl4)和NH3原料气的CVD法形成上电极309以覆盖电介质308。所述上电极包含氮化钛。
在第一实施方案中，形成夹层绝缘膜306，使其具有第三夹层绝缘膜304和层叠在第三夹层绝缘膜304上的第四夹层绝缘膜305。在湿蚀刻中，第四夹层绝缘膜305的蚀刻速率高于第三夹层绝缘膜304的蚀刻速率。因此，当进行湿蚀刻以加宽深孔600时，在深孔600的开口部分的孔径L1的变化(L2-L1)大于弧状弯曲602的最大孔径(最大孔宽度)B1的变化(B2-B1)。因此，可以将深孔600的开口部分的孔径(孔宽度)L1加宽至孔径L2等于或宽于弧状弯曲602的最大孔径(最大孔宽度)B2的程度。通过湿蚀刻，深孔600的开口部分中的悬突结构601得到改善。因此，防止了在常规技术中差的电介质膜覆盖度变差。同样，在形成上电极的过程中，防止了在常规技术中产生的深孔中间的间隙的产生。因此，在本发明的第一实施方案中可以得到具有高可靠性的电容器。
顺带提到，在该实施方案中使用硅膜作为下电极307。可以使用金属膜如钨膜、氮化钨膜或者钌膜代替硅膜作为下电极307。以金属膜作为下电极307的电容器的电容大于以硅膜作为下电极307的电容器的电容。当使用金属膜作为下电极307时，优选在硅插塞302表面上安置附加层以防止在形成下电极307之前在硅插塞302上形成硅化物。
通过CVD法形成氧化钽，随后通过热处理以氧化氧化钽，制备电介质308。可以使用原子层沉积法代替CVD法以形成氧化钽。在此情况下，在膜成形步骤中得到具有更好质量的氧化钽膜。因此，可以省略或者在较低温度下进行氧化氧化钽的热处理。此外，可以通过原子层沉积法形成由氧化铝膜、氧化铪膜或两者构成的单层或多层电介质膜作为电介质308。在此情况下，具有除上述金属以外还可以将氮化钛用于下电极307的优点。
如上所述，上电极309是通过CVD法形成的单层氮化钛膜。可以使用包含通过CVD法形成的氮化钛膜和通过溅射法形成的钨膜的多层膜作为上电极309。
(第二实施方案)
在根据第二实施方案制造电容器的方法中，将通过光致抗蚀剂保护深孔600的内部的步骤增加到根据第一实施方案制造电容器的方法中。在通过湿蚀刻除去悬突结构601的步骤之前实施所述附加步骤。换句话说，在加宽开口部分的孔径(孔宽度)L1的步骤之前实施所述附加步骤。
图5A至5C是电容器部分30的横截面图，这些图显示了根据第二实施方案的电容器部分30的制造方法的一系列流程。参考图5A至5C，下面将说明根据第二实施方案制造电容器的方法。
图5A显示处于用光致抗蚀剂填充深孔600的状态的电容器部分30。根据示于图4A至4D的方法，在其中将第四夹层绝缘膜305层叠在第三夹层绝缘膜304上的层叠式夹层绝缘膜306中形成具有弧状弯曲602的深孔600。接着，通过旋涂法涂覆光致抗蚀剂至完全充满深孔600。随后下一步是曝光和显影处理形成光致抗蚀剂312，以在不覆盖内表面(侧壁)的第二部分的同时，在光致抗蚀剂312完全覆盖深孔600的内表面(侧壁)的第一部分的位置安置光致抗蚀剂312的上表面，所述第一部分在弧状弯曲602的最大孔径(最大孔宽度)B1的位置。换句话说，光致抗蚀剂312是为保护第一部分并且不保护第二部分而形成的一种材料如有机光致抗蚀剂。形成的光致抗蚀剂312不覆盖第二部分中的悬突结构601。深孔的内表面(侧壁)是层叠式夹层绝缘膜的侧壁。深孔600被所述内表面(侧壁)环绕。深孔600的最宽部分被所述内表面(侧壁)的第一部分环绕。深孔600的开口部分被所述内表面(侧壁)的第二部分环绕。此时，优选深孔600在与第四夹层绝缘膜305相邻的第三夹层绝缘膜304的位置处具有最大孔径B1。优选在深孔600具有最大孔径B1的位置安置光致抗蚀剂312的上表面。
参考图5B，在形成光致抗蚀剂312之后，通过湿蚀刻加宽具有悬突结构601的深孔600的开口部分。对于湿蚀刻，使用氟化氢(HF)或者包含氟化铵的氟化氢。换句话说，在湿蚀刻中使用氢氟酸或者包含氟化铵的氢氟酸作为蚀刻液。在湿蚀刻中，采用光致抗蚀剂312防止最大孔径B1变宽。因此，深孔600只在深孔600的具有悬突结构602的开口部分得到加宽。深孔600的加宽具有定位性。
图5C显示了处于形成作为电容器组件的下电极307、电介质308和上电极309的状态的电容器部分30。以与第一实施方案相同的方式形成下电极307、电介质308和上电极309。因此，将省略所述形成方法的说明。
在第一实施方案中，在具有悬突结构601的开口部分和在深孔600具有最大孔径B1的弧状弯曲602的部分通过湿蚀刻加宽深孔600。因此，为了防止在深孔600具有最大孔径B1的部分中深孔600和相邻深孔之间的相互连接，湿蚀刻的条件是受到限制的。因而深孔600开口部分的孔径的加宽也是受到限制的。
在第二实施方案中，因为没有加宽最大孔径B1，所以确实防止了在彼此相邻的深孔之间的相互连接。在第二实施方案中，可得到比在第一实施方案中更宽的开口部分的孔径。在第二实施方案中，具有增加DRAM的制造方法的自由度的优点。
(第三实施方案)
根据第三实施方案制造电容器的方法基本上与根据第一实施方案制造电容器的方法相同。在第三实施方案中，在硬掩模中形成深孔的弧状弯曲，该弧状弯曲在第一实施方案中是在层叠式夹层绝缘膜306中形成的。然后，通过除去其中形成弧状弯曲和悬突结构的硬掩模消除弧状弯曲和悬突结构。
图6A至6F是电容器部分30的横截面图，这些图显示了根据第三实施方案的电容器部分30的制造方法的一系列流程。下面将参考图6A至6F说明根据第三实施方案制造电容器的方法。
在第三实施方案中，以与第一实施方案相同的方式，在形成硅插塞302之后，形成氮化硅膜303，随后形成包含第三夹层绝缘膜304和第四夹层绝缘膜305的层叠式夹层绝缘膜306。第三夹层绝缘膜304由被沉积至具有2700nm厚度的氧化硅组成。将第四夹层绝缘膜305沉积至具有300nm厚度。层叠式夹层绝缘膜306的厚度是3000nm。在第四夹层绝缘膜305中的湿蚀刻速率高于在第三夹层绝缘膜304的湿蚀刻速率。
参考图6A，通过CVD法沉积厚度为1000nm的硅膜作为硬掩模310｀。将第三实施方案中的硬掩模310｀沉积成比第一实施方案中的硬掩模310更厚。对于硬掩模310｀，可以使用无定形碳膜代替硅膜。接着在硬掩模310｀上通过旋涂法形成光致抗蚀剂311。
参考图6B，通过光刻法和干蚀刻法加工硅膜以在硬掩模310｀中形成开口的预定图案，使得第四夹层绝缘膜305的上表面暴露于开口中。
参考图6C，将由第三夹层绝缘膜304和在其上层叠的第四夹层绝缘膜305构成的层叠式夹层绝缘膜306进行各向异性干法刻蚀以形成深孔600｀。对于包含氧化硅的层叠式夹层绝缘膜306的干法刻蚀，例如采用具有C5H8、Ar和O2的混合气体作为蚀刻气体、100mTorr的蚀刻压力和1500W的等离子体功率的蚀刻条件以形成深孔600｀。此时，形成深孔600｀使得在硬掩模310｀的侧壁位置产生弧状弯曲602｀。换句话说，形成深孔600｀以在硬掩模310｀中具有弧状弯曲602｀。据认为当蚀刻继续进行时，在硬掩模310｀肩部产生的倾斜中弹回之后，越来越多的F离子入射到倾斜于衬底的硬掩模310｀上，并且弹回的F离子在开口部分附近的深孔600｀的侧壁上的蚀刻导致形成弧状弯曲602｀。在该实施方案中，硬掩模310｀比第一实施方案的硬掩模310更厚，从而据认为在位于硬掩模310｀中的深孔600｀的侧壁中产生弧状弯曲602｀。在弧状弯曲602｀中的最大孔径(最大孔宽度)B1大于在深孔601｀的开口部分的孔径(孔宽度)L1。
参考图6D，当除去硬掩模310｀时，悬突结构601｀和弧状弯曲602｀被除去。因为用于除去硬掩模310｀的方法与用于除去第一实施方案中的硬掩模310的方法相同，所以将省略用于除去硬掩模310｀的方法的说明。在第三实施方案中，在深孔600｀的形成中必然产生的弧状弯曲602｀的最大宽度B1位于硬掩模310｀的侧壁上。因此，在除去硬掩模310｀之后，深孔600｀在开口部分中不具有悬突结构，而是具有优选的带有宽开口和窄底部的锥形形状。因此，在第三实施方案中，可以实施或可以不实施用于加宽深孔600｀的开口部分的湿蚀刻。然而，当在除去硬掩模310｀之后在第四夹层绝缘膜304附近产生弧状弯曲602｀并且悬突结构601｀保留在第四夹层绝缘膜305中时，优选通过湿蚀刻除去保留的悬突结构601｀。此时，第四夹层绝缘膜305的湿蚀刻速率优选高于第三夹层绝缘膜304。
参考图6E，在深孔600｀中形成下电极307。因为形成下电极307的方法与在第一实施方案中形成下电极307的方法相同，所以将省略该方法的说明。
参考图6F，在下电极307上形成电介质308和上电极309以配置电容器。在第三实施方案中，深孔600｀具有没有悬突结构的好形状。因此，防止电介质308覆盖度变差。同样，在形成上电极309的过程中，防止产生间隙。因此，可以得到具有高可靠性的电容器。
如上所述，在根据本发明制造电容器的方法中，可以改善带有狭窄的深孔开口部分的悬突结构，所述悬突结构由在深孔的形成中产生的弧状弯曲所致。因此，可以在深孔中不产生间隙的情况下制造安置在该深孔中的层叠式电容器。此外，因为深孔具有防止电容器电介质膜覆盖度差的优选的形状，所以可以制造安置在深孔中的高可靠性的层叠式电容器。
显然本发明不限于上述实施方案，而且可以在不偏离本发明的范围和精神的情况下进行修改和变化。
Claims (8)
1.一种用于制造电容器的方法，其包括：
在连接到开关元件的插塞上或在其上方沉积夹层绝缘膜；
在所述夹层绝缘膜中形成孔，使得所述孔的开口部分被悬突结构环绕，并且所述插塞暴露于所述孔的底部中；
除去所述悬突结构；
在所述孔的内表面上形成下电极；
在所述下电极上形成电介质；和
在所述电介质上形成上电极，
其中所述沉积所述夹层绝缘膜包括：
在所述插塞上或在其上方沉积第一夹层绝缘膜；和
在所述第一夹层绝缘膜上沉积第二夹层绝缘膜，
在预定条件下的湿蚀刻时，所述第二夹层绝缘膜的蚀刻速率高于所述第一夹层绝缘膜的蚀刻速率，并且
所述除去所述悬突结构包括：
通过在所述预定条件下的湿蚀刻法蚀刻所述悬突结构。
2.根据权利要求1所述的用于制造电容器的方法，其中形成所述孔以具有弧状弯曲形状，在该弧状弯曲形状中所述孔具有最大孔宽度，并且
除去所述悬突结构，使得在所述除去之后在所述开口部分中所述孔的孔宽度宽于所述最大孔宽度。
3.根据权利要求1所述的用于制造电容器的方法，其中所述除去包括：
在所述孔中形成一种构件以保护侧壁的第一部分并且不保护所述侧壁的第二部分；和
除去所述第二部分，
所述孔被所述侧壁环绕，并且
所述开口部分被所述第二部分环绕。
4.根据权利要求3所述的用于制造电容器的方法，其中形成所述构件以覆盖所述第一部分并且不覆盖所述悬突结构，
所述孔的最宽部分被所述第一部分环绕。
5.根据权利要求3所述的用于制造电容器的方法，其中所述构件是有机光致抗蚀剂膜。
6.一种存储单元，其包含：
开关元件；
在形成于所述开关元件上的第一夹层绝缘膜中形成的插塞；
在所述第一夹层绝缘膜上或在其上方沉积的层叠式夹层绝缘膜；和
安置于在所述层叠式夹层绝缘膜内形成的孔中的电容器，
其中所述插塞在所述开关元件和所述电容器之间进行电连接，并且
所述层叠式夹层绝缘膜包含：
在所述第一夹层绝缘膜上或在其上方沉积的第二夹层绝缘膜；和
在所述第二夹层绝缘膜上沉积的第三夹层绝缘膜，
其中所述第三夹层绝缘膜在湿蚀刻中的蚀刻速率高于所述第二夹层绝缘膜在所述湿蚀刻中的蚀刻速率。
7.根据权利要求6所述的存储单元，其中所述湿蚀刻用于扩大所述孔的尺寸。
8.一种动态随机存取存储器(DRAM)，其包括：
包含以矩阵阵列安置的多个存储单元的存储单元阵列；和
被配置成基于地址数据选择性激活所述多个存储单元中的一个的地址解码器，
其中所述存储单元阵列包含：
开关元件；
在形成于所述开关元件上的第一夹层绝缘膜内形成的插塞；
在所述第一夹层绝缘膜上或在其上方沉积的层叠式夹层绝缘膜；和
安置于在所述层叠式夹层绝缘膜内形成的孔中的电容器，
其中所述插塞在所述开关元件和所述电容器之间进行电连接，并且
所述层叠式夹层绝缘膜包含：
在所述第一夹层绝缘膜上或在其上方沉积的第二夹层绝缘膜；和
在所述第二夹层绝缘膜上沉积的第三夹层绝缘膜，
其中所述第三夹层绝缘膜在湿蚀刻中的蚀刻速率高于所述第二夹层绝缘膜在所述湿蚀刻中的蚀刻速率。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005328996A JP4552835B2 (ja) | 2005-11-14 | 2005-11-14 | キャパシタの製造方法 |
| JP2005328996 | 2005-11-14 | ||
| JP2005-328996 | 2005-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1967809A CN1967809A (zh) | 2007-05-23 |
| CN1967809B true CN1967809B (zh) | 2010-09-29 |
Family
ID=38041446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101447963A Active CN1967809B (zh) | 2005-11-14 | 2006-11-14 | 用于制造电容器的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7547628B2 (zh) |
| JP (1) | JP4552835B2 (zh) |
| CN (1) | CN1967809B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4543392B2 (ja) * | 2005-11-01 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP2008306067A (ja) * | 2007-06-08 | 2008-12-18 | Elpida Memory Inc | コンタクトプラグの形成方法および半導体装置の製造方法 |
| US8124528B2 (en) * | 2008-04-10 | 2012-02-28 | Micron Technology, Inc. | Method for forming a ruthenium film |
| JP2010050311A (ja) * | 2008-08-22 | 2010-03-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2010251406A (ja) * | 2009-04-13 | 2010-11-04 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| US9831303B2 (en) | 2012-11-02 | 2017-11-28 | Nanya Technology Corporation | Capacitor structure and process for fabricating the same |
| JP2015211108A (ja) | 2014-04-25 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN109427687B (zh) * | 2017-09-04 | 2021-02-09 | 联华电子股份有限公司 | 半导体元件的制作方法 |
| KR102661837B1 (ko) | 2018-07-23 | 2024-05-02 | 삼성전자주식회사 | 반도체 장치 |
| CN113299651B (zh) | 2020-02-24 | 2023-06-16 | 长鑫存储技术有限公司 | 半导体结构制备方法和半导体结构 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126712A (ja) | 1997-06-30 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびにその製造装置 |
| JPH11204751A (ja) * | 1998-01-09 | 1999-07-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001127156A (ja) * | 1999-11-01 | 2001-05-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP3676958B2 (ja) * | 1999-12-28 | 2005-07-27 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JP4497260B2 (ja) * | 2000-08-31 | 2010-07-07 | エルピーダメモリ株式会社 | 半導体集積回路装置およびその製造方法 |
| JP2002110647A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100450671B1 (ko) * | 2002-02-26 | 2004-10-01 | 삼성전자주식회사 | 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법 |
| KR100539268B1 (ko) * | 2004-06-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 메모리 소자의 제조 방법 |
| JP4906278B2 (ja) * | 2005-06-06 | 2012-03-28 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100753049B1 (ko) * | 2005-11-28 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드콘택플러그 형성 방법 |
-
2005
- 2005-11-14 JP JP2005328996A patent/JP4552835B2/ja active Active
-
2006
- 2006-11-13 US US11/598,036 patent/US7547628B2/en active Active
- 2006-11-14 CN CN2006101447963A patent/CN1967809B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20070111434A1 (en) | 2007-05-17 |
| JP2007134654A (ja) | 2007-05-31 |
| US7547628B2 (en) | 2009-06-16 |
| CN1967809A (zh) | 2007-05-23 |
| JP4552835B2 (ja) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1967809B (zh) | 用于制造电容器的方法 | |
| US7736970B2 (en) | Method of fabricating semiconductor device having capacitor | |
| US8164132B2 (en) | Methods of forming integrated circuit devices | |
| US7126180B2 (en) | Semiconductor device including a capacitor having improved structural stability and enhanced capacitance, and method of manufacturing the semiconductor device | |
| JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6200898B1 (en) | Global planarization process for high step DRAM devices via use of HF vapor etching | |
| US6218237B1 (en) | Method of forming a capacitor | |
| US20110294276A1 (en) | Method of manufacturing semiconductor device | |
| JP4221421B2 (ja) | 半導体装置およびその製造方法 | |
| US6468858B1 (en) | Method of forming a metal insulator metal capacitor structure | |
| US6300191B1 (en) | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device | |
| US20080299760A1 (en) | Method for manufacturing a semiconductor device | |
| US6784068B2 (en) | Capacitor fabrication method | |
| KR20050091120A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US6548348B1 (en) | Method of forming a storage node contact hole in a porous insulator layer | |
| US6054347A (en) | Method for forming a modified crown shaped, dynamic random access memory, (DRAM), capacitor structure | |
| US20030215997A1 (en) | Method of manufacturing semiconductor device | |
| US20090197384A1 (en) | Semiconductor memory device and method for manufacturing semiconductor memory device | |
| US6214687B1 (en) | Method of forming a capacitor and a capacitor construction | |
| US20050014332A1 (en) | Method to improve bitline contact formation using a line mask | |
| KR100356814B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR20030056805A (ko) | 요철 구조의 실린더형 하부 전극을 갖는 반도체 메모리소자의커패시터 및 그 형성방법 | |
| KR100575855B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100630669B1 (ko) | 반구형 그레인 커패시터 및 그 형성방법 | |
| KR100307967B1 (ko) | 복합 반도체장치의 층간절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MICRON TECHNOLOGY, INC. Free format text: FORMER OWNER: ELPIDA MEMORY INC. Effective date: 20140512 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140512 Address after: Idaho Patentee after: Micron Technology, Inc. Address before: Tokyo, Japan Patentee before: Elpida Memory Inc. |