KR100440886B1 - 반도체 소자의 전하저장전극 형성 방법 - Google Patents

Abstract

본 발명은 MPS막의 그레인과 그레인 사이로 매립산화막의 찌꺼기가 잔류되는 문제 및 파티클 형성 문제를 극복하기 위한 반도체 소자의 전하저장전극 형성 방법에 관한 것으로써, 매립산화막에 의하여 덮힌 MPS막이 형성된 폴리실리콘막을 노출시키기 위한 전면 식각공정을 진행할 때, F계의 주식각가스에 H₂를 첨가하여 식각 함으로써 MPS막의 그레인 사이로 형성될 수 있는 매립산화막 찌꺼기를 완전히 제거하여 후속 공정시 파티클 문제를 충분히 극복하여 소자의 수율을 향상시킨다.

Description

반도체 소자의 전하저장전극 형성 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 표면적을 증대를 위해 MPS막을 사용하는 반도체 소자의 전하저장전극 형성 방법에 관한 것이다.

잘 알려진 바와 같이, 소자의 고집적화에 따라 요구되는 커패시터 용량을 확보하기가 힘들어지고 이를 위한 해결 방안으로 첫째로 커패시터의 유전체로 사용하는 ONO막 대신에 유전 상수가 더 큰 유전체 예를 들면, 산화막 및 질화막, TiO₂또는 Ta₂O₅를 사용하는 방안, 둘째로 전하저장전극의 표면에 요철을 주어 유효면적을 증가시키는 방안이 상용화되고 있다. 또다른 방안으로 소자가 고집적화됨에 따라 좁은 디자인 룰 내에서 보다 큰 저장 용량을 확보하기 위하여 실린더형 커패시터의 전하저장전극을 사용하고 있다.

이를 극복하기 위한 방안으로 제시된 임베디드(Embeded)커패시터 형성 방법 및 그 문제점을 도1a 내지 도1c를 참조하여 설명한다.

먼저, 도1a에 도시된 바와 같이, 실리콘 기판(11)상부에 층간절연막(12)을 형성한 후 이를 선택식각하여 실리콘 기판(11)을 노출시키는 콘택홀을 형성하고, 콘택홀에 매립되는 플러그용 제1폴리실리콘막(13)을 형성한다. 그리고, 전체 구조 상부에 희생산화막(14)을 형성하고, 선택적 식각으로 희생산화막(14) 패턴을 형성하는데, 이러한 희생산화막(14) 패턴은 상기 플러그용 제1폴리실리콘막(13)과 오버랩 되지 않도록 해야 하고, 형성되는 희생산화막(14) 패턴의 두께에 따라서 전하저장전극 표면적이 결정됨에 유의하여 희생산화막(14) 패턴의 두께를 결정하도록 한다. 전체 구조 상부에 전하저장전극을 형성하기 위한 제2폴리실리콘막(15)을 형성하는데, 여기서 제2폴리실리콘막(15)은 그 상부에 MPS(meta stable polysilicon)막으로 덮힌 상태로 형성한다. 그 상부에 평탄화를 이룰 수 있는 매립산화막(16)을 형성한다. 여기서 형성되는 매립산화막(16)은 후속으로 진행되는 식각공정에서 임베디드 전하저장전극의 내부를 보호하기 위하여 형성한 것이다.

다음으로, 도1b에 도시된 바와 같이, 매립산화막(16)을 전면식각하여 상기 희생산화막(14) 패턴 상부의 제2폴리실리콘막(15)을 노출시키고, 상기 희생산화막(14) 패턴 간극의 매립산화막(16)만을 잔류시킨다. 이러한 전면 식각공정은 건식식각과 습식식각 공정은 병행하여 이루어진다. 그런데 이러한 공정 단계에서, 노출되는 제2폴리실리콘막(15)은 전술한 바와 같이 그 상부에 MPS막이 형성되어 있기 때문에, 이러한 MPS막의 물방울 형상을 이루는 그레인과 그레인 사이로 매립산화막(16)이 잔류되어 산화막 찌꺼기(A)를 형성한다. 또한 주변 회로 지역에서도 단차로 인하여 식각공정시 식각타켓이 일정하지 않으므로 이러한 산화막 찌꺼기(A)를 잔류시킬 수 있다.

다음으로, 도1c에 도시된 바와 같이, 제2폴리실리콘막(15)의 전면 식각공정을 진행하여 희생산화막(14) 패턴을 노출시킨다. 이러한 전면 식각공정은 Cl계 가스를 사용한 건식식각 공정으로 진행되는데, 제2폴리실리콘막(15) 상부로 잔류된 산화막 찌꺼기(A)가 제2폴리실리콘막(15)의 식각장벽 역할을 하여 노출되는 희생산화막(14) 패턴 상부에 폴리실리콘막 찌꺼기(B)를 잔류시켜 파티클의 원인이 된다.

또한, 매립산화막(16)의 전면 식각시 MPS막 사이의 이러한 산화막 찌꺼기(A)를 완전히 제거하기 위하여 습식 및 건식식각 타켓을 증가시켜 실시하는 경우 임베디드 전하저장전극 내부의 매립산화막(16)의 손실이 심해, 이러한 손실은 추후 진행되는 매립산화막(16)의 식각시 반구형 폴리실리콘막의 표면을 식각하여 전하저장전극 내부 측벽 및 바닥의 제2폴리실리콘막(15)의 전하저장전극 용량 감소 및 소자의 신뢰성을 저하시킨다. 따라서 이러한 문제점을 극복할 수 있는 전하저장전극 형성 방법의 개발이 필요하게 되었다.

전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 반도체 소자의 고집적화에 따른 임베디드 전하저장전극 형성시, MPS막의 그레인 사이로 매립산화막의 찌꺼기가 잔류되어 발생되는 문제 및 파티클 형성 문제를 극복할 수 있는 반도체 소자의 전하저장전극 형성 방법을 제공함을 그 목적으로 한다.

도1a 내지 도1c는 종래 기술에 따른 전하저장전극 형성 방법을 나타내는 공정 단면도.

도2a 내지 도2e는 본 발명의 일실시예에 따른 전하저장전극 형성 방법을 나타내는 공정 단면도.

* 도면의 주요 부분에 대한 간단한 설명

21 : 실리콘 기판 22 : 층간절연막

23 : 플러그용 제1 폴리실리콘막 24 : 희생산화막

25 : 제2폴리실리콘막 26 : 매립산화막

상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 소자의 전하저장전극 형성 방법은, 소정 공정에 의해 단차를 갖는 기판 표면을 따라 전하저장전극을 위한 전도막 및 반구형 폴리실리콘막을 형성하는 단계; 상기 반구형 폴리실리콘막 상부에 평탄화된 산화막을 형성하는 단계; 불소 계열 가스를 사용한 건식식각으로 상기 산화막을 전면식각하여 상기 반구형 폴리실리콘막을 노출시키는 단계; 및 상기 반구형 폴리실리콘막에 상기 반구형 폴리실리콘막의 그레인 사이에 잔류하는 상기 산화막을 제거하기 위하여, 상기 불소 계열 가스에 수소가스를 첨가하여 건식식각 하는 단계를 포함하여 이루어진다.

본 발명은 전하저장전극의 표면적을 증가시키기 위하여 MPS막을 이용하는 임베디드 커패시터 형성 공정시, 공정 단계중 MPS막의 그레인 사이로 잔류되는 매립산화막 찌꺼기를 제거하기 위하여 H2를 사용한 건식식각 공정을 약간 과도하게 진행함으로써 소정의 목적을 달성한다. 이러한 건식식각 공정시, 주식각가스의 F로부터 유출되는 "F기"와 H₂로 부터 유출되는 "H기"의 결합으로 생성되는 "HF기"가 그레인 사이의 미세하게 잔류되어 있는 산화막 찌꺼기를 완전히 제거하는 것이다.

이하, 첨부된 도면을 참조하여 설명한다.

도2a 내지 도2e는 본 발명의 일실시예에 따른 전하저장전극 형성 방법을 나타내는 공정 단면도이다.

먼저, 도2a에 도시된 바와 같이, 실리콘 기판(21)상부에 층간절연막(22)을 형성한 후 이를 선택식각하여 실리콘 기판(21)을 노출시키는 콘택홀을 형성하고, 콘택홀에 매립되는 플러그용 제1폴리실리콘막(23)을 형성한다. 그리고, 전체 구조 상부에 희생산화막(24)을 형성하고, 상기 콘택홀 형성 부위를 오픈시키는 식각마스크 패턴(201)을 형성한다.

다음으로, 도2b에 도시된 바와 같이, 식각마스크 패턴(201)을 사용하여 희생산화막(24)의 선택적 식각공정을 진행하는데, 이러한 희생산화막(24) 패턴은 상기 플러그용 제1폴리실리콘막(23)과 오버랩 되지 않도록 형성된다. 또한 형성되는 희생산화막(24) 패턴의 두께에 따라서 전하저장전극 표면적이 결정됨에 유의하여 희생산화막(24) 패턴의 두께를 결정하도록 한다.

다음으로, 도2c에 도시된 바와 같이, 전체 구조 상부에 전하저장전극을 형성하기 위한 제2폴리실리콘막(25)을 형성하는데, 여기서 제2폴리실리콘막(25)은 그 상부에 MPS막으로 덮힌 상태로 형성한다. 그 상부에 평탄화를 이룰 수 있는 매립산화막(Refilling)(26)을 형성한다. 여기서 형성되는 매립산화막(26)은 후속으로 진행되는 식각공정에서 임베디드 전하저장전극의 내부를 보호하기 위하여 형성한 것이다.

다음으로, 도2d에 도시된 바와 같이, 매립산화막(26)을 F계 가스를 사용하여 전면식각하여 상기 희생산화막(24) 패턴 상부의 제2폴리실리콘막(25)을 노출시킨다. 이때, 노출되는 제2폴리실리콘막(25)은 전술한 바와 같이 그 상부에 MPS막이 형성되어 있기 때문에, 이러한 MPS막의 물방울 형상을 이루는 그레인과 그레인 사이로 매립산화막(26)이 잔류되어 산화막 찌꺼기를 형성할 수 있는데, 본 발명에서 이를 제거하기 위하여 F계 주식각가스에 H₂를 첨가한 건식식각 공정을 실시한다. 이러한 공정에서 첨가된 H₂가스로부터 H기가 생성되고 F계 주식각가스로부터 F기가 생성되어 이들의 결합으로 HF기가 형성된다. 이러한 기상의 HF기를 이용하는 식각공정은 액상의 HF를 이용하는 식각공정에 비하여 미세하게 잔류된 매립산화막(26)의 찌꺼기를 완전히 제거할 수 있다. 또한 이러한 건식식각 공정을 실시함으로써 습식식각 공정을 생략할 수 있고, 이에 따른 파티클 문제를 극복할 수 있다.

다음으로, 도2e에 도시된 바와 같이, 제2폴리실리콘막(25)의 전면 식각공정을 진행하여 희생산화막(24) 패턴을 노출시키는데, 이러한 전면 식각공정은 Cl계 가스를 사용한 건식식각 공정으로 진행된다. 이어서, 희생산화막(24) 패턴 및 매립산화막(26)을 제거하여 전하저장전극을 완성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은, MPS막을 이용하는 임베디드 전하저장전극 형성시, 매립산화막에 의하여 덮힌 MPS막이 형성된 폴리실리콘막을 노출시키기 위하여 전면 식각공정을 진행할 때, F계의 주식각가스에 H₂를 첨가하여 식각 함으로써 MPS막의 그레인 사이로 형성될 수 있는 매립산화막 찌꺼기를 완전히 제거하여 후속 공정시 파티클 문제를 충분히 극복하여 소자의 수율을 향상시킨다.

Claims (3)

1. 소정 공정에 의해 단차를 갖는 기판 표면을 따라 전하저장전극을 위한 전도막 및 반구형 폴리실리콘막을 형성하는 단계;

   상기 반구형 폴리실리콘막 상부에 평탄화된 산화막을 형성하는 단계;

   불소 계열 가스를 사용한 건식식각으로 상기 산화막을 전면식각하여 상기 반구형 폴리실리콘막을 노출시키는 단계; 및

   상기 반구형 폴리실리콘막에 상기 반구형 폴리실리콘막의 그레인 사이에 잔류하는 상기 산화막을 제거하기 위하여, 상기 불소 계열 가스에 수소가스를 첨가하여 건식식각 하는 단계

   를 포함하여 이루어지는 반도체 소자의 전하저장전극 형성 방법.
2. 제1항에 있어서,

   상기 노출된 반구형 폴리실리콘막, 전도막을 제거하는 단계를 더 포함하여 이루어지는 반도체 소자의 전하저장전극 형성 방법.
3. 제1항에 있어서,

   상기 수소가스를 전체 식각 가스의 30%로 조절하여 이루어지는 반도체 소자의 전하저장전극 형성 방법.

Images