KR20050033690A - 캐패시터의 전하저장전극 형성방법 - Google Patents
캐패시터의 전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR20050033690A KR20050033690A KR1020030069530A KR20030069530A KR20050033690A KR 20050033690 A KR20050033690 A KR 20050033690A KR 1020030069530 A KR1020030069530 A KR 1020030069530A KR 20030069530 A KR20030069530 A KR 20030069530A KR 20050033690 A KR20050033690 A KR 20050033690A
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- storage electrode
- contact hole
- forming
- photoresist pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 캐패시터의 전하저장용량을 증대시키는 캐패시터의 전하저장전극 형성방법을 개시한다. 개시된 본 발명의 방법은, 셀 영역 및 주변회로 영역이 구비된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 제1층간절연막을 형성하는 단계; 상기 제1층간절연막 상에 제1전하저장전극용 콘택홀 형성영역 및 금속배선용 콘택홀 형성영역을 한정하는 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 제1층간절연막을 식각하여 상기 셀 영역 및 주변회로 영역에 각각의 제1전하저장전극용 콘택홀 및 금속배선용 콘택홀을 동시에 형성하는 단계; 상기 제1감광막패턴을 제거하는 단계; 상기 결과의 전체 구조 상부에 텅스텐을 증착한 다음, 이를 전면 건식 식각하여 상기 제1전하저장전극용 콘택홀 및 금속배선용 콘택홀을 매립시키는 각각의 제1 및 제2텅스텐 플러그를 형성하는 단계; 상기 제1 및 제2텅스텐 플러그를 포함하는 상기 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막 상에 제2전하저장전극용 콘택홀 형성영역을 한정하는 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 식각 장벽으로 이용하여 상기 제1텅스텐 플러그가 노출되는 시점까지 상기 제2층간절연막을 건식 식각하여 상기 제1텅스텐 플러그를 노출시키는 제2전하저장전극용 콘택홀을 형성하는 단계; 상기 제2감광막패턴을 제거하는 단계; 상기 제1전하저장전극용 콘택홀 내의 상기 제1텅스텐 플러그를 제거하는 단계; 및 상기 결과의 전체 구조 상부에 전하저장전극용 폴리실리콘막을 형성한 다음, 이를 전면 건식 식각하여 상기 제1 및 제2전하저장전극용 콘택홀 내에 전하저장전극을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 캐패시터의 전하저장전극의 용량을 증대시키기 위한 캐패시터의 전하저장전극 형성방법에 관한 것이다.
반도체 소자가 고집적화 되어감에 따라 단위 셀당 전하저장전극이 형성될 면적이 감소되고 있어, 전하저장전극을 3차원 형상으로 형성하여 표면적을 극대화시킴으로써, 단위 셀당 필요시되는 전하저장용량을 확보하는 기술은 현재 많은 연구 및 개발중에 있다.
종래의 캐패시터의 전하저장전극 형성방법에 대하여 도 1을 참조하여 간략하게 설명하면 다음과 같다.
종래의 캐패시터의 전하저장전극 형성방법은, 도 1에 도시된 바와 같이, 먼저, 셀 영역(A) 및 주변회로 영역(B)이 구비된 반도체 기판(1) 상에 층간절연막(2)을 형성하고 나서, 상기 층간절연막(2) 상에 전하저장전극용 및 금속배선용 콘택홀 형성영역(미도시)을 한정하는 감광막패턴(미도시)을 형성한다. 그리고, 상기 감광막패턴을 식각 장벽으로 이용하여 상기 층간절연막(2)을 식각하여 상기 셀 영역(A) 및 주변회로 영역(B)에 각각의 전하저장전극용 콘택홀(3) 및 금속배선용 콘택홀(4)을 동시에 형성한다.
그런 다음, 상기 감광막패턴을 제거한다. 그리고, 상기 결과의 전체 구조 상부에 텅스텐을 증착하고, 이를 전면 건식 식각하여 상기 전하저장전극용 콘택홀(3) 및 금속배선용 콘택홀(4)을 매립시키는 각각의 제1텅스텐 플러그(미도시) 및 제2텅스텐 플러그(5)를 형성한다.
이어서, 상기 전하저장전극용 콘택홀(3) 내의 제1텅스텐 플러그를 제거하고, 상기 결과의 전체 구조 상부에 전하저장전극용 폴리실리콘막(미도시)을 형성한 다음, 이를 전면 건식 식각하여 상기 전하저장전극용 콘택홀(3)내에 전하저장전극(6)을 형성한다.
그러나, 종래의 기술에서는 캐패시터의 전하저장전극 높이의 증가에 따른 식각 기술이 한계에 도달해 있으며, 이에, 전하저장전극용 콘택홀의 형성 시 식각 장벽으로 이용되는 감광막패턴의 두께가 증가하고, 상기 전하저장전극용 콘택홀의 식각 프로파일이 저하되는 문제점이 발생된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 셀 영역 및 주변회로 영역에 각각 제1전하저장전극용 콘택홀 및 금속배선 콘택홀을 동시에 형성하고, 상기 제1전하저장전극용 콘택홀 상부에 제2전하저장전극용 콘택홀을 형성하여 상기 제1, 제2전하저장전극용 콘택홀들로 이루어지는 복층 구조의 전하저장전극용 콘택홀을 형성함으로써, 상기 전하저장전극용 콘택홀의 형성 시 식각 장벽으로 이용되는 감광막패턴의 두께를 최소화시키고, 상기 전하저장전극용 콘택홀의 식각 프로파일도 개선시키는 것은 물론, 전하저장용량을 증대시킬 수 있는 캐패시터의 전하저장전극 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 캐패시터의 전하저장전극 형성방법은, 셀 영역 및 주변회로 영역이 구비된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 제1층간절연막을 형성하는 단계; 상기 제1층간절연막 상에 제1전하저장전극용 콘택홀 형성영역 및 금속배선용 콘택홀 형성영역을 한정하는 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 제1층간절연막을 식각하여 상기 셀 영역 및 주변회로 영역에 각각의 제1전하저장전극용 콘택홀 및 금속배선용 콘택홀을 동시에 형성하는 단계; 상기 제1감광막패턴을 제거하는 단계; 상기 결과의 전체 구조 상부에 텅스텐을 증착한 다음, 이를 전면 건식 식각하여 상기 제1전하저장전극용 콘택홀 및 금속배선용 콘택홀을 매립시키는 각각의 제1 및 제2텅스텐 플러그를 형성하는 단계; 상기 제1 및 제2텅스텐 플러그를 포함하는 상기 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막 상에 제2전하저장전극용 콘택홀 형성영역을 한정하는 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 식각 장벽으로 이용하여 상기 제1텅스텐 플러그가 노출되는 시점까지 상기 제2층간절연막을 건식 식각하여 상기 제1텅스텐 플러그를 노출시키는 제2전하저장전극용 콘택홀을 형성하는 단계; 상기 제2감광막패턴을 제거하는 단계; 상기 제1전하저장전극용 콘택홀 내의 상기 제1텅스텐 플러그를 제거하는 단계; 및 상기 결과의 전체 구조 상부에 전하저장전극용 폴리실리콘막을 형성한 다음, 이를 전면 건식 식각하여 상기 제1 및 제2전하저장전극용 콘택홀 내에 전하저장전극을 형성하는 단계를 포함한다.
여기서, 상기 제1텅스텐 플러그를 H2O2, HNO3, NH4OH 및 KOH 중에 어느하나를 포함하는 용액을 이용한 습식 식각으로 제거한다.
본 발명에 따르면, 복층 구조의 전하저장전극용 콘택홀을 형성함으로써, 상기 전하저장전극용 콘택홀의 형성 시 식각 장벽으로 이용되는 감광막패턴의 두께를 최소화시킬 수 있고, 상기 전하저장전극용 콘택홀의 식각 프로파일도 개선시킬 수 있는 것은 물론, 캐패시터의 전하저장용량을 증대시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 캐패시터의 전하저장전극 형성방법을 설명하기 위한 각 공정별 단면도이다.
본 발명의 실시예에 따른 캐패시터의 전하저장전극 형성방법은, 도 2a에 도시된 바와 같이, 먼저, 셀 영역(C) 및 주변회로 영역(D)이 구비된 반도체 기판(21) 상에 제1층간절연막(22)을 형성하고 나서, 상기 제1층간절연막(22) 상에 제1전하저장전극용 콘택홀 형성영역(미도시) 및 금속배선용 콘택홀 형성영역(미도시)을 한정하는 제1감광막패턴(미도시)을 형성한다. 그리고, 상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 제1층간절연막(22)을 식각하여 제1전하저장전극용 콘택홀(c1) 및 금속배선용 콘택홀(c2)을 동시에 형성한다. 이 때, 상기 제1전하저장전극용 콘택홀(c1)은 상기 반도체 기판(21)의 셀 영역(C)에 형성되고, 상기 금속배선용 콘택홀(c2)은 상기 반도체 기판(21)의 주변회로 영역(D)에 형성된다.
그리고, 도 2b에 도시된 바와 같이, 상기 제1감광막패턴을 제거한다. 이어서, 상기 결과의 전체 구조 상부에 Ti/TiN막(미도시)을 증착하고, 상기 Ti/TiN막 상에 플러그 물질로서 텅스텐을 증착한 다음, 이를 전면 건식 식각, 또는, 화학적 기계적 연마(Chemical Mechanical Polishing ; CMP)하여 상기 제1전하저장전극용 콘택홀(c1) 및 금속배선용 콘택홀(c2)을 각각 매립시키는 제1 및 제2텅스텐 플러그(23a)(23b)를 형성한다.
그런 다음, 도 2c에 도시된 바와 같이, 상기 제1 및 제2텅스텐 플러그(23a)(23b)를 포함하는 상기 제1층간절연막(22) 상에 제2층간절연막(24)을 형성한다. 그리고, 상기 제2층간절연막(24) 상에 제2전하저장전극용 콘택홀 형성영역(미도시)을 한정하는 제2감광막패턴(25)을 형성한다. 여기서, 상기 제2층간절연막(24)으로는 주로 산화막을 이용한다.
이어서, 상기 감광막패턴(25)을 식각 장벽으로 이용하여 상기 제1텅스텐 플러그(23a)가 노출되는 시점까지 상기 제2층간절연막(24)을 건식 식각하여 상기 제1텅스텐 플러그(23a)를 노출시키는 제2전하저장전극용 콘택홀(c3)을 형성한다. 여기서, 상기 제1층간절연막(22)과 제2층간절연막(24) 전체 높이에 대한 상기 제1층간절연막(22)의 높이가 절반 이하가 되도록 하는데, 이는, 상기 제1전하저장전극용 콘택홀(c1) 및 금속배선용 콘택홀(c2)의 형성기술이 상기 제2전하저장전극용 콘택홀(c3)의 형성기술보다 어렵기 때문이다.
그리고 나서, 도 2d에 도시된 바와 같이, 상기 제2감광막패턴을 제거한다. 그리고, 상기 제1전하저장전극용 콘택홀(c1) 내의 제1텅스텐 플러그(23a)를 제거한다. 여기서, 상기 제1텅스텐 플러그(23a)를 H2O2 및 NH4OH 중에 어느하나를 포함하는 용액을 이용한 습식 식각으로 제거한다. 이는, 상기 H2O2와 같은 산화력이 강한 용액 및 상기 NH4OH와 같은 OH기를 포함한 용액에서 텅스텐의 제거가 용이하며, 이 때, 산화막의 소모는 미미하기 때문이다. 따라서, 상기 H2O2 대신에 HNO3를, 상기 NH4OH 대신에 KOH를 이용할 수도 있다.
다음으로, 도 2e에 도시된 바와 같이, 상기 결과의 전체 구조 상부에 전하저장전극용 폴리실리콘막(미도시)을 형성한 다음, 이를 전면 건식 식각하여 상기 셀 영역(C)의 제1 및 제2전하저장전극용 콘택홀(c1)(c3) 내에 전하저장전극(26)을 형성한다.
상기와 같은 공정을 통해 제조되는 본 발명에 따른 반도체 소자는 복층 구조의 전하저장전극용 콘택홀을 형성함으로써, 상기 전하저장전극용 콘택홀의 형성 시 식각 장벽으로 이용되는 감광막패턴의 두께를 최소화시킬 수 있고, 상기 전하저장전극용 콘택홀의 식각 프로파일도 개선시킬 수 있는 것은 물론, 캐패시터의 전하저장용량을 증대시킬 수 있다.
이상에서와 같이, 본 발명은 셀 영역 및 주변회로 영역에 각각 제1전하저장전극용 콘택홀 및 금속배선용 콘택홀을 동시에 형성하고, 상기 제1전하저장전극용 콘택홀 상부에 제2전하저장전극용 콘택홀을 형성하여서 상기 제1, 제2전하저장전극용 콘택홀들로 이루어지는 복층 구조의 전하저장전극용 콘택홀을 형성함으로써, 상기 전하저장전극용 콘택홀의 형성 시 식각 장벽으로 이용되는 감광막패턴의 두께를 최소화시킬 수 있고, 상기 전하저장전극용 콘택홀의 식각 프로파일도 개선시킬 수 있는 것은 물론, 전하저장용량을 증대시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래의 캐패시터의 전하저장전극 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 캐패시터의 전하저장전극 형성방법을 설명하기 위한 공정 단면도.
-도면의 주요 부분에 대한 부호의 설명-
21 : 반도체 기판 22 : 제1층간절연막
23a : 제1텅스텐 플러그 23b : 제2텅스텐 플러그
24 : 제2층간절연막 25 : 제2감광막패턴
26 : 전하저장전극 c1 : 제1전하저장전극용 콘택홀
c2 : 금속배선용 콘택홀 c3 : 제2전하저장전극용 콘택홀
C : 셀 영역 D : 주변회로 영역
Claims (2)
- 셀 영역 및 주변회로 영역이 구비된 반도체 기판을 제공하는 단계;상기 반도체 기판 상에 제1층간절연막을 형성하는 단계;상기 제1층간절연막 상에 제1전하저장전극용 콘택홀 형성영역 및 금속배선용 콘택홀 형성영역을 한정하는 제1감광막패턴을 형성하는 단계;상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 제1층간절연막을 식각하여 상기 셀 영역 및 주변회로 영역에 각각의 제1전하저장전극용 콘택홀 및 금속배선용 콘택홀을 동시에 형성하는 단계;상기 제1감광막패턴을 제거하는 단계;상기 결과의 전체 구조 상부에 텅스텐을 증착한 다음, 이를 전면 건식 식각하여 상기 제1전하저장전극용 콘택홀 및 금속배선용 콘택홀을 매립시키는 각각의 제1 및 제2텅스텐 플러그를 형성하는 단계;상기 제1 및 제2텅스텐 플러그를 포함하는 상기 제1층간절연막 상에 제2층간절연막을 형성하는 단계;상기 제2층간절연막 상에 제2전하저장전극용 콘택홀 형성영역을 한정하는 제2감광막패턴을 형성하는 단계;상기 제2감광막패턴을 식각 장벽으로 이용하여 상기 제1텅스텐 플러그가 노출되는 시점까지 상기 제2층간절연막을 건식 식각하여 상기 제1텅스텐 플러그를 노출시키는 제2전하저장전극용 콘택홀을 형성하는 단계;상기 제2감광막패턴을 제거하는 단계;상기 제1전하저장전극용 콘택홀 내의 상기 제1텅스텐 플러그를 제거하는 단계; 및상기 결과의 전체 구조 상부에 전하저장전극용 폴리실리콘막을 형성한 다음, 이를 전면 건식 식각하여 상기 제1 및 제2전하저장전극용 콘택홀 내에 전하저장전극을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
- 제 1항에 있어서, 상기 제1텅스텐 플러그를 H2O2, HNO3, NH4OH 및 KOH 중에 어느하나를 포함하는 용액을 이용한 습식 식각으로 제거하는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030069530A KR20050033690A (ko) | 2003-10-07 | 2003-10-07 | 캐패시터의 전하저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030069530A KR20050033690A (ko) | 2003-10-07 | 2003-10-07 | 캐패시터의 전하저장전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050033690A true KR20050033690A (ko) | 2005-04-13 |
Family
ID=37237732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030069530A KR20050033690A (ko) | 2003-10-07 | 2003-10-07 | 캐패시터의 전하저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050033690A (ko) |
-
2003
- 2003-10-07 KR KR1020030069530A patent/KR20050033690A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| CN114823540A (zh) | 半导体结构的制作方法及半导体结构 | |
| KR100515378B1 (ko) | 박막 커패시터 제조 방법 | |
| CN112635467A (zh) | 存储单元结构及形成方法 | |
| KR100639000B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
| KR100476399B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20050033690A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| US6238970B1 (en) | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern | |
| KR100485167B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100798270B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR0147660B1 (ko) | 반도체방치의 커패시터 제조방법 | |
| KR100782790B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100240588B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100955263B1 (ko) | 반도체 소자의 제조방법 | |
| KR100876880B1 (ko) | 실린더형 캐패시터 형성방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR100881830B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100250741B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100359786B1 (ko) | 반도체 소자의 제조방법 | |
| KR970011676B1 (ko) | 반도체 소자의 적층 캐패시터 형성방법 | |
| KR20010005308A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20040096267A (ko) | 캐패시터 형성 방법 | |
| KR20000027795A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20040002287A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20040059443A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |