KR20070060349A - 반도체 소자의 스토리지전극 형성방법 - Google Patents

반도체 소자의 스토리지전극 형성방법 Download PDF

Info

Publication number
KR20070060349A
KR20070060349A KR1020050119656A KR20050119656A KR20070060349A KR 20070060349 A KR20070060349 A KR 20070060349A KR 1020050119656 A KR1020050119656 A KR 1020050119656A KR 20050119656 A KR20050119656 A KR 20050119656A KR 20070060349 A KR20070060349 A KR 20070060349A
Authority
KR
South Korea
Prior art keywords
insulating layer
storage node
insulating film
region
scribe lane
Prior art date
Application number
KR1020050119656A
Other languages
English (en)
Inventor
채광기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050119656A priority Critical patent/KR20070060349A/ko
Publication of KR20070060349A publication Critical patent/KR20070060349A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 스토리지전극 형성방법을 개시한다. 개시된 본 발명의 방법은, 셀영역과 스크라이브 레인영역으로 구획되고, 상기 셀영역 상에는 스토리지노드 플러그를 구비한 층간절연막이 형성되며, 상기 스크라이브 레인영역 상에는 하부 정렬키를 구비한 층간절연막이 형성된 반도체 기판을 제공하는 단계와, 상기 스토리지노드 플러그 및 하부 정렬키를 구비한 층간절연막 상에 몰드절연막을 형성하는 단계와, 상기 몰드절연막을 식각하여 스토리지노드 플러그를 노출시키는 스토리지노드용 홀을 형성함과 아울러 하부 정렬키 영역을 노출시키면서 상기 스토리지노드용 홀 보다 큰 폭을 갖는 상부 정렬키용 홀을 형성하는 단계와, 상기 스토리지노드용 홀의 표면 및 상부 정렬키용 홀의 표면을 포함한 몰드절연막 상에 도전막을 형성하는 단계와, 상기 도전막 상에 스토리지노드용 홀은 매립하지만 상부 정렬키용 홀은 매립하지 않도록 절연막을 형성하는 단계와, 상기 절연막을 식각하여 셀영역의 몰드절연막 상에 형성된 도전막 부분을 노출시킴과 아울러 스크라이브 레인영역 상에 형성된 절연막 부분을 제거하는 단계와, 상기 셀영역의 몰드절연막 상에 형성된 도전막 부분을 제거함과 아울러 스크라이브 레인영역 상에 형성된 도전막 부분을 제거하는 단계와, 상기 잔류된 절연막과 몰드절연막을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 스토리지전극 형성방법{METHOD FOR FORMING STORAGE NODE OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 스토리지전극 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 스토리지전극 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 반도체 기판 210 : 층간절연막
220 : 스토리지노드 플러그 230 : 하부 정렬키
240 : 몰드절연막 250 : 도전막
250a : 스토리지전극 260 : 절연막
SH : 스토리지노드용 홀 AH : 상부 정렬키용 홀
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 반도체 소자에서 캐패시터의 스토리지전극 형성 공정을 단순화할 수 있는 방법에 관한 것 이다.
반도체 소자의 고집적화가 진행됨에 따라 소자 크기도 점점 작아지고 있고, 이에 따라, 디램과 같은 메모리 소자에서 데이터를 저장하는 기억 장소로서 기능하는 캐패시터의 폭(width) 또한 작아지고 있다. 상기 캐패시터는 스토리지전극(storage node)과 플레이트전극(plate node) 사이에 유전체(dielectric)막이 개재된 구조로서, 이러한 구조를 갖는 캐패시터의 저장 용량(캐패시턴스)은 전극의 표면적과 유전체막의 유전율에 비례하고, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 한계가 있기 때문에, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지전극의 형태를 오목(concave) 또는 실린더(cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 이 중에서도 실린더 형태의 스토리지전극은 오목 형태의 스토리지전극에 비해 상대적으로 매우 넓은 전극 면적을 갖기 때문에 고집적 소자에 적용하기에 유리하다.
한편, 반도체 소자의 제조시에는 기판 상에 증착되는 막(layer)들 및 패턴(pattern)들의 정위치를 맞춰주기 위한 정렬키(alignment key)들이 요구되는데, 이 러한 정렬키들은 셀영역(cell region)과 주변회로영역(periphery)을 포함하는 칩(chip)들 사이의 공간인 스크라이브 레인영역(scribe lane region)에 형성한다.
상기 스토리지전극의 형성시에도 스크라이브 레인영역에 수 개의 정렬키가 형성되는데, 이때, 상기 스크라이브 레인영역에 얼라인먼트(alignment)를 위해 형성하는 패턴의 폭은 수에서 수십 마이크로미터(㎛) 정도로서, 100nm 정도의 지름을 갖는 스토리지전극을 위한 콘택홀에 비해서 그 크기가 상대적으로 매우 크다.
이하에서는 도 1a 내지 도 1g를 참조하여 종래 기술에 따른 반도체 소자의 스토리지전극 형성방법을 설명하도록 한다.
도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 스토리지전극 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 셀영역(C)과 스크라이브 레인영역(S)으로 구획되고, 상기 셀영역(C) 상에는 스토리지노드 플러그(120)를 구비한 층간절연막(110)이 형성되며, 상기 스크라이브 레인영역(S) 상에는 하부 정렬키(130)을 구비한 층간절연막(110)이 형성된 반도체 기판(100)을 마련한다.
그런 다음, 상기 스토리지노드 플러그(120) 및 하부 정렬키(130)을 구비한 층간절연막(110) 상에 실린더형의 스토리지전극을 위한 틀로서 작용할 몰드절연막(140)을 형성한다. 여기서, 상기 몰드절연막(140)은 일반적으로 산화막 재질로 형성한다.
다음으로, 상기 셀영역(C)의 몰드절연막(140)을 식각하여 스토리지노드 플러그(120)를 노출시키는 스토리지노드용 홀(SH)을 형성함과 아울러 스크라이브 레인 영역(S)의 몰드절연막(140)을 식각하여 하부 정렬키(130) 영역을 노출시키면서 상기 스토리지노드용 홀(SH) 보다 큰 폭을 갖는 상부 정렬키용 홀(AH)을 형성한다.
그리고 나서, 상기 스토리지노드용 홀(SH)의 표면과 상부 정렬키용 홀(AH)의 표면 및 몰드절연막(140) 상에 스토리지전극용 도전막(150)을 일정한 두께로 형성한다.
도 1b를 참조하면, 상기 도전막 부분 중 몰드절연막(140) 상에 형성된 도전막 부분과 상부 정렬키용 홀(AH)의 저면에 형성된 도전막 부분을 건식 식각 공정으로 선택적으로 제거한다. 이를 통해, 상기 스토리지노드용 홀(SH)의 표면 및 상부 정렬키용 홀(AH)의 측벽에만 도전막이 잔류하게 된다. 여기서, 상기 스토리지노드용 홀(SH)의 표면에 잔류된 도전막은 스토리지전극(150a)에 해당하며, 상부 정렬키용 홀(AH) 측벽에 잔류된 도전막(150b)은 상부 정렬키에 해당한다.
이때, 상기 스토리지노드용 홀(SH)의 저면에 형성된 도전막 부분이 식각되지 않는 이유는 상기 건식 식각시 식각 가스의 직진성을 감소시켜 매우 좁은 폭을 갖는 스토리지노드용 홀(SH)의 내부로 식각 가스가 침투되지 않도록 식각 조건을 조절해 주었기 때문이다. 이러한 상기 도전막의 선택적 식각 공정을 스토리지노드 아이솔레이션(isolation)이라 한다.
또한, 상기 스토리지노드 아이솔레이션시 스크라이브 레인영역(S)에 잔류하게 되는 도전막(150b) 부분은 상부 정렬키로서, 하부 정렬키(130)와 그 위치 관계를 확인하여 정합도 여부를 판단한다.
도 1c를 참조하면, 식각 후 잔류된 도전막(150a, 150b)과 몰드절연막(140) 상에 산화막 재질의 절연막(160)을 형성하되, 이때, 상기 절연막(160)은 스토리지노드용 홀(SH)은 매립하지만 상부 정렬키용 홀(AH)은 매립하지 않도록 한다.
도 1d를 참조하면, 공지의 포토 리소그라피(photo lithography) 공정에 따라, 상기 절연막(160) 상에 셀영역(C)을 가리는 감광막패턴(PR)을 형성한다.
도 1e를 참조하면, 상기 감광막패턴(PR)을 식각장벽으로 이용해서 스크라이브 레인영역(S) 상에 형성된 산화막 재질의 절연막(160)을 HF(Hydro fluorine) 용액과 같은 세정액을 사용하여 제거한다. 이때, 셀영역(C)의 감광막패턴(PR)의 일부 두께가 손실된다.
도 1f를 참조하면, 감광막패턴을 제거한 상태에서, 상기 셀영역(C) 상에 형성된 절연막(160)을 식각장벽으로 이용해서 스크라이브 레인영역(S)의 상부 정렬키용 홀(AH) 측벽에 잔류된 도전막(150b)을 습식 식각하여 제거한다.
이와 같이, 스크라이브 레인영역(S)의 잔류된 도전막(150b)을 제거하는 공정에서 셀영역(C)을 가리는 식각장벽으로서 절연막(160)을 사용하는 이유는 감광막패턴(PR)은 도전막 제거시 습식 세정액에 의한 어택(attack)이 심하여 식각장벽의 역할을 하지 못하기 때문이다.
한편, 상기 스크라이브 레인영역(S)에 잔류되어 상부 정렬키로서 사용된 도전막(150b)을 제거하는 이유는 스크라이브 레인영역(S)에 잔류된 도전막(150b)을 제거하지 않을 경우 후속 세정 공정을 통해 절연막(160)과 몰드절연막(140)을 모두 제거하면 스크라이브 레인영역(S)에 잔류된 도전막(150b)이 층간절연막(110)으로부터 쉽게 분리되어 셀영역(C) 등 다른 지역으로 유입될 수 있고, 쇼트(short) 불량 을 발생시킬 수 있기 때문이다.
도 1g를 참조하면, 잔류된 절연막과 몰드절연막을 HF 용액과 같은 산화막 제거용 세정액을 사용해서 제거함으로써, 셀영역(C) 상에 스토리지노드 플러그(120)와 콘택되는 실린더 형태의 스토리지전극(150a) 형성 공정을 완료한다.
이후, 상기 스토리지전극(150a)이 형성된 기판 결과물 상에 후속의 막(layer)를 증착할 때, 상기 기판 결과물 내에 형성되어 있는 하부 정렬키(130)를 정합도 측정용 키로서 다시 이용할 수 있다.
그러나, 전술한 종래 기술은 스토리지노드 아이솔레이션 공정과 스크라이브 레인영역 상에 잔류된 도전막 부분을 제거하는 공정을 따로 수행하기 때문에 별도의 마스크(mask) 공정이 요구되는 등 공정이 복잡하고, 그에 따라, 생산성이 저하되고 제조 단가가 증가한다는 문제가 있다.
또한, 전술한 종래 기술은 스토리지노드 아이솔레이션 공정을 건식 식각 방식으로 수행하는데, 이 경우, 건식 식각에 의한 부산물로 발생되는 파티클(particle)들이 몰드절연막(140) 상에 형성된 스토리지전극용 도전막(150)의 식각을 방해하여 스토리지전극간 전기적 분리가 제대로 이루어지지 않을 수 있다. 이와 같이 건식 식각시 발생하는 파티클은 스토리지전극간 쇼트(short) 불량을 유발하여 소자의 제조 수율을 감소시킨다.
따라서, 본 발명은 상기와 같은 종래의 제반 문제점들을 해결하기 위해 안출된 것으로서, 반도체 소자의 캐패시터를 형성함에 있어서 스토리지전극의 형성 공 정을 단순화하고, 아울러, 스토리지전극간 쇼트(short) 불량을 개선할 수 있는 방법을 제공함에 그 목적이 있따.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 스토리지전극 형성방법은, 셀영역과 스크라이브 레인영역으로 구획되고, 상기 셀영역 상에는 스토리지노드 플러그를 구비한 층간절연막이 형성되며, 상기 스크라이브 레인영역 상에는 하부 정렬키를 구비한 층간절연막이 형성된 반도체 기판을 제공하는 단계; 상기 스토리지노드 플러그 및 하부 정렬키를 구비한 층간절연막 상에 몰드절연막을 형성하는 단계; 상기 몰드절연막을 식각하여 스토리지노드 플러그를 노출시키는 스토리지노드용 홀을 형성함과 아울러 하부 정렬키 영역을 노출시키면서 상기 스토리지노드용 홀 보다 큰 폭을 갖는 상부 정렬키용 홀을 형성하는 단계; 상기 스토리지노드용 홀의 표면 및 상부 정렬키용 홀의 표면을 포함한 몰드절연막 상에 도전막을 형성하는 단계; 상기 도전막 상에 스토리지노드용 홀은 매립하지만 상부 정렬키용 홀은 매립하지 않도록 절연막을 형성하는 단계; 상기 절연막을 식각하여 셀영역의 몰드절연막 상에 형성된 도전막 부분을 노출시킴과 아울러 스크라이브 레인영역 상에 형성된 절연막 부분을 제거하는 단계; 상기 셀영역의 몰드절연막 상에 형성된 도전막 부분을 제거함과 아울러 스크라이브 레인영역 상에 형성된 도전막 부분을 제거하는 단계; 및 상기 잔류된 절연막과 몰드절연막을 제거하는 단계;를 포함한다.
여기서, 상기 몰드절연막과 절연막은 산화막으로 형성한다.
상기 절연막을 식각하여 셀영역의 몰드절연막 상에 형성된 도전막 부분을 노출시킴과 아울러 스크라이브 레인영역 상에 형성된 절연막 부분을 제거하는 단계는 습식 식각으로 수행한다.
상기 셀영역의 몰드절연막 상에 형성된 도전막 부분을 제거함과 아울러 스크라이브 레인영역 상에 형성된 도전막 부분을 제거하는 단계는 습식 식각으로 수행한다.
상기 습식 식각은 도전막이 금속막인 경우에 황산, 암모니아, 염산 및 과수로 구성된 그룹으로부터 선택되는 하나 이상의 용액을 사용하여 수행한다.
(실시예)
이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 스토리지전극 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 셀영역(C)과 스크라이브 레인영역(S)으로 구획되고, 상기 셀영역(C) 상에는 스토리지노드 플러그(220)를 구비한 층간절연막(210)이 형성되며, 상기 스크라이브 레인영역(S) 상에는 하부 정렬키(230)을 구비한 층간절연막(210)이 형성된 반도체 기판(200)을 마련한다.
그런 다음, 상기 스토리지노드 플러그(220) 및 하부 정렬키(230)을 구비한 층간절연막(210) 상에 실린더형의 스토리지전극을 위한 틀로서 작용할 몰드절연막(240)을 형성한다. 여기서, 상기 몰드절연막(240)은 일반적으로 산화막 재질로 형 성한다.
다음으로, 상기 셀영역(C)의 몰드절연막(240)을 식각하여 스토리지노드 플러그(220)를 노출시키는 스토리지노드용 홀(SH)을 형성함과 아울러 스크라이브 레인영역(S)의 몰드절연막(240)을 식각하여 하부 정렬키(230) 영역을 노출시키면서 상기 스토리지노드용 홀(SH) 보다 큰 폭을 갖는 상부 정렬키용 홀(AH)을 형성한다.
그리고 나서, 상기 스토리지노드용 홀(SH)의 표면과 상부 정렬키용 홀(AH)의 표면 및 몰드절연막(240) 상에 스토리지전극용 도전막(250)을 일정한 두께로 형성한다.
도 2b를 참조하면, 상기 도전막(250) 상에 스토리지노드용 홀(SH)은 매립하지만 상부 정렬키용 홀(AH)은 매립하지 않도록 CDV(chemical vaporization deposition) 공정에 따라 산화막 재질의 절연막(260)을 형성한다.
도 2c를 참조하면, 상기 절연막(260)을 식각하여 셀영역(C)의 몰드절연막(240) 상에 형성된 도전막(250) 부분을 노출시킴과 아울러 스크라이브 레인영역(S) 상에 형성된 절연막(260) 부분을 제거한다. 이때, 상기 절연막(260)의 식각은 HF 계열의 세정 용액을 사용하는 습식 식각으로 수행한다.
도 2d를 참조하면, 상기 셀영역(C)의 몰드절연막(240) 상에 형성된 도전막 부분을 제거함과 아울러 스크라이브 레인영역(S) 상에 형성된 도전막 부분을 제거하여 스토리지노드용 홀(SH) 표면 상에 스토리지전극(250a)을 잔류시킨다.
여기서, 상기 셀영역(C)의 몰드절연막(240) 상에 형성된 도전막 부분을 제거함과 아울러 스크라이브 레인영역(S) 상에 형성된 상부 정렬키로서의 도전막 부분 을 제거하는 단계는 습식 식각으로 수행하되, 상기 습식 식각은 도전막이 금속막인 경우에 황산, 암모니아, 염산 및 과수로 구성된 그룹으로부터 선택되는 하나 이상의 용액을 사용하여 수행할 수 있다.
이와 같이, 본 발명은 스토리지노드 아이솔레이션 공정을 종래의 건식 식각 공정이 아닌 습식 식각 공정으로 수행하고, 아울러 상기 스토리지노드 아이솔레이션 공정을 수행하면서 동시에 상부 정렬키용 홀(AH) 표면을 포함한 스크라이브 레인영역(S) 상에 형성된 도전막 부분을 제거한다.
그러므로, 본 발명은 스토리지노드 아이솔레이션 공정과 스크라이브 레인영역 상에 잔류된 도전막 부분을 제거하는 공정을 따로 수행하는 종래의 기술과 같이 스크라이브 레인영역 상에 잔류된 도전막 부분을 제거하기 위한 별도의 마스크 공정이 요구되지 않으며, 그에 따라, 스토리지전극 형성 공정이 매우 단순화된다. 이에, 본 발명은 반도체 소자의 생산성을 증가시킬 수 있고, 제조 단가를 감소시킬 수 있다.
또한, 본 발명은, 앞서 언급한 바와 같이, 스토리지노드 아이솔레이션 공정을 건식 식각이 아닌 습식 식각으로 수행할 수 있는데, 이것은 상기 스토리지노드 아이솔레이션 공정 진행시 스토리지노드용 홀(SH) 내부가 절연막(260)으로 충진돼있기 때문이다. 이와 같이, 본 발명은 스토리지노드 아이솔레이션 공정을 습식 식각으로 수행할 수 있기 때문에 종래의 건식 식각시 발생하는 파티클에 의해 유발되는 스토리지전극간 쇼트(short) 불량을 방지하여 소자의 제조 수율을 증가시킬 수 있다.
도 2e를 참조하면, 상기 잔류된 절연막과 몰드절연막을 HF 용액과 같은 산화막 제거용 세정액을 사용해서 제거함으로써, 셀영역(C) 상에 스토리지노드 플러그(220)와 콘택되는 실린더 형태의 스토리지전극(250a) 형성 공정을 완료한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 반도체 소자의 스토리지전극을 형성함에 있어서의, 스토리지노드용 도전막을 전기적으로 분리시키는 스토리지노드 아이솔레이션 공정을 별도의 마스크를 형성함이 없이 스크라이브 레인영역 상에 형성된 도전막 부분을 제거하는 공정과 동시에 수행함으로써, 반도체 소자의 캐패시터 형성 공정을 종래 보다 단순화시킬 수 있고, 그에 따라, 생산성을 개선하고 제조 단가를 감소시킬 수 있다.
아울러, 본 발명은 스토리지노드 아이솔레이션 공정을 종래의 건식 식각 공정이 아닌 습식 식각 공정으로 수행함으로써, 종래의 건식 식각시 발생하는 파티클(particle)에 의해 유발되는 스토리지전극간 쇼트(short) 불량을 방지하여 반도체 소자의 제조 수율을 증가시킬 수 있다.

Claims (5)

  1. 셀영역과 스크라이브 레인영역으로 구획되고, 상기 셀영역 상에는 스토리지노드 플러그를 구비한 층간절연막이 형성되며, 상기 스크라이브 레인영역 상에는 하부 정렬키를 구비한 층간절연막이 형성된 반도체 기판을 제공하는 단계;
    상기 스토리지노드 플러그 및 하부 정렬키를 구비한 층간절연막 상에 몰드절연막을 형성하는 단계;
    상기 몰드절연막을 식각하여 스토리지노드 플러그를 노출시키는 스토리지노드용 홀을 형성함과 아울러 하부 정렬키 영역을 노출시키면서 상기 스토리지노드용 홀 보다 큰 폭을 갖는 상부 정렬키용 홀을 형성하는 단계;
    상기 스토리지노드용 홀의 표면 및 상부 정렬키용 홀의 표면을 포함한 몰드절연막 상에 도전막을 형성하는 단계;
    상기 도전막 상에 스토리지노드용 홀은 매립하지만 상부 정렬키용 홀은 매립하지 않도록 절연막을 형성하는 단계;
    상기 절연막을 식각하여 셀영역의 몰드절연막 상에 형성된 도전막 부분을 노출시킴과 아울러 스크라이브 레인영역 상에 형성된 절연막 부분을 제거하는 단계;
    상기 셀영역의 몰드절연막 상에 형성된 도전막 부분을 제거함과 아울러 스크라이브 레인영역 상에 형성된 도전막 부분을 제거하는 단계; 및
    상기 잔류된 절연막과 몰드절연막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지전극 형성방법.
  2. 제 1 항에 있어서, 상기 몰드절연막과 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지전극 형성방법.
  3. 제 1 항에 있어서, 상기 절연막을 식각하여 셀영역의 몰드절연막 상에 형성된 도전막 부분을 노출시킴과 아울러 스크라이브 레인영역 상에 형성된 절연막 부분을 제거하는 단계는 습식 식각으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지전극 형성방법.
  4. 제 1 항에 있어서, 상기 셀영역의 몰드절연막 상에 형성된 도전막 부분을 제거함과 아울러 스크라이브 레인영역 상에 형성된 도전막 부분을 제거하는 단계는 습식 식각으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지전극 형성방법.
  5. 제 4 항에 있어서, 상기 습식 식각은 도전막이 금속막인 경우에 황산, 암모니아, 염산 및 과수로 구성된 그룹으로부터 선택되는 하나 이상의 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지전극 형성방법.
KR1020050119656A 2005-12-08 2005-12-08 반도체 소자의 스토리지전극 형성방법 KR20070060349A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050119656A KR20070060349A (ko) 2005-12-08 2005-12-08 반도체 소자의 스토리지전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050119656A KR20070060349A (ko) 2005-12-08 2005-12-08 반도체 소자의 스토리지전극 형성방법

Publications (1)

Publication Number Publication Date
KR20070060349A true KR20070060349A (ko) 2007-06-13

Family

ID=38356379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050119656A KR20070060349A (ko) 2005-12-08 2005-12-08 반도체 소자의 스토리지전극 형성방법

Country Status (1)

Country Link
KR (1) KR20070060349A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025732B1 (ko) * 2008-08-29 2011-04-04 주식회사 하이닉스반도체 크랙 방지를 위한 캐패시터 제조 방법
US9230808B2 (en) 2012-08-06 2016-01-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device using photo key

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025732B1 (ko) * 2008-08-29 2011-04-04 주식회사 하이닉스반도체 크랙 방지를 위한 캐패시터 제조 방법
US9230808B2 (en) 2012-08-06 2016-01-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device using photo key

Similar Documents

Publication Publication Date Title
KR100695513B1 (ko) 반도체 소자의 제조방법
KR20070060349A (ko) 반도체 소자의 스토리지전극 형성방법
KR20010059284A (ko) 반도체 소자의 캐패시터 형성방법
US20020098686A1 (en) Semiconductor device and fabrication process therefor
CN114823540B (en) Method for manufacturing semiconductor structure and semiconductor structure
KR100289661B1 (ko) 반도체 소자의 제조방법
KR100440886B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100702112B1 (ko) 반도체 메모리장치의 스토리지노드 전극 제조방법
CN114823540A (zh) 半导体结构的制作方法及半导体结构
KR100390846B1 (ko) 반도체 소자 제조방법
KR100338814B1 (ko) 반도체 소자의 제조방법
KR20060000485A (ko) 반도체 캐패시터의 스토리지 노드 전극 형성방법
KR100637688B1 (ko) 반도체소자의 캐패시터 형성방법
KR100388472B1 (ko) 반도체 소자 제조방법
KR20040001886A (ko) 반도체 장치의 캐패시터 제조방법
KR100190304B1 (ko) 반도체 메모리소자 제조방법
KR20010061085A (ko) 반도체소자의 캐패시터 형성방법
KR101043408B1 (ko) 반도체 장치의 제조 방법
KR100576467B1 (ko) 반도체소자의 캐패시터 형성방법
KR20070078955A (ko) 엠아이엠 캐패시터 형성방법
KR20070054933A (ko) 반도체 소자의 제조방법
KR20010005308A (ko) 반도체소자의 저장전극 형성방법
KR19980026142A (ko) 커패시터의 제조방법
KR20070036979A (ko) 반도체 소자의 랜딩플러그 형성방법
KR20020045892A (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid