JPS6310573A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6310573A
JPS6310573A JP61154135A JP15413586A JPS6310573A JP S6310573 A JPS6310573 A JP S6310573A JP 61154135 A JP61154135 A JP 61154135A JP 15413586 A JP15413586 A JP 15413586A JP S6310573 A JPS6310573 A JP S6310573A
Authority
JP
Japan
Prior art keywords
polycrystalline
amorphous
substrate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61154135A
Other languages
English (en)
Inventor
Masayoshi Sasaki
佐々木　正義
Teruo Kato
輝男 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61154135A priority Critical patent/JPS6310573A/ja
Priority to US07/067,412 priority patent/US4814292A/en
Priority to KR1019870006975A priority patent/KR950003917B1/ko
Publication of JPS6310573A publication Critical patent/JPS6310573A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/912—Charge transfer device using both electron and hole signal carriers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に、絶縁膜
上の多結晶半導体膜に−Ｏ３型トランジスタを形成した
半導体集積回路の製造方法に関するものである。
（従来の技術） 従来の半導体集積回路装置ではトランジスタ等の能動素
子を単結晶Ｓｔ基板に作製し、これらの素子を結線する
ことにより機能を得ていた。しかしながら、集積回路の
集積度が向上するに従って、ＳＬ基板上だけでなく、絶
縁膜上にもトランジスタを作製し、多層構造のＬＳＩ、
或いは三次元ＬＳＩを実現したいという要求が高まって
きている。このような要求に対して、例えば、絶縁膜上
に多結晶シリコン（以下、シリコンはＳｉと記す）を堆
イ】し、これにレーザー照射をｉ〒い多結晶Ｓ１を単結
晶化する方法、或いは多結晶Ｓｉ上にそのマまトランジ
スタを作る方法等が検討されている。
しかしながら、レーザー照射法は未だ十分完成した技術
とは言えず、また、多結晶Ｓｉ上に作製したトランジス
タは特性が著しく悪いといつ′Ａ題があった。この多結
晶Ｓｉ上に作製したトランジスタ（以下、多結晶Ｓｉト
ランジスタという）の特性が悪い原因としては、ＣＶＤ
法で堆積した多結晶Ｓｉが非常に細かな結晶粒（１１１
常ｌＯ〜ｌθ０ｎｅ）からできているため、結晶粒界に
存在する結晶の不整、或いはダングリングボンドと呼ば
れる電気的に活性な原子の結合の切れた箇所が多数存在
し、これがトランジスタの特性を劣化させることが知ら
れている。これらの問題をいくらかでも軽減する方法と
して、多結晶Ｓｉを水素中で熱処理してダングリングボ
ンドを電気的に不活性化する方法等が検討されている。
（発明が解決しようとする問題点） しかしながら、このような方法をとっても、トランジス
タの特性が十分に改善されるわけではなく、技術的に満
足できるものは得られなかった。
本発明は、以上述べた多結晶ＳＬ）ランジスタの特性の
悪い原因を除去し、多結晶Ｓｉの結晶粒径が大きな、高
性能の多結晶Ｓｉ）ランジスタを形成した半導体装置の
製造方法を提供することを目的とする。
（問題点を解決するための手段） 本発明は、上記問題点を解決するために、多結晶Ｓｉ）
ランジスタを作る多結晶Ｓｉ層の形成において、絶縁膜
上に非晶質Ｓｉを堆積した後、その非晶質Ｓｉを緻密化
し、約６００℃の熱処理により非晶質Ｓｉを結晶化させ
、結晶粒径の大きな多結晶Ｓｉを形成するようにしたも
のである。
（作用） 本発明によれば、多結晶Ｓ＋トランジスタを作る多結晶
Ｓｉ層の形成において、絶縁膜上に非晶質Ｓｉを堆積し
た後、その非晶質Ｓｔを緻密化し、約６００℃の熱処理
により非晶質Ｓｉを結晶化させ、結晶粒径の大きな多結
晶Ｓｉを形成する。従って、闇値電圧が低く、特性が良
好な半導体装置を得ることができる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第１図は本発明に係る多結晶Ｓｉトランジスタを有する
半導体装置の断面図、第２図はこの半導体装置の製造工
程断面図である。
まず、本発明の半導体装置の製造方法を第２図を参照し
ながら説明する。
Ｓｉ基板ｌの表面にはＳｉｎｇ等の絶縁ＩＩ＊２が形成
される。なお、ここで、絶縁膜２はＳｉ基板１の表面の
一部或いは全てを覆うようにする。このＳｉ基板１を真
空度１０−５Ｐａ以下の蒸着装置にセットシて、その基
板温度を２００℃以下に保って、第２図（ａ）に示され
るように、絶縁膜２上にＳｔを約５０Ｏｎ＋ａの厚さ堆
積する。即ち、基板である表面の一部若しくは全部が絶
縁物層に覆われた半導体基板か、又は絶縁物基板の表面
に上にＳｉを堆積する。この時Ｓｉの蒸着速度は大きい
方が良く、例えば、蒸着中の真空度がｔｏ−ｂＰａ程度
の場合５００人／分以上の蒸着速度が望ましい、これは
蒸着中に非晶質Ｓｉ中に取り込まれる不純物の量を少な
くするためであり、蒸着中の真空度、蒸着室内の残留ガ
スの種類等に影響される。非晶質中に酸素や炭素等の不
要不純物が混入すると非晶ｉｓ＋を結晶化する時９こ結
晶化を亥が必要以上に多く発生し、従って、結晶化した
Ｓｉ膜の結晶粒は相対的に小さくなる。
第３図に蒸着速度と結晶化核発生密度との関係の一例を
示す。結晶化核発生密度かい（らであれば良いか、その
数字は一意には決まらないが、最終的に５０Ｏｎ−程度
の結晶粒を得るには蒸着速度は５０ｎｍ／分以上必要と
なる。
このようにして、非晶質Ｓｉ膜を堆積した後、第２図（
ｂ）に示されるように、真空をやふることなく、基板を
３００〜４５０℃で１０分から１時間加熱する。この加
熱処理は堆積した非晶質Ｓｉ膜を緻密化し、この緻密化
された非晶質Ｓｉ膜４は大気中に基板を取り出した時に
非晶５Ｓｉ膜中に大気中の酸素等が入り込むのを防止す
る効果がある。
第４図はこの熱処理を行ったものと行わなかったものと
の非晶１ｔＳ　ｉ膜中に含まれる酸素の量を分析した結
果を示しており、この図から、この熱処理により酸素の
入り込みが防止されていることが明らかである。
以上のような処理を行った基板を、次に、第２図（ｃ）
に示されるように、６００　℃で１５時間窒素雲囲気中
で熱処理することにより、非晶ＸＳ＋膜を結晶化する。
非晶１ｉ　Ｓ　ｉの結晶化は５００℃以上の温度で起こ
るが、５００℃程度では結晶化速度が遅く実用的ではな
い、一方、７００℃以上の温度では結晶化速度が大きす
ぎて、結晶化したＳｉ膜の結晶粒が大きくならず、多数
の微細な結晶粒ができてしまう、熱処理を５５０℃〜６
５０℃の温度で行うと結晶化が比較的ゆっくり進み大き
な結晶粒を育てることができる。熱処理時間は種々の条
件を考慮して決めれば良いが、５５０℃でほぼ２０〜２
５時間、６５０℃で３〜１０時間が適当である。このよ
うにして得られた多結晶Ｓｉ膜５は結晶粒の大きさが５
０ｎｍ程度かそれ以上であり、通常のＣＶＤ法により堆
積された多結晶Ｓｉ結晶粒より１０倍以上大きい。
次に、この多結晶Ｓｔ膜膜中中リンやボロン等の不純物
を所定量ドーピングし、更に、第２図（ｄ）に示される
ように、ホトリソエツチング工程により、所定の部分だ
けを残し不要部分を取り去った後、一般的に行われてい
る方法によりＭＯＳ　　トランジスタを形成する。第１
図にこのようにして形成した多結晶Ｓｔ）ランジスタの
断面図を示す。
図において、ｌはＳｉ基板、２は絶縁（Ｓｉｎｇ）　膜
、６は多結晶Ｓ１膜（Ｐ−にドープ）、７は多結晶５ｔ
（Ｎ”にドープ）ソース、８は多結晶５ｉ（Ｎ”にドー
プ）ドレイン、９は絶縁膜、１ｏはゲート多結晶Ｓｔ、
１１はＡＩ配線である。
第５図は上記した工程にしたがって製造された本発明の
ＭＯＳ　　）ランジスタのサブスレソシラルド特性図で
ある。この図において、点線で示された曲線は従来の方
法によるＣＶＯ多結晶Ｓｉ上に作製した多結晶Ｓｉトラ
ンジスタのデータであり、実線で示された曲線は本発明
によるものである。
ここでは、多結晶Ｓｉトランジスタの長さＬは１゜ｐｍ
、幅Ｗは１１’２μｍ、　ドレイン電圧Ｖ、は５■とし
ている。
そこで、従来のものと対比した本発明による特性の改善
点として、 ■オン電流が１００倍以上増加 ■キャリア移動度の増加 ■闇値電圧の低下 ■サブスレンシッルドでの電流−電圧傾きの改善■リー
ク電流の減少 などが挙げられる。これらはすべてデバイスへの応用の
ために有利に働く重要な要素である。
以上述べたように、本発明により製造された多結晶Ｓｔ
）ランジスタは従来の多結晶Ｓｉ）ランジスタに比べて
良好な特性を示していることが明らかである。
なお、上に述べた実施例では真空蒸着により非晶質Ｓｉ
を堆積する方法について述べたが、非晶質Ｓｉ中に酸素
や炭素等が入り込みにくい方法であれば他の方法を用い
ても良い０例えば、不要ガスの混入がないようによく制
御されたＣＶＤ装置により５ｉｔ（＊を約５５０℃で分
解し基板表面に非晶質Ｓｉを堆積する方法でも同様の効
果が期待できる。
また、上の実施例では非晶質Ｓ　Ｉ　ｐＩＪを多結晶化
した後にリンやボロンをドーピングする手順を示したが
、これはもちろん多結晶化する前でも良く、また、ホト
リソエツチングにより多結晶Ｓｒを所定の形状に加工し
た後に行ってもよい、更に、より有利な方法としては非
晶質Ｓｉを唯積する工程で同時にリン或いはボロン、更
にはヒ素、アンチモン、ガリウム等の不純物を添加して
おけば、工程の短縮ができる。ここで、ボロンは蒸着材
料に初めから添加しておけば蒸着と同時に添加すること
が可能であり、他の不純物はＳｉの蒸着中に同時に別の
ルツボから蒸発させてやることで添加することができる
。
また、多結晶Ｓｌトランジスタでは、ソース・ドレイン
間のリーク電流が比較的大きいがこれは結晶性が悪いこ
とに加えチャネル領域下の多結晶Ｓｔと基板側の５ｉ０
２との界面にバックチャネルという電流路が形成される
ことが原因になっている。そこで、非晶質Ｓｉ准禎時に
予め、非晶質Ｓｉと基板側のＳｉＯ□との界面近くの非
晶質Ｓｉ中に比較的高）農度のリンやボロンなどの不純
物を添加しておけば、バックチャネルの形成を防止でき
、リーク電流を減少さ・仕ることができる。
第６図はこのようにして形成した多結晶Ｓｉ）ランジス
タの要部断面図である。バックチャネルを防止するには
、例えば、ＮチャネルＭＯ５Ｉ−ランジスタの場合、基
板側のＳｉＯ□２１に近接する多結晶５ｉ２２中には１
０１６〜１０１６ａｔｏｍｓ　／ｃｃのボロンを添加し
、トランジスタのゲート絶縁膜２６のすぐ下近くの多結
晶Ｓｉ２３中には１０１３−１０１６ａｔｏＩＩ＋ｓ　
／ｃｃのボロンを添加しておけばよい。尚、２４はＮｏ
にドープされた多結晶Ｓｔ・ソース、２５はＮｏにドー
プされた多結晶ＳＬ・ドレイン、２７はゲート多結晶Ｓ
ｉである。
不純物のプロファイルは第６図に示されるような階段状
のものに限定されることなく、なだらかなに変化するも
のであっても本質的には全（かまわない。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、非晶質
Ｓｉをよく制御して再結晶化させ結晶粒の大きな多結晶
Ｓｉ層を得ることができるようにしたので、特性が良好
な多結晶Ｓｉ）ランジスタを得ることができる。
従って、本発明による多結晶Ｓｉ）ランジスタを、例え
ば、スタティック型ランダムアクセスメモリのメモリセ
ルに使われるフリップフロツブ回路の負荷トランジスタ
として用いれば、絶縁膜上にトランジスタを形成できる
ので、素子の高集積化が可能になる。また、従来の多結
晶Ｓｉトランジスタに比べ闇値電圧を小さくできるので
、液晶表示素子駆動用トランジスタアレイ等を低電力で
動作させることができる等種々の用途が考えられる。
【図面の簡単な説明】
第１図は本発明に係る多結晶Ｓｉ）ランジスタを有する
半導体装置の断面図、第２図は本発明にかかる半導体装
置の製造工程断面図、第３図は蒸着速度対結晶化核発生
密度特性図、第４図は緻密化の為の熱処理の有無対酸素
濃度特性図、第５図は本発明の多結晶Ｓｉトランジスタ
のサブスレッショルド特性図、第６図は本発明の他の実
施例を示す多結晶Ｓｉトランジスタの要部断面図である
。 １・・・Ｓｔ基板、２・・・絶縁膜、３・・・堆積され
た非晶質Ｓｉ膜、４・・・緻密化された非晶質Ｓｉ膜、
５・・・多結晶Ｓｉ膜、６・・・多結晶５ｉ（Ｐ−にド
ープ）、７．２４・・・多結晶Ｓ＋・ソース（Ｎ”にド
ープ）、８．２５・・・多結晶Ｓｉ・ドレイン（Ｎ”に
ドープ）、９・・・絶縁膜、１０．２７・・・ゲート多
結晶ＳＬ、　１１・・・Ａ１配線、２２・・・多結晶５
ｔ（Ｐ”にドープ）、２３・・・多結晶５ｉ（Ｐ−にド
ープ）。 特許出願人　−ｐ電気工業株式会社 代　理　人　　弁理士　清　　水　　　守木免乳；孫る
判１朝月し断面Ｚ 第１図 蒸涜之度Ｃｎｍ／ｍ（ｎ） 遺オＵ慰梵村緒晶−」に茫生名贋Ｊ午ｔ！！：ａ第３図 θ　　Ｍ　　＃　　６〃　　戊Ｖ 厚ご　（４次） 残１帝た酸ＩＬ特ａ図 第４図 −？　　　　　ＯＺ　　　　　４　　　　６　　　　　
ｄ　　　　ｌＯケ゛−ト）に万三Ｗａ（’Ｉ） ′＋皮１ちＳｎランジスク０す７スレ・、シジレトｉ’
Ｍ生、聞第５図 手続補正四（自発） 昭和６１年１２月１８日 特許庁長官　　黒　１）明　雄　殿 ■、事件の表示 昭和６１年特許願第１５４１３５号 ２、発明の名称 半導体装置の製造方法 ３、）ｉｔ！正をする者 ４、代理人 住所　〒（Ｌｏｔ）東京都千代田区外神田１−４−１０
明細書の「発明の詳細な説明の欄」 ６、補正の内容 明細書第９頁第１行目に記載のｒ　５０ｎｓ　Ｊをｒ５
００ｎｓ＋　Ｊ　に補正する。

Claims (1)

  1. 【特許請求の範囲】 （１） （ａ）基板の表面上に非晶質半導体膜を堆積する工程と
    、 （ｂ）該基板の熱処理により前記非晶質半導体膜を緻密
    化する工程と、 （ｃ）該非晶質半導体膜を熱処理により多結晶半導体膜
    に変化させる工程と、 （ｄ）該多結晶半導体膜をフォトリソエッチング法によ
    り所定の形状に加工する工程と、 （ｅ）該加工された多結晶半導体膜を用いてＭＯＳ型ト
    ランジスタを形成する工程とを含むことを特徴とする半
    導体装置の製造方法。 （２）前記（ａ）における非晶質半導体膜の堆積を真空
    度１０＾−＾５Ｐａ以下の真空中で基板温度２００℃以
    下とし蒸着速度５０ｎｍ／分以上の条件で行うことを特
    徴とする特許請求範囲第１項記載の半導体装置の製造方
    法。 （３）前記（ａ）における非晶質半導体膜の堆積を真空
    蒸着法によって行うようにしたことを特徴とする特許請
    求範囲第１項記載の半導体装置の製造方法。 （４）前記（ｂ）における熱処理を真空を保ったま基板
    を３００〜４５０℃で１０分〜１時間行うようにしたこ
    とを特徴とする特許請求範囲第１項記載の半導体装置の
    製造方法。 （５）前記（ｃ）における熱処理を５５０〜６５０℃で
    ３〜２５時間行うようにしたことを特徴とする特許請求
    範囲第１項記載の半導体装置の製造方法。 （６）前記（ａ）における非晶質半導体膜中に、リン、
    ヒ素、ボロン、アンチモン、ガリウムのうち、いずれか
    の不純物を添加することを特徴とする特許請求範囲第１
    項記載の半導体装置の製造方法。 （７）不純物の濃度が１０＾１＾６〜１０＾１＾■ａｔ
    ｏｍｓ／ｃｃである非晶質半導体膜を堆積した後、更に
    不純物濃度が１０＾１＾３〜１０＾１＾６ａｔｏｍｓ／
    ｃｃである非晶質半導体膜を堆積させることを特徴とす
    る特許請求範囲第６項記載の半導体装置の製造方法。 （９）前記（ａ）における基板は表面の一部若しくは全
    部が絶縁物層に覆われた半導体基板又は絶縁物基板であ
    ることを特徴とする特許請求範囲第１項記載の半導体装
    置の製造方法。
JP61154135A 1986-07-02 1986-07-02 半導体装置の製造方法 Pending JPS6310573A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61154135A JPS6310573A (ja) 1986-07-02 1986-07-02 半導体装置の製造方法
US07/067,412 US4814292A (en) 1986-07-02 1987-06-19 Process of fabricating a semiconductor device involving densification and recrystallization of amorphous silicon
KR1019870006975A KR950003917B1 (ko) 1986-07-02 1987-07-01 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61154135A JPS6310573A (ja) 1986-07-02 1986-07-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6310573A true JPS6310573A (ja) 1988-01-18

Family

ID=15577657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61154135A Pending JPS6310573A (ja) 1986-07-02 1986-07-02 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US4814292A (ja)
JP (1) JPS6310573A (ja)
KR (1) KR950003917B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843829A (en) * 1993-09-14 1998-12-01 Fujitsu Limited Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof
US6235563B1 (en) * 1989-02-14 2001-05-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) * 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5238879A (en) * 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
JPH02208293A (ja) * 1989-02-08 1990-08-17 Kanazawa Univ 多結晶シリコン膜の製造方法
US4950618A (en) * 1989-04-14 1990-08-21 Texas Instruments, Incorporated Masking scheme for silicon dioxide mesa formation
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
JPH04171767A (ja) * 1990-11-02 1992-06-18 Sharp Corp 薄膜トランジスタ及びその製造方法
TW237562B (ja) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JP3103385B2 (ja) * 1991-01-25 2000-10-30 株式会社東芝 ポリシリコン薄膜半導体装置
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
US5192708A (en) * 1991-04-29 1993-03-09 International Business Machines Corporation Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
JP2508948B2 (ja) * 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
JP2572512B2 (ja) * 1992-09-24 1997-01-16 信越半導体株式会社 拡散型シリコン素子基板の製造方法
KR950010859B1 (ko) * 1992-09-29 1995-09-25 현대전자산업주식회사 박막 트랜지스터의 채널폴리 제조방법
JP3240719B2 (ja) * 1992-12-10 2001-12-25 ソニー株式会社 半導体薄膜結晶の成長方法
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US5393676A (en) * 1993-09-22 1995-02-28 Advanced Micro Devices, Inc. Method of fabricating semiconductor gate electrode with fluorine migration barrier
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6326248B1 (en) 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6331475B1 (en) * 1995-01-12 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Method and manufacturing semiconductor device
TW529773U (en) 1995-06-01 2003-04-21 Semiconductor Energy L B Semiconductor device
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6559007B1 (en) 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG143975A1 (en) * 2001-02-28 2008-07-29 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1691277B (zh) * 2004-03-26 2010-05-26 株式会社半导体能源研究所 用于制造半导体器件的方法
TW201413973A (zh) * 2012-09-25 2014-04-01 Wintek Corp 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3337375A (en) * 1964-04-13 1967-08-22 Sprague Electric Co Semiconductor method and device
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
US3875657A (en) * 1973-09-04 1975-04-08 Trw Inc Dielectrically isolated semiconductor devices
US4196438A (en) * 1976-09-29 1980-04-01 Rca Corporation Article and device having an amorphous silicon containing a halogen and method of fabrication
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPS5996723A (ja) * 1982-11-25 1984-06-04 Toshiba Corp 半導体装置の製造方法
GB2140202A (en) * 1983-05-16 1984-11-21 Philips Electronic Associated Methods of manufacturing semiconductor devices
EP0211634B1 (en) * 1985-08-02 1994-03-23 Sel Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for manufacturing semiconductor devices
US4772565A (en) * 1986-05-21 1988-09-20 Kabushiki Kaisha Toshiba Method of manufacturing solid-state image sensor
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235563B1 (en) * 1989-02-14 2001-05-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US6403497B1 (en) 1989-02-14 2002-06-11 Seiko Epson Corporation Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor
US5843829A (en) * 1993-09-14 1998-12-01 Fujitsu Limited Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof
US6300217B1 (en) 1993-09-14 2001-10-09 Fujitsu Limited Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof

Also Published As

Publication number Publication date
KR880002272A (ko) 1988-04-30
KR950003917B1 (ko) 1995-04-20
US4814292A (en) 1989-03-21

Similar Documents

Publication Publication Date Title
JPS6310573A (ja) 半導体装置の製造方法
EP0390608B1 (en) Method for forming semiconductor thin-film and resulting semiconductor thin-film
EP0608503B1 (en) A semiconductor device and its manufacturing method
US4645546A (en) Semiconductor substrate
JPH01202828A (ja) 半導体装置の製造方法
JPS63265463A (ja) 相補性ｍｏｓ集積回路装置の製造方法
US4992846A (en) Polycrystalline silicon active layer for good carrier mobility
JPS62177909A (ja) 半導体装置の製造方法
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
US5627086A (en) Method of forming thin-film single crystal for semiconductor
JP2746606B2 (ja) 大粒子多結晶質膜の製造方法
JP2872425B2 (ja) 半導体デバイスの形成方法
JP3287834B2 (ja) 多結晶半導体薄膜の熱処理方法
JPH0828509B2 (ja) 薄膜トランジスターの活性領域の形成方法
JPH0329316A (ja) 半導体薄膜の形成方法
JPH02260521A (ja) 多結晶Ｓｉ半導体薄膜形成物品およびその作製方法
JPH0555142A (ja) 非晶質半導体層の結晶化方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
JPS62287615A (ja) 多結晶シリコン膜の形成方法
JP3426063B2 (ja) 液晶表示装置及びその製造方法
JP3426164B2 (ja) 液晶表示装置の製造方法
JPS63307776A (ja) 薄膜半導体装置とその製造方法
JPH05299348A (ja) 多結晶シリコン薄膜の形成方法
JP2730905B2 (ja) 半導体装置の製造方法
JPH046090B2 (ja)