JPH02260521A - 多結晶Si半導体薄膜形成物品およびその作製方法 - Google Patents

多結晶Si半導体薄膜形成物品およびその作製方法

Info

Publication number
JPH02260521A
JPH02260521A JP8110189A JP8110189A JPH02260521A JP H02260521 A JPH02260521 A JP H02260521A JP 8110189 A JP8110189 A JP 8110189A JP 8110189 A JP8110189 A JP 8110189A JP H02260521 A JPH02260521 A JP H02260521A
Authority
JP
Japan
Prior art keywords
thin film
polycrystalline
semiconductor thin
amorphous
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8110189A
Other languages
English (en)
Inventor
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8110189A priority Critical patent/JPH02260521A/ja
Priority to EP90303480A priority patent/EP0390608B1/en
Priority to DE69033153T priority patent/DE69033153T2/de
Publication of JPH02260521A publication Critical patent/JPH02260521A/ja
Priority to US08/241,678 priority patent/US5531182A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [!業上の利用分野] 本発明は、多結晶Si半導体薄膜形成物品およびその作
製方法に係り、より詳細には、たとえばTPT (薄膜
トランジスタ)等の半導体装置を高性能に作り得る、大
粒径の多結晶Si半導体薄膜形成物品およびその作製方
法間する。
〔従来の技術] 従来、大粒径の多結晶si半導体薄膜形成に関する技術
としては、非晶質Si薄膜を固相成長させ、大粒径の多
結晶S−i薄膜を形成し、薄膜トランジスタに供する技
術が報告されている(T、Noguchi、T、Ohs
hima &T、Hayashi  ;Polysil
iconFilms  and  Interface
s、Boston、1987.Matar、Res。
Soc、Symp、Proc、Vol、106.p、2
93(Elsecier SciencePublis
hing、New York、  1988))*その
詳細を以下に述べる。
この技術においては、まず、基板上に非晶質Si層を形
成する。なお、非晶質Si層の形成技術としては、多結
晶Si層にSiイオンを注入して非晶質化する方法、化
学気相法でS i H4を熱分解して非晶質Si層を形
成する方法、あるいは、電子ビーム蒸着法でSiを室温
に保った基板上に堆積する方法等が知られている。
その後、該非晶質si層をN2中、600℃で数時間か
ら数十時間熱処理を施すと、非晶質Si層中に結晶核が
発生し、熱処理時間とともにその大きさが増大し、結晶
粒が互いに衝突するまで成長し、そこに粒界が形成され
る0例えば、Siイオン注入によって作成された厚さ1
000人はどの非晶質Si層は、600℃、100時間
のN。
中の熱処理によってその粒径は5μm程にも成長する。
 かかる大きな粒径の多結晶Si層上に作成された薄膜
トランジスタのキャリア移動度は100cm”/vse
cを越えるものが観測され、素子作成上きわめて有用な
粒径拡大方法である。
[発明が解決しようとする課題] しかし、前記従来例を実際に追試し、つぶさに検討する
と、以下の問題点が存在することを本発明者は解明した
(1)600℃未満の温度では、非晶質Si層は結晶化
せず、低温化が困難である。例えば、550℃で200
0時間熱処理しても、非晶質のままで、結晶核の発生は
皆無である。600tという温度は、一般に、非晶質S
i薄膜トランジスタに用いられるガラスの耐熱温度を越
えており、従って、耐熱性に優れた高価な石英ガラスを
基体として用いざるを得ない。
(2)熱処理を開始し、完全に多結晶化するのに数十時
間もの長時間を必要とする。これは、熱処理を開始して
から、結晶核が発生するまでの潜伏時間(Induct
ion period)が数十時間にも及ぶこと、又、
結晶核から結晶粒が増大する成長速度がきわめて遅いた
めと考えられる0例えば、si。
イオン注入で作成した非晶質Siは、6oo℃で10時
間程度の潜伏時間が観察されており、さらに、完全に膜
全体が結晶化を完了するには、熱処理を開始してから、
100時間もの長時間を必要とする。
以上2つの問題は、工業的に生産する場合、生産効率を
高め、製造コストを低減するという意味できわめて重要
な障害であり、克服するべきものであることは自明であ
る。
本発明は上記従来例の有する問題点を解決するものであ
り、本発明の目的は、大粒径の多結晶Si薄膜を、低温
において、短時間で形成することのできる多結晶Si半
導体薄膜形成物品およびその作製方法を提供することに
ある。
[課題を解決するための手段] 本発明の多結晶Si半導体薄膜形成物品は、下地基体と
、該下地基体に形成されSnを1×1()I5原子cm
−’以上1×1015原子am−3含有する多結晶Si
半導体薄膜とを有することを特徴とする。
本発明の多結晶Si半導体薄膜形成物品の作製方法は、
下地基体上に、Snを添加した非晶質Si半導体薄膜を
形成し、該薄膜を、その融点以下の温度で熱処理するこ
とにより多結晶Si半導体薄膜とすることを特徴とする
本発明における下地基体としては、必ずしも高い耐熱性
を必要とせず、例えば安価なガラスを用いることができ
る。
Snを添加した非晶isi半導体膜の形成方法としては
、たとえば、SiH4の熱化学気相法で600℃にて微
細な粒径(<500人)を有する多結晶層を基体上に堆
積し、この多結晶層に例えばイオン注入法によりSiイ
オンを注入する方法、あるいは電子ビーム蒸着、グロー
放電法、スパッタ法等があげられる。
本発明では、Snを添加した非晶質Si半導体膜を熱処
理することにより多結晶化する。熱処理はSnを添加し
た非晶質Si半導体膜の融点以下の固相領域における温
度で行なう。
なお、Snの添加量としては、1x10tt原子cm−
’以下が好ましい。1×1015原子cm−’を超える
上熱処理後β−Snが析出することがあり、半導体装置
を設ける場合好ましくないからである。Snの添加量の
下限としては、100×1015原子Cm−”が好まし
い。それ以下では本発明に示すような効果は発現しない
[作 用] 以下に本発明の作用を本発明をなすに際して得た知見と
ともに説明する。
本発明者は、前記課題を解決するために、すなわち、低
温化と成長速度の増速を達成するために、非晶xSi層
に不純物を添加することを試みた。Siの結晶成長に影
響を与える不純物としては、P、B、As等の一般に電
気的特性を変え得るドナー アクセプター不純物が知ら
れている。
特に、Pが異常粒成長を促進すること、は周知のことで
ある。(Y、Wada & S、NishiN15hi
、J、Elactor。
−chemi、Soc、Vol、125.No、9.p
、1499)  。
しかし、本発明者は長期間鋭意研究を重ねあらゆる種類
の不純物を試験した結果、上記のドナー、アクセプター
不純物は、その固溶限に近いほど、濃く導入したときに
のみ結晶化速度の増大が観察され、その場合には、半導
体活性層としては不適なnoあるいは20層となってし
まい、素子作成は困難であることを見い出した。
そこで、本発明者が注目したのはいわゆる中性不純物(
■族不純物)である、しかし、車に中性不純物であると
いうだけでは不十分であり、その融点が低く、Siに対
して高い固溶限界を持ち、また、Siのバンドギャップ
中にドーパントレベルを作らないことはもとより、深い
再結合準位も作らず、キャリア寿命が充分長いことが必
要である。
以上の要件を満足する不純物を本発明者は鋭意探究し、
Snについて各種実験を重ねたところ、結晶化開始温度
を低減q得、また短時間に大粒径の多結晶膜を形成でき
た。
[実施例コ 以下に本発明の実施例を述べる。
ガラスを基体として、ガラス上に、SiH4の熱化学気
相法で600℃にて微細な粒径(<500人)を有する
多結晶層を1000人の厚さに堆積した。
次に、この多結晶層に表1の条件でイオンの注入を行な
った。
表1 なお、加速電圧110kVは、Snの投影飛程がSi層
の中央にくるように選択し、その飛程は表面より498
人に位置した。
表1に示すように、サンプルNo、Oは、Siイオンを
5xto”イオン/cm”  70kVで注入し、サン
プルNo、1〜3は、70kvでSiイオンを各$ I
 X I O”  I X 10 ”  I X10′
フイオン/cm”注入した。
まず、注入したままの、換言すれば、熱処理前の構造を
透過電子顕微鏡で調べた結果、No。
0、No、1.No、2は、非晶質Siの構造であり、
電子線回折では非晶質Si特有のハローパターンが観察
された。しかし、SnをIXI□+yイオン/cm2 
(1000人厚のSi層中では、はぼtxto22イオ
ン/ c m 3のSn濃度に匹敵する)と高濃度に注
入したサンプル(No、3)では、注入時に既に結晶化
しており、500℃程度の熱処理によりβ−5nが析出
していることが走査型透過電子顕微鏡で確認されたので
、以下の試験は行なわなかった。
No、0.1.2のサンプルを第1図に示すように、6
00℃温度一定でN2中にて等温熱処理を施すと、Si
”イオンを注入して非晶質化したSi層即ちSn無添加
では10時間以上もの長時間のInducution 
 Period (17伏時間)を経て、非晶質Si中
に核発生し、その後結晶は樹枝状に広がり隣接する結晶
粒と衝突したところで非晶質領域が消滅し、膜全体が結
晶化し、多結晶薄膜となった。100時間時間量大粒径
は飽和し、その粒径は5μmを越えた。
SnをlXl0”イオン/ c m ”のドーズで注入
したサンプルNo、1はInducution  Pe
riodは6時間程であり、形成される結晶は20時間
で飽和し、最大粒径は約4.8μmとなった。
さらに、Snを高濃度にtxto”イオン/cm”のド
ーズで注入したサンプルNo、2ではInducuti
on  Periodは3時間以下となり6時間で最大
粒径4.5μm程度で飽和した。
Snドーズ量が増加するのに伴い最大飽和粒径が低下し
た。これは核形成速度がSn添加量に応じて増大してい
るためと考えらえる。すなわち、Sn添加量が増えると
非晶質si中の粒衝突時の核形成密度が増大し、その結
果粒径の若干の減少を招いたものと考えらえる。
さらに、第2図にN2中で、熱処理時間を100時間と
一定にした時の粒径の熱処理温度依存性を示す、サンプ
ルN000のSn無添加のサンプルでは、600℃未満
では100時間以上の熱処理を加えても全く結晶化しな
かった。600℃以上では核形成密度が増大し、熱処理
温度が高くなるほど粒径は減少する傾向があり、これは
高温程核形成密度が増えたためである。Snを1×10
ISイオン/ c m ”のドーズで注入したサンプル
No、1は500℃無添加のものに比べて100℃も低
温で結晶化が開始され、600℃に比して核形成密度を
低くおさえることができるため、100時間の熱処理後
には最大粒径は約10μmに近づいた。
さらに、SnをlXl0”イオン/ c m ”のドー
ズでSnを添加したもの(サンプルNo。
2)゛は熱処理温度450℃でも結晶化が開始され最大
粒径は10μmを越えた。
以上のように、Snを添加することによってInduc
utlon  Periodの短縮及び結晶化温度の低
下を達成できた。
その上、無添加のものに比べて、より大きな粒径の結晶
粒を成長させることが可能となりた。
本発明によって達成されたSnドープの大粒径多結晶薄
膜を通常のICプロセスを用いてFET(電界効果トラ
ンジスタ)を試作したところ、Sn無添加の膜と同様に
正常なトランジスタ静特性を示し、そのキャリヤー穆動
度は、その粒径に応じて増大し、無添加のものに比べて
20〜40%(電子易動度120〜1400m” /v
s e c)の向上が認められた。加えて500℃程度
かそれ以下で結晶化が可能なため、低価格のガラスを用
いることができ、経済的効果に寄与することがわかった
[他の実施例] Si薄膜にSnを添加する方法はイオン注入に限ったも
のではなく、以下に他の実施例を示す。
ガラス基体上に非晶質Si薄膜を減圧CVD(化学気相
)法を用いて処理温度550℃で厚み1000人で形成
した。
その後、真空蒸着によってSn層を50人の厚さで非晶
質Si裏表面堆積させ、N2中で400〜600℃まで
熱処理した結果、前実施と同様に450℃より結晶が開
始され同様の粒径(約10μm)が得られた。
表面層を沸酸と硝酸の混合液で残留Snを除去し、トラ
ンジスターを作成したところ前実慮例と同様、良好な特
性が得られた。
[発明の効果] 非晶質Si層にSnを添加することによって、固相成長
によって大粒径多結晶層を得るに当り形成温度の低温化
、形成時間の短縮化および大粒径化が達成できる。
また、Sn特有の中性不純物たる効果によりSnが含有
されたSi層は、半導体活性層として正常に働き、トラ
ンジスター等の半導体能動素子を作製する上で何ら問題
とならず、その大粒径化の効果によって無添加の多結晶
Si層の素子に比べて性能向上が図れる。更にSOO℃
以下で形成できるため基体として低価格のガラスが使用
可能となり、経済的効果も著しい。
【図面の簡単な説明】
第1図および′s2図は、Snの添加の影響を熱処理温
度に対する最大結晶粒径で示したグラフである。 第1図

Claims (6)

    【特許請求の範囲】
  1. (1)下地基体と、該下地基体に形成されSnを1×1
    0^1^5原子cm^−^3以上1×10^2^2原子
    cm^−^3含有する多結晶Si半導体薄膜とを有する
    ことを特徴とする多結晶Si半導体薄膜形成物品。
  2. (2)該多結晶Si半導体薄膜は、該下地基体上に形成
    されたSiを含有する非晶質Si半導体薄膜をその融点
    以下の温度で熱処理したものである請求項1記載の多結
    晶Si半導体薄膜形成物品。
  3. (3)下地基体は非単結晶である請求項1または請求項
    2記載の多結晶Si半導体薄膜形成物品。
  4. (4)下地基体上に、Snを添加した非晶質Si半導体
    薄膜を形成し、該薄膜を、その融点以下の温度で熱処理
    することにより多結晶Si半導体薄膜とすることを特徴
    とする多結晶Si半導体薄膜形成物品の作製方法。
  5. (5)Sn添加量は、1×10^1^5原子cm^−^
    3以上1×10^2^2原子cm^−^3以下である請
    求項4記載の多結晶Si半導体薄膜物品の作製方法。
  6. (6)下地基体は非単結晶である請求項4または請求項
    5記載のSn添加Si半導体薄膜形成物品の作製方法。
JP8110189A 1989-03-31 1989-03-31 多結晶Si半導体薄膜形成物品およびその作製方法 Pending JPH02260521A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8110189A JPH02260521A (ja) 1989-03-31 1989-03-31 多結晶Si半導体薄膜形成物品およびその作製方法
EP90303480A EP0390608B1 (en) 1989-03-31 1990-03-30 Method for forming semiconductor thin-film and resulting semiconductor thin-film
DE69033153T DE69033153T2 (de) 1989-03-31 1990-03-30 Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
US08/241,678 US5531182A (en) 1989-03-31 1994-05-12 Method of making a semiconductor thin-film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8110189A JPH02260521A (ja) 1989-03-31 1989-03-31 多結晶Si半導体薄膜形成物品およびその作製方法

Publications (1)

Publication Number Publication Date
JPH02260521A true JPH02260521A (ja) 1990-10-23

Family

ID=13736996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8110189A Pending JPH02260521A (ja) 1989-03-31 1989-03-31 多結晶Si半導体薄膜形成物品およびその作製方法

Country Status (1)

Country Link
JP (1) JPH02260521A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232156B1 (en) 1994-02-03 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6451638B1 (en) 1993-02-15 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor and process for fabricating the same
US6465284B2 (en) 1993-07-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015156430A (ja) * 2014-02-20 2015-08-27 国立大学法人名古屋大学 半導体結晶の製造方法、半導体結晶及び半導体デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451638B1 (en) 1993-02-15 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor and process for fabricating the same
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6465284B2 (en) 1993-07-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6232156B1 (en) 1994-02-03 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6417031B2 (en) 1994-02-03 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2015156430A (ja) * 2014-02-20 2015-08-27 国立大学法人名古屋大学 半導体結晶の製造方法、半導体結晶及び半導体デバイス

Similar Documents

Publication Publication Date Title
EP0390608B1 (en) Method for forming semiconductor thin-film and resulting semiconductor thin-film
US4814292A (en) Process of fabricating a semiconductor device involving densification and recrystallization of amorphous silicon
US5470619A (en) Method of the production of polycrystalline silicon thin films
JPH02260521A (ja) 多結晶Si半導体薄膜形成物品およびその作製方法
JPS5856406A (ja) 半導体膜の製造方法
JP3525141B2 (ja) 抵抗率が低いn型又はp型金属シリコンの製造方法
JPH0329316A (ja) 半導体薄膜の形成方法
JPH01108379A (ja) 大粒子多結晶質膜の製造方法
JPH0491425A (ja) 半導体装置の製造方法
JP2762183B2 (ja) シリコン基板の製造方法
JPH0370123A (ja) 結晶性半導体膜の形成方法
JPH04330717A (ja) 半導体膜の製造方法
JP3234403B2 (ja) 半導体薄膜の製造方法
JPH0574783A (ja) シリコンウエハーおよびウエハーゲツタリングの処理方法
JPS62287615A (ja) 多結晶シリコン膜の形成方法
JPS63236310A (ja) 半導体素子及びその製造方法
JPH04349615A (ja) 多結晶シリコン薄膜の形成方法
JPH0311618A (ja) 半導体の製造法
JPH02188499A (ja) 結晶粒径の大きい多結晶シリコン膜の製法
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
JP2749945B2 (ja) 固相結晶成長法
JP2655924B2 (ja) 多結晶半導体薄膜形成方法
JPS6276514A (ja) 半導体装置の製造方法
JPS63104322A (ja) エピタキシヤルウエ−ハ