DE69033153T2 - Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht - Google Patents
Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte HalbleiterdünnschichtInfo
- Publication number
- DE69033153T2 DE69033153T2 DE69033153T DE69033153T DE69033153T2 DE 69033153 T2 DE69033153 T2 DE 69033153T2 DE 69033153 T DE69033153 T DE 69033153T DE 69033153 T DE69033153 T DE 69033153T DE 69033153 T2 DE69033153 T2 DE 69033153T2
- Authority
- DE
- Germany
- Prior art keywords
- thin film
- crystallization
- amorphous
- amorphous silicon
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 31
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 38
- 238000002425 crystallisation Methods 0.000 claims description 36
- 230000008025 crystallization Effects 0.000 claims description 36
- 239000013078 crystal Substances 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 230000006911 nucleation Effects 0.000 claims description 19
- 238000010899 nucleation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 230000000977 initiatory effect Effects 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- 239000007790 solid phase Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 230000006698 induction Effects 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 238000004627 transmission electron microscopy Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 229910006640 β-Sn Inorganic materials 0.000 description 2
- 229910006632 β—Sn Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterdünnfilms aus polykristallinem Silicium. Ein durch das Verfahren hergestellter polykristalliner Siliciumdünnfilm einer großen Korngröße ermöglicht die Herstellung von Halbleitervorrichtungen wie Hochleistungsdünnfilmtransistoren (TFT, thin-film transistor)
- Hinsichtlich des Stands der Technik zur Bildung eines polykristallinen Siliciumhalbleiterdünnfilms mit einer großen Korngröße wurde ein Verfahren berichtet, bei dem ein amorpher Siliciumdünnfilm in einer festen Phase wachsen gelassen wird, um einen polykristallinen Siliciumdünnfilm zur Verwendung für einen Dünnfilmtransistor zu bilden [T. Noguchi, T. Ohshima & T. Hayashi; Polysilicon Films and Interfaces, Boston, 1987, Mater. Res. Soc. Symp. Proc., Bd. 106, S. 293 (Elsevier Science Publishing, New York, 1988)].
- Die Einzelheiten davon sind nachstehend beschrieben.
- Bei diesem Verfahren wird zunächst eine amorphe Si- Schicht auf einem Substrat gebildet. Die amorphe Si-Schicht kann durch ein bekanntes Verfahren, wie Implantation von Si- Ionen in eine polykristalline Si-Schicht für die Amorphität, thermische Zersetzung von SiH&sub4; durch chemische Dampfabscheidung und Abscheidung von Si durch Elektronenstrahldampfabscheidung auf einem auf Raumtemperatur gehaltenen Substrat, gebildet werden.
- Anschließend wird die amorphe Si-Schicht bei 600ºC in Stickstoffatmosphäre für mehrere bis mehrere zehn Stunden wärmebehandelt. Dadurch werden Kristallisationskeime in der amorphen Si-Schicht gebildet und die Kristallisationskeime wachsen mit der fortschreitenden Behandlungszeit, um schließlich in gegenseitiger Kollision der Kristallkörner unter Bildung von Korngrenzen zu resultieren. Beispielsweise kommt es in einer durch Si-Ionenimplantation gebildeten amorphen Si-Schicht von etwa 100 nm (1000 Å) Dicke durch thermische Behandlung bei 600ºC für 100 Stunden zur Bildung von Kristallkörnern eines Durchmessers von so groß wie 5 um Größe. Bei einem auf einer polykristallinen Si-Schicht mit einem derartig großen Korndurchmesser gebildeten Dünnfilmtransistor wird eine Trägerbeweglichkeit von mehr als 100 cm²/vsec beobachtet. Demzufolge ist diese Behandlung ein besonders nützliches Verfahren zum Kornwachstum.
- Jedoch haben die Erfinder der vorliegenden Erfindung als Ergebnis praktischer Experimente und der detaillierten Betrachtung wie nachstehend Nachteile beim vorstehend genannten Stand der Technik gefunden.
- (1) Eine amorphe Siliciumschicht wird nicht bei einer Temperatur unter 600ºC kristallisieren, so daß die Behandlungstemperatur nicht erniedrigt werden kann. Beispielsweise wird kein Kristalllsationskeim durch einen Wärmebehandlung bei 550ºC für 2000 Stunden in einer amorph gehaltenen Siliciumschicht gebildet. Die Temperatur von 600ºC ist im allgemeinen höher als die Hitzebeständigkeitstemperatur von für amorphe Si-Dünnfilmtransistoren verwendetem Glas. Deswegen muß hitzebeständiges, teures Quartzglas als Basismaterial verwendet werden.
- (2) Im allgemeinen erfordert die Kristallisation eines amorphen Dünnfilms durch Festphasenkristallwachstum eine so lange Dauer wie mehrere zig-Stunden nach Beginn der Wärmebehandlung, um einen vollständig polykristallinen Zustand unabhängig von der Temperatur zu erreichen. Dies ist so, weil die Induktionsperiode vom Beginn der Wärmebehandlung bis zur Bildung von Kristallisationskeimen bis zu mehreren zig-Stunden dauert und das Wachstum der Kristallisationskei me zu Kristallkörnern extrem langsam ist. Beispielsweise wird bei durch Si&spplus;-Ionenimplantation gebildetem amorphen Si beobachtet, daß es eine Induktionsperiode von etwa 10 Stunden bei 600ºC aufweist und eine lange Zeit von 100 Stunden vom Beginn der Wärmebehandlung bis zur Vervollständigung der Kristallisation des gesamten Films erfordert.
- Die vorstehenden zwei Probleme sind bei der industriellen Herstellung vom Standpunkt der Herstellungseffizienz und der Herstellungskosten her bedenklich, was selbstverständlich gelöst werden muß.
- (3) Zusätzlich zum vorstehenden Nachteil (2) tritt die Kristallisationskeimbildung in amorphem Silicium an zufälligen Positionen auf, so daß sich die Korngrenzen, die durch gegenseitige Kollision von gewachsenen Kristallkörnern gebildet werden, an zufälligen Positionen bilden, die nicht gesteuert werden können. Tatsächlich wird die Si&spplus;- Implantation für die Amorphität der polykristallinen Si- Schicht und die anschließende Wärmebehandlung bei 600ºC eine polykristalline Schicht mit einem Kristalldurchmesser von höchstens 5 um erzeugen. Die Korngröße verteilt sich jedoch weit von 1 um bis 5 um, wodurch Unterschiede in den Charakteristika der Bauteile entstehen und praktisch ein großer Nachteil herbeigeführt werden kann.
- Beispielsweise weist ein Feldeffekttransistor, angebracht auf der vorstehend genannten polykristallinen Si- Schicht, die große Körner auf einem 4-inch-Substrat umfaßt, eine Abweichung der Elektronenmobilität von ±10 cm²/vsec bezogen auf 110 cm²/vsec und eine Abweichung des Schwellenwerts von ±0,5 V auf, wobei dies Abweichungen deutlich größer als solche von Transistoren sind, die auf einem Einzelkristall-Si-Substrat angebracht sind, wodurch ein großes Hindernis beim Aufbau eines integrierten Schaltkreises erzeugt wird.
- (4) Donor-Akzeptor-Verunreinigungen, die im allgemeinen die elektrischen Eigenschaften verändern, wie P, B, As, usw., sind bekannt dafür, das Wachstum eines Si-Kristalls zu beeinflussen. Insbesondere ist P bekannt dafür, ein anomales Kornwachstum zu begünstigen (Y. Wada & S. Nishimatsu, J. Electrochem. Soc., Bd. 125, Nr. 9, S. 1499).
- Der Erfinder der vorliegenden Erfindung hat jedoch nach langzeitiger umfassender Untersuchung jeder Art von Verunreinigung gefunden, daß die vorstehend genannten Donor- Akzeptor-Verunreinigungen die Kristallisation nur beschleunigen, wenn die Verunreinigung in einer großen Menge nahe der Feststofflöslichkeitsgrenze eingeführt wird, und es in diesem Fall zur Bildung einer n&spplus;- oder p&spplus;-Schicht kommt, die ungeeignet für eine aktive Halbleiterschicht ist, wodurch die Herstellung von Bauelementen erschwert wird.
- Die vorliegende Erfindung, definiert in den beigefügten Ansprüchen, ist als eine Lösung der vorstehend beschriebenen Probleme im Stand der Technik beabsichtigt.
- Das definierte Verfahren ermöglicht die Steuerung der Positionen der Kristallisationskeimbildung und die Definition der Position der Korngrenzen und führt zu einer engen Korngrößenverteilung.
- Es ist möglich, daß Wachstum eines polykristallinen Films mit einer Korngröße von 10 um oder größer erfolgt. Dies ist ein Vorteil gegenüber dem herkömmlichen Festphasenwachstum, mit dem normalerweise eine maximale Korngröße von nur etwa 5 um erreicht wird. Die Umkristallisierung kann mit einer höheren Geschwindigkeit bei einer höheren Temperatur als bisher durchgeführt werden.
- Bei dem definierten Verfahren werden durch Sn- Ionenimplantation erhaltene lokalisierte Bereiche zur Initiation der Kristallisationskeimbildung und des Festphasenwachstums verwendet.
- Es sei erwähnt, daß bekannt ist, daß die Festphasenepitaxie von amorphem Silicium, insbesondere von (111)- Silicium, durch Einschließen von Sn mit einer Konzentration von weniger als 1 at.% verbessert werden kann. Dies ist in Nuclear Instruments and Methods in Physics Research, Bd. B37/38, 1989, S. 387-390 ausgeführt.
- ist Fig. 1 eine Graphik, die die Abhängigkeit der Kristallisationsinitiationstemperatur von dem Implantierungslevel von Sn zeigt;
- sind die Fig. 2A bis 2C und die Fig. 3A und 3B schematische Zeichnungen zur Veranschaulichung des Verfahrens zur Bildung eines Halbleiterdünnfilms durch das erfindungsgemäße Verfahren; und
- sind die Fig. 4 und 5 Graphiken, die den Effekt der Sn- Addition auf die maximale Korngröße zeigen.
- Der Erfinder der vorliegenden Erfindung hat neutrale Verunreinigungen der Gruppe IV als ein Mittel zu Lösung der vorstehend genannten Probleme des Stands der Technik betrachtet.
- Zu diesem Zweck ist es erforderlich, daß die Gruppe IV- Verunreinigung, die bei Zugabe keine Polarität auf den Siliciumhalbleiter überträgt, nicht nur eine neutrale Verunreinigung ist, sondern auch einen niedrigen Schmelzpunkt und eine hohe Feststoff-Flüssigkeit-Grenze hat, keinen Dotierstoffanteil in der Bandlücke von Si bildet, kein tiefes Rekombinationsniveau bildet und eine ausreichend lange Lebensdauer für die Träger erzeugt.
- Der Erfinder der vorliegenden Erfindung hat umfassend die Verunreinigungen untersucht, die die vorstehenden Erfordernisse erfüllen, und hat viele Experimente wiederholt unter Betrachtung von Sn durchgeführt. Folglich war er erfolgreich bei der Senkung der Kristallisationsinitiationstemperatur und bei der Bildung eines polykristallinen Films einer großen Korngröße innerhalb einer kurzen Zeit.
- Aufgrund der erniedrigten Kristallisationsinitiationstemperatur nach der vorliegenden Erfindung muß das Substrat nicht hoch hitzebeständig sein. Billiges Glas kann als das Substratmaterial verwendet werden.
- Ein amorpher Sn-enthaltender Si-Halbleiterfilm kann beispielsweise durch Aufbringen auf einem Substrat einer polykristallinen Dünnschicht mit einer kleinen Korngröße (weniger als 50 nm (500 Å)) bei 600ºC durch thermochemische Dampfabscheidung (CVD) von SiH&sub4; und Implantierung von Sn- Ionen durch Ionenimplantation, oder andernfalls durch Elektronenstrahldampfabscheidung, Glimmentladung oder Sputtern gebildet werden.
- Ein amorpher Siliciumdünnfilm kann direkt durch chemische Dampfabscheidung gebildet werden und Sn-enthaltendes Material kann als eine Gaskomponente bei der chemischen Dampfabscheidung verwendet werden.
- Die Menge der Zugabe von Sn ist nicht größer als 1 · 10²² Atome/cm³, da eine Zugabemenge, die 10²² Atome/cm³ übersteigt, eine Ausfällung von β-Sn nach der Wärmebehandlung verursachen kann. Die untere Grenze der Zugabe von Sn beträgt 10¹&sup5; Atome/cm³, da der Effekt der vorliegenden Erfindung im allgemeinen nicht mit einer geringeren Zugabemenge an Sn erreicht werden kann.
- Die Dicke des Halbleiterdünnfilms hängt von der zu bildenden Vorrichtung ab. Für TFT liegt die Dicke beispielsweise im Bereich von 50 bis 200 nm (500 bis 2000 Å). Im allgemeinen ist eine Dicke von etwa 100 nm (1000 Å) für die Verwendung bei der Herstellung einer Halbleitervorrichtung bevorzugt.
- Fig. 1 zeigt die Abhängigkeit der Kristallisationstemperatur (Kristallisationsinitiationstemperatur) von der Implantationsmenge im Fall der Implantation von Sn-Ionen in eine polykristalline Si-Schicht, um diese amorph zu machen. Die Si-Schicht hatte eine Dicke von 100 nm (1000 Å) und Sn wurde mit einer Implantationsenergie von 110 keV implantiert, wobei die Implantationstiefe ungefähr den mittleren Bereich der Si-Schicht erreichte. Ein Anstieg der Menge an Sn-Implantation von 1 · 10¹&sup5; cm&supmin;² auf 1 · 10¹&sup6; cm&supmin;² erniedrigte die Temperatur zur Bildung von Kristallisationskeimen in der durch Sn-Implantation amorph gemachten Si-Schicht um 100ºC, nämlich von 600ºC auf 500ºC, was durch Transmissionselektronenmikroskopie nach der Wärmebehandlung bestätigt wurde.
- Wie vorstehend beschrieben, hat der Erfinder der vorliegenden Erfindung die Abhängigkeit der Kristallisationsinitiationstemperatur von der Zugabemenge an Sn gefunden und war erfolgreich bei der Steuerung der Kristallisationskeimbildungsstelle durch lokalisierte Änderungen der Sn- Konzentration in der Si-Schicht unter Verwendung des vorstehenden Phänomens. Die Korngröße und die Position der Korngrenzen werden durch die Steuerung der Kristallisationskeimbildungsstelle gesteuert.
- Die Erfindung wird nachstehend detaillierter beschreiben.
- Um die Korngröße und die Korngrenzenposition des polykristallinen Siliciumdünnfilms zu steuern, sollte der mit Sn versetzte Bereich, der lokal eine hohe Konzentration an Zinn (Sn) enthält, klein genug für das durch einen einzelnen Kristallisationskeim ausgelöste Kristallwachstum sein. Die Größe des mit Sn versetzten Bereichs ist nicht größer als 2 um und vorzugsweise nicht größer als 1 um in seinem maximalen Durchmesser.
- Außerhalb des vorstehend genannten mit Sn versetzten Bereichs, der lokal eine hohe Konzentration an Zinn (Sn) enthält, muß kein Sn enthalten sein, kann aber enthalten sein, mit der Maßgabe, daß es in einer geringeren Konzentration vorliegt als in dem mit Sn versetzten Bereich, um das Kristallwachstum in der festen Phase zu beschleunigen. Im letzteren Fall sollte vom Standpunkt der Steuerung der Position der Kristallisationskeimbildung und der Beschleunigung des Kristallwachstums die Konzentration an Sn nicht mehr als das 10&supmin;² -fache der des mit Sn versetzten Bereichs sein.
- Die Wärmebehandlung zur Bildung des kristallinen Siliciumhalbleiterdünnfilms wird bei einer Temperatur niedriger als 600ºC durchgeführt, die daher unterhalb des Schmelzpunkts von amorphem Silicium ist, um sicherzustellen, daß das Kristallwachstum in der festen Phase erfolgt.
- Bei der Wärmebehandlung wird die Initiationsstelle des Kristallwachstums in der festen Phase durch Bereitstellung des mit Sn versetzten Bereichs, der lokal eine hohe Konzentration an Zinn (Sn) enthält, in dem amorphen Siliciumdünnfilm, gesteuert.
- Diese Steuerung der Position der Kristallisationskeimbildung in der festen Phase wird basierend auf der-Erkennt nis durchgeführt, daß die Kristallisation in dem mit Sn versetzten Bereich bei einer niedrigeren Temperatur initiiert wird als in dem nicht mit Sn versetzten Bereich. Um die Position der Korngrenze zu steuern, ist die Erwärmungstemperatur derart, daß der Kristall von dem mit Sn versetzten Bereich gebildeten Kristallisationskeim wächst, aber kein Kristallisationskeim in dem nicht mit Sn versetzten Bereich gebildet werden kann.
- Im Fall der Verwendung von amorphem Silicium und Sn, wie in Fig. 2 gezeigt, wird Sn lokal zu vorbestimmten Stellen innerhalb des auf einem SiO&sub2;-Substrat 1 gebildeten, amorphem Si 2 zugegeben (Fig. 2A), und anschließend wird die Wärmebehandlung bei einer derartigen Temperatur durchgeführt, daß nur das Sn-enthaltende amorphe Si 3 (mit Sn versetzter Bereich) kristallisieren wird, um Kristallisationskeime zu bilden. In dem anderen amorphen Si-Bereich (nicht mit Sn versetzter Bereich) wird kein Kristallisationskeim gebildet, da dessen Kristallisationstemperatur ausreichend höher als die des mit Verunreinigung versetzten Bereichs ist. Die Fortführung der Wärmebehandlung führt zum Wachstum der positionsgesteuerten Kristallisationskeime in dem amorphen Si-Bereich (Fig. 2B). Dies kommt daher, daß der Phasenübergang einer amorphen Si-Phase zu einer kristallinen Phase mit einem gebildeten Kristallisationskeim bei niedrigerer Energie als der zur Kristallisationskeimbildung in einer amorphen Phase erforderlichen Aktivierungsenergie auftritt. Durch die weitere Fortführung der Wärmebehandlung kommt es zur Kollision der positionsgesteuerten Kristallkörner 4, wodurch ein Korngrenze 6 zwischen den Kristallisationskeim-bildenden Positionen gebildet wird (Fig. 2C).
- Fig. 3 zeigt die Steuerung der Position der Kristallisationskeimbildung durch Bildung der Bereiche, die lokal eine höhere Konzentration an Sn enthalten.
- Eine amorphe Si-Schicht mit zugefügtem Sn wird auf einem Substratmaterial gebildet. In der Schicht werden Bereiche mit einer lokal höheren Konzentration an Sn mit einem vorbestimmten Abstand gebildet (Fig. 3A). Das Substrat wird thermisch behandelt, um Festphasenumkristallisierung bei einer Temperatur derart herbeizuführen, daß nur die Bereiche mit einer höheren Sn-Konzentration kristallisieren, d. h. niedriger als die Kristallisationstemperatur der Bereiche mit einer niedrigeren Sn-Konzentration, womit Si- Kristallisationskeime nur im Bereich mit einer höheren Sn- Konzentration gebildet werden. Eine weitere Fortführung der Wärmebehandlung führt zum Wachstum des Kristalls in der festen Phase in den Bereich mit einer niedrigeren Sn- Konzentration, wobei keine Kristallisationskeime gebildet werden, Kollision mit dem an dem benachbarten Bereich mit höherer Sn-Konzentration um den Mittelpunkt erzeugten Korn verursacht wird, wodurch der amorphe Sn-Bereich verschwindet und eine positionsgesteuerte Korngrenze an der Position der Kollision gebildet wird (Fig. 2B).
- Der Kristallisationskeim wird an einem Abschnitt mit hoher Sn-Dichte gebildet, wobei der Kristall, der in der festen Phase wächst, eine einzelne Domäne zu einem Abschnitt mit niedriger Dichte erhält, da die Aktivierungsenergie zum Kristallwachstum von einem einmal gebildeten Kristallisationskeim niedriger ist als die Aktivierungsenergie für die Kristallisationskeimbildung zur Überwindung der Barriere der Oberflächenenergie.
- Ein Experiment wird nun beschrieben, bevor detaillierte Beispiele der vorliegenden Erfindung angegeben werden.
- Auf einer Glasplatte als Substrat wurde eine polykristalline Schicht, aufgebaut aus kleinen Körnern (kleiner als 50 nm (500 Å) im Durchmesser), durch thermochemische Dampf abscheidung von SiH&sub4; bei 600ºC mit einer Dicke von 100 nm (1000 Å) aufgebracht.
- Ionen wurden unter den in Tabelle 1 gezeigten Bedingungen in die polykristalline Schicht implantiert. Tabelle 1
- Die Beschleunigungsspannung von 110 kV wurde so ausgewählt, daß der Projektionsbereich (Implantationstiefe) die Mitte der Si-Schicht erreicht, was in einem Bereich von 49,8 nm (498 Å) von der Oberfläche resultiert.
- Wie in Tabelle 1 gezeigt, werden in die Probe Nr. 0 Sn- Ionen mit einer Dosis von 5 · 10¹&sup5; Ionen/cm² bei 70 kV implantiert, und in die Proben Nr. 1 bis 3 wurden Sn-Ionen mit einer Dosis von 1 · 10¹&sup5; Ionen/cm², 1 · 10¹&sup6; Ionen/cm² bzw. 1 · 10¹&sup7; Ionen/cm² implantiert.
- Nach der Implantation oder vor der Wärmebehandlung hatten Proben der Nr. 0, Nr. 1 und Nr. 2 gemäß der Beobachtung durch Transmissionselektronenmikroskopie eine amorphe Si-Struktur und zeigten bei der Elektronenstrahldiffraktion ein Halomuster, das charakteristisch für amorphes Silicium war. Andererseits kristallisierte die Probe Nr. 3, in die Sn mit einer höheren Konzentration von 1 · 10¹&sup7; Ionen/cm² implantiert wurde (entsprechend einer Sn-Konzentration von 1 x 10²² Ionen/cm³ in der 100 nm (1000 Å) dicken Si-Schicht), bereits zum Zeitpunkt der Implantation. Nach der Wärmebehandlung bei etwa 500ºC wurde durch rasterartige Transmis sionselektronenmikroskopie gefunden, daß sie β-Sn- Einlagerungen hatte. Demzufolge wurden die nachstehenden Tests für diese Probe nicht durchgeführt.
- Proben der Nr. 0, Nr. 1 und Nr. 2 wurden einer Konstanttemperaturwärmebehandlung bei einer Temperatur von 600ºC in einer Stickstoffatmosphäre wie in Fig. 4 gezeigt unterzogen. Folglich wurden in der Si-Schicht, die durch Implantation von Si&spplus;-Ionen ohne jegliche Sn-Zugabe amorph gemacht wurde, Kristallisationskeime in dem amorphen Si erst nach einer Induktionsperiode von 10 oder mehr Stunden gebildet, und danach dehnte sich der Kristall in eine Dendritform aus, wodurch Kollision mit dem benachbarten Kristallkorn verursacht wurde, was zum Verschwinden des amorphen Bereichs und zur Kristallisation der gesamten Schicht führte, womit ein Dünnfilmpolykristall erzeugt wurde. In ungefähr 100 Stunden wurde die maximale Korngröße gesättigt, wobei die Korngröße 5 um überstieg.
- In Probe Nr. 1, in die Sn mit einer Dosis von 1 · 10¹&sup5; Ionen/cm² implantiert wurde, betrug die Induktionsperiode ungefähr 6 Stunden, und der gebildete Kristall wurde in 20 Stunden mit einer maximalen Korngröße von etwa 4,8 um gesättigt.
- In Probe Nr. 2, in die Sn mit einer höheren Konzentration mit einer Dosis von 1 · 10¹&sup6; Ionen/cm² implantiert wurde, betrug die Induktionsperiode 3 Stunden oder weniger, und die maximale Korngröße wurde bei etwa 4,5 um in 6 Stunden gesättigt.
- Die maximale gesättigt Korngröße nahm mit dem Anstieg der Sn-Dosis ab. Als Grund dafür wird der Anstieg der Kristallisationskeimbildungsgeschwindigkeit mit dem Anstieg der Menge an zugegebenem Sn angenommen. Es wird angenommen, daß die Zunahme der Sn-Zugabe zu einem Anstieg der-Kristal lisationskeimbildungsdichte zum Zeitpunkt der Kornkollision im amorphen Si führt, was in einer gewissen Abnahme der Korngröße resultiert.
- Fig. 5 zeigt die Abhängigkeit der Korngröße von der Wärmebehandlungstemperatur bei einer Behandlung für 100 Stunden konstant unter Stickstoffatmosphäre. In der Probe Nr. 0, die kein Sn enthielt, trat selbst bei 100 Stunden oder mehr Wärmebehandlung keine Kristallisation unter 600ºC auf, während bei 600ºC oder einer höheren Temperatur die Kristallisationskeimbildungsdichte anstieg, mit Tendenz einer kleineren Korngröße bei einer höheren Wärmebehandlungstemperatur aufgrund der höheren Kristallisationskeimbildungsdichte bei einer höheren Temperatur. In Probe Nr. 1, in die Sn mit einer Dosis von 1 · 10¹&sup5; Ionen/cm² implantiert wurde, wurde die Kristallisation bei 500ºC initiiert, was um 100ºC niedriger ist als bei den Proben ohne Zugabe, und die Kristallisationskeimbildungsdichte konnte niedriger als bei 600ºC gehalten werden, so daß sich die maximale Korngröße durch Wärmebehandlung für 100 Stunden ungefähr 10 um näherte.
- In der Probe Nr. 2, in die Sn mit einer Dosis von 1 · 10¹&sup6; Ionen/cm² zugefügt wurde, wurde die Kristallisation bei einer so niedrigen Temperatur wie 450ºC initiiert, wodurch eine 10 um übersteigende Korngröße erzeugt wurde.
- Wie vorstehend beschrieben, konnte durch die Zugabe von Sn die Induktionsdauer verkürzt werden und die Kristallisationstemperatur erniedrigt werden, und das Wachstum des Kristallkorns auf eine größere Größe wurde ermöglicht.
- Ein FET (Feldfeffekttransistor) wurde durch Verwendung des erfindungsgemäß erhältlichen Sn-dotierten polykristallinen Dünnfilms einer großen Korngröße nach einem gewöhnlichem IC-Verfahren hergestellt. Der FET zeigte normale statische Charakteristika eines Transistors, wie einer, der auf einem kein Sn enthaltenden Film gebildet wurde, wobei die Trägerbeweglichkeit mit steigender Korngröße anstieg, was zu einer Verbesserung von 20 bis 40% (120 bis 140 cm²/vsec in der Elektronenbeweglichkeit) führt. Zusätzlich trat die Kristallisation bei 500ºC oder niedriger auf, was die Verwendung von billigem Glas erlaubt, womit wirtschaftliche Effekte erzeugt werden.
- Auf einem amorphen SiO&sub2;-Substrat (thermisch oxidiertes Si oder Glas) wurde polykristallines Si durch chemische Dampfabscheidung bei 620ºC mit einer Dicke von 100 nm (1000 Å) aufgebracht. Des weiteren wurden Si-Ionen in die gesamte Oberfläche darauf mit einer Beschleunigungsspannung von 70 keV mit einer Dosis von 5 · 10¹&sup5; Ionen/cm² implantiert, um den polykristallinen Si-Film in einen amorphen Si- Film umzuwandeln.
- Eine Sn-Verunreinigung wurde lokal durch fokussierte Ionenstrahlimplantation in einem maskenlosen Verfahren unter den Bedingungen eines Sn&spplus;&spplus;-Strahldurchmessers von 0,1 um, einer Dosis von 1 · 10¹&sup5; Ionen/cm², einer Beschleunigungsenergie von 50 keV, Abständen von 10 um, 20 um und 30 um in einer Gitteranordnung, mit einer Größe von 2 um² zur Bildung von implantierten Abschnitten 3 (mit Sn versetzter Bereich) zugefügt (Fig. 2A).
- Anschließend wurde damit eine Wärmebehandlung bei 550ºC für 100 Stunden in einer Stickstoffatmosphäre zum Wachstum des Si-Kristalls 4 durchgeführt. In dem amorphen Si, dem kein Sn zugefügt wurde, wurde während der Wärmebehandlung kein Kristallisationskeim gebildet. Kristallbereiche 5 wurden gebildet, die sich von dem Sn-implantierten Bereich auf ungefähr 10 um ausdehnten, mit Korngrenzen 6, die an den Mittelpunkten zwischen den implantierten Stellen (Fig. 2B und Fig. 2A) gebildet wurden. Die Korngrenzen wurden durch Transmissionselektronenmikroskopie bestimmt und haben jeweils Verteilungen im Bereich von 10 um.
- Amorphes Si wurde durch chemische Dampfabscheidung bei 550ºC mit einer Dicke von 100 nm (1000 Å) auf ein SiO&sub2;- Substrat aufgebracht. Danach wurden mit Sn versetzte Bereiche von 1 um² in dem amorphen Si in einer Gitteranordnung durch Implantierung von Sn mit einer Dosis von 1 · 1015 Ionen/cm² durch Verwendung eines Resists als Maske mit Öffnungen von 1 um² bei einem Abstand von 10 um, 20 um oder 30 um mit einer Beschleunigungsenergie von 50 keV gebildet. Nach dem Entfernen des Resists wurde das amorphe Si bei 550ºC für 100 Stunden in einer Stickstoffatmosphäre wärmebehandelt. Die Beobachtung der Kristallstruktur durch Transmissionselektronenmikroskopie zeigte, daß die Korngrenzen in einer Gitteranordnung gebildet wurden, wobei die Grenzen zwischen den Sn-implantierten Bereichen mit Korngrößen von 10 um ± 1 um, 20 um ± 2 um bzw. 30 um ± 3 um waren.
- Auf einem 4-inch- (1 inch = 25,4 mm) Glassubstrat wurde ein mit Sn versetzter Dünnfilm mit einer Korngrößenverteilung von 5 ± 1 um erfindungsgemäß gebildet, aus dem 100 Feldeffekttransistoren mit einer Kanallänge von 3 um nach einem herkömmlichen IC-Verfahren hergestellt wurden. Deren Elektronenmobilität betrug 200 ± 10 cm²/vsec und der Schwellenwert betrug 1,5 ± 0,2 V. Der Kanalabschnitt eines jeden Transistors konnte so angeordnet werden, daß kein Korngrenze eingeschlossen wurde, da der Ort der Korngrenzen bekannt war. Die Charakteristika der Bauteile waren verbessert und innerhalb eines engen Bereichs verteilt.
Claims (5)
1. Verfahren zur Herstellung eines polykristallinen
Siliciumhalbleiterdünnfilms für die Verwendung bei der Herstellung
von Dünnfilmtransistoren mit diesem Dünnfilm als aktiver
Schicht, wobei dieses Verfahren umfaßt:
Bereitstellung eines amorphen SiO&sub2;-Substrats mit einem
Dünnfilm aus amorphem Silicium der Dicke 50 bis 200 nm
darauf, in der definierte lokalisierte, durch
Snlonenimplantation erhaltene Bereiche mit nicht mehr als 2 um
maximalem Durchmesser an vorbestimmten Positionen vorliegen,
wobei jeder lokalisierte Bereich Sn in einer Menge von 1 ·
10¹&sup5; Atome/cm³ bis 1 · 10²² Atome/cm³ enthält, der Rest des
amorphen Siliciums entweder kein Sn enthält oder, falls er
Sn enthält, Sn in einer nicht mehr als 10&supmin;²-fachen Menge von
derjenigen in jedem lokalisierten Bereich enthält, wobei die
Temperatur, bei der die Kristallisation durch
Kristallisationskeimbildung in den lokalisierten Bereiche initiiert
werden wird, von der Menge an Sn darin abhängig ist und
niedriger ist als die Temperatur, bei der die
Kristallisation durch Kristallisationskeimbildung des Rests an amorphem
Silicium initiiert werden wird; und
Durchführung einer Wärmebehandlung bei einer
Temperatur, die niedriger als 600ºC ist, die unterhalb der
Kristallisationsinitiationstemperatur des Rests an amorphem
Silicium ist, und die nicht niedriger als die
Kristallisationsinitiationstemperatur der lokalisierten Bereiche ist,
wodurch nur die lokalisierten Bereich nukleiert werden,
Kristallwachstum aus einem einzelnen Kristallisationskeim
von jedem nukleierten, lokalisierten Bereich erfolgt und
somit der polykristalline Siliciumhalbleiterdünnfilm
gebildet wird.
2. Verfahren nach Anspruch 1, wobei das Substrat aus Glas
ist.
3. Verfahren nach Anspruch 1, wobei der Schritt der
Bereitstellung des Substrats mit einem Dünnfilm aus amorphem
Silicium darauf die Abscheidung eines Dünnfilms aus amorphem
Silicium durch chemische Dampfabscheidung einschließt.
4. Verfahren nach Anspruch 4, wobei ein Sn-enthaltendes
Material als Gaskomponente bei der chemischen
Dampfabscheidung verwendet wird.
5. Verfahren nach Anspruch 1, wobei bei der Bereitstellung
des Substrats mit einem Dünnfilm aus amorphem Silicium
darauf ein polykristalliner Dünnfilm aus Silicium einer
Korngröße weniger als 50 nm bei 600ºC durch thermochemische
Dampfabscheidung von SiH&sub4; abgeschieden wird und Sn-Ionen
durch Ionenimplantation implantiert werden oder auf andere
Weise durch Elektronenstrahldampfabscheidung, Glimmentladung
oder Sputtern eingeführt werden.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8169789A JPH02260524A (ja) | 1989-03-31 | 1989-03-31 | 結晶性半導体膜及びその形成方法 |
JP8110189A JPH02260521A (ja) | 1989-03-31 | 1989-03-31 | 多結晶Si半導体薄膜形成物品およびその作製方法 |
JP16342989A JPH0329316A (ja) | 1989-06-26 | 1989-06-26 | 半導体薄膜の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69033153D1 DE69033153D1 (de) | 1999-07-15 |
DE69033153T2 true DE69033153T2 (de) | 1999-11-11 |
Family
ID=27303491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69033153T Expired - Fee Related DE69033153T2 (de) | 1989-03-31 | 1990-03-30 | Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht |
Country Status (3)
Country | Link |
---|---|
US (1) | US5531182A (de) |
EP (1) | EP0390608B1 (de) |
DE (1) | DE69033153T2 (de) |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140631A (ja) * | 1992-10-28 | 1994-05-20 | Ryoden Semiconductor Syst Eng Kk | 電界効果型薄膜トランジスタおよびその製造方法 |
US6323071B1 (en) | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
US5403762A (en) | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
US6997985B1 (en) | 1993-02-15 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
TW241377B (de) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
JP3535205B2 (ja) * | 1993-03-22 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
KR100186886B1 (ko) * | 1993-05-26 | 1999-04-15 | 야마자끼 승페이 | 반도체장치 제작방법 |
US6090646A (en) | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
JP3450376B2 (ja) * | 1993-06-12 | 2003-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH06349735A (ja) | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
US5488000A (en) | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
US5923962A (en) * | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
TW264575B (de) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
CN100358095C (zh) | 1993-12-02 | 2007-12-26 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
US6798023B1 (en) | 1993-12-02 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film |
TW272319B (de) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
KR100319332B1 (ko) * | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
JP3221473B2 (ja) | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3621151B2 (ja) | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6326248B1 (en) | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
US6867432B1 (en) | 1994-06-09 | 2005-03-15 | Semiconductor Energy Lab | Semiconductor device having SiOxNy gate insulating film |
TW345705B (en) | 1994-07-28 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Laser processing method |
JPH0869967A (ja) | 1994-08-26 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP3599290B2 (ja) * | 1994-09-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
US6300659B1 (en) | 1994-09-30 | 2001-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and fabrication method for same |
JP3216861B2 (ja) * | 1995-04-10 | 2001-10-09 | シャープ株式会社 | 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法 |
US6933182B1 (en) | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
KR100218500B1 (ko) * | 1995-05-17 | 1999-09-01 | 윤종용 | 실리콘막 및 그 제조 방법과 이를 포함하는 박막트랜지스터 및 그 제조방법 |
US5985740A (en) | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
JP3645379B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US6180439B1 (en) | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
US6465287B1 (en) | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
US6100562A (en) | 1996-03-17 | 2000-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US5843811A (en) * | 1996-04-10 | 1998-12-01 | University Of Florida | Method of fabricating a crystalline thin film on an amorphous substrate |
US5792700A (en) * | 1996-05-31 | 1998-08-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
US5773329A (en) * | 1996-07-24 | 1998-06-30 | International Business Machines Corporation | Polysilicon grown by pulsed rapid thermal annealing |
JP3376247B2 (ja) * | 1997-05-30 | 2003-02-10 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 |
US6541793B2 (en) | 1997-05-30 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and semiconductor device using thin-film transistors |
EP1049144A4 (de) * | 1997-12-17 | 2006-12-06 | Matsushita Electronics Corp | Dünner halbleiterfilm, herstellungsmethode, apparat und anordnung |
JP2000058839A (ja) | 1998-08-05 | 2000-02-25 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
US7645517B2 (en) * | 2000-08-08 | 2010-01-12 | Translucent, Inc. | Rare earth-oxides, rare earth nitrides, rare earth phosphides and ternary alloys with silicon |
US6830994B2 (en) * | 2001-03-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a crystallized semiconductor film |
JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
JP2003163221A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
DE10158873A1 (de) * | 2001-11-30 | 2003-06-12 | Daimler Chrysler Ag | Hydraulische Auslassventilbetätigung |
KR100514179B1 (ko) * | 2002-11-19 | 2005-09-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 |
JP4900756B2 (ja) * | 2002-04-16 | 2012-03-21 | セイコーエプソン株式会社 | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 |
KR100731752B1 (ko) * | 2005-09-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3620833A (en) * | 1966-12-23 | 1971-11-16 | Texas Instruments Inc | Integrated circuit fabrication |
US4379020A (en) * | 1980-06-16 | 1983-04-05 | Massachusetts Institute Of Technology | Polycrystalline semiconductor processing |
JPS5856409A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体装置の製造方法 |
JPS58169905A (ja) * | 1982-03-31 | 1983-10-06 | Hitachi Ltd | 単結晶薄膜の製造方法 |
US4509990A (en) * | 1982-11-15 | 1985-04-09 | Hughes Aircraft Company | Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates |
JPH0244765B2 (ja) * | 1983-03-16 | 1990-10-05 | Inoue Japax Res | Kinzokufukusankabutsunoseizohoho |
US4592799A (en) * | 1983-05-09 | 1986-06-03 | Sony Corporation | Method of recrystallizing a polycrystalline, amorphous or small grain material |
US4585493A (en) * | 1984-06-26 | 1986-04-29 | General Electric Company | Grain-driven zone-melting of silicon films on insulating substrates |
US4904611A (en) * | 1987-09-18 | 1990-02-27 | Xerox Corporation | Formation of large grain polycrystalline films |
-
1990
- 1990-03-30 DE DE69033153T patent/DE69033153T2/de not_active Expired - Fee Related
- 1990-03-30 EP EP90303480A patent/EP0390608B1/de not_active Expired - Lifetime
-
1994
- 1994-05-12 US US08/241,678 patent/US5531182A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0390608B1 (de) | 1999-06-09 |
EP0390608A3 (de) | 1991-03-20 |
EP0390608A2 (de) | 1990-10-03 |
US5531182A (en) | 1996-07-02 |
DE69033153D1 (de) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69033153T2 (de) | Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht | |
DE69030822T2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE3855765T2 (de) | Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE3688929T2 (de) | Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation. | |
DE69204386T2 (de) | Verfahren zur Herstellung eines polykristallinen Siliziumfilmes. | |
DE69015550T2 (de) | Verfahren zum Züchten eines Kristalls. | |
DE3541587C2 (de) | Verfahren zur Herstellung eines dünnen Halbleiterfilms | |
EP0475378B1 (de) | Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente | |
DE69530859T2 (de) | Verfahren zur herstellung einer mehrschicht-solarzelle | |
DE69215926T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung, wobei ein selbstregistrierendes Kobalt- oder Nickelsilizid gebildet wird | |
DE69120745T2 (de) | Verfahren zur Züchtung eines dünnen kristallinen Films | |
DE69518418T2 (de) | Verfahren zur herstellung einer struktur mit niedrigen konzentrationsdefekten mit einer in einem halbleitersubstrat begrabenen oxydschicht | |
DE3882849T2 (de) | Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung. | |
EP0018520A1 (de) | Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung | |
DE69520538T2 (de) | Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht | |
DE2005271C3 (de) | Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat | |
DE4420052A1 (de) | Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung | |
DE2449542C3 (de) | Verfahren zur Herstellung einer amorphen Schicht auf einem Halbleitersubstrat | |
DE2153862A1 (de) | Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung | |
DE3540452C2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
DE3882856T2 (de) | Herstellung einer polykristallinen Schicht. | |
DE68912638T2 (de) | Verfahren zur Herstellung einer Kristallschicht auf einem Substrat. | |
DE69116202T2 (de) | Verfahren zur Herstellung einer Halbleiterdünnschicht | |
DE3131875A1 (de) | "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur" | |
DE69133527T2 (de) | Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |