DE3882849T2 - Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung. - Google Patents

Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.

Info

Publication number
DE3882849T2
DE3882849T2 DE88904716T DE3882849T DE3882849T2 DE 3882849 T2 DE3882849 T2 DE 3882849T2 DE 88904716 T DE88904716 T DE 88904716T DE 3882849 T DE3882849 T DE 3882849T DE 3882849 T2 DE3882849 T2 DE 3882849T2
Authority
DE
Germany
Prior art keywords
island
channel
semiconductor
islands
ion species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88904716T
Other languages
English (en)
Other versions
DE3882849D1 (de
Inventor
Donald Mayer
Prahalad Vasudev
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE3882849D1 publication Critical patent/DE3882849D1/de
Application granted granted Critical
Publication of DE3882849T2 publication Critical patent/DE3882849T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/077—Implantation of silicon on sapphire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/915—Amphoteric doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/918—Special or nonstandard dopant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Paares von Inseln für ein Paar von Halbleitervorrichtungen und bezieht sich auf ein Verfahren zur Herstellung eines komplementären Paares von Feldeffekttransistoren (FETs), und bezieht sich auf eine komplementäre Metalloxidhalbleiter-(CMOS)-Schaltungsstruktur, sowie eine Basisstruktur für ein Paar von n-Kanal- und p-Kanal-Halbleiterschaltungsvorrichtungen, und bezieht sich insbesondere auf die Herstellung von komplementären Metalloxidhalbleiter-(CMOS)- Schaltungsstrukturen auf einem Isolatorsubstrat, wie beispielsweise Silizium-auf-Saphir (SOS), und insbesondere auf ein Verfahren zur Bildung von Vorrichtungen wie beispielsweise Feldeffekttransistoren (FETs), welche ein hochwirksam gesteuertes Dichteprofil im Kanalbereich aufweisen.
  • Aus der US-A-4 217 153 ist ein Verfahren zur Herstellung eines Paares von Inseln eines dünnen Halbleitermaterials auf einem Isolatorsubstrat für eine CMOS-Vorrichtung bekanntgeworden. Das Verfahren weist die Schritte auf des Bildens einer dünnen Siliziumschicht auf einem Saphir-Substrat und Bildens eines Paares von Inseln von der dünnen Siliziumschicht. Die Inseln sind jeweils mit p- und n-Typ Leitungsverunreinigungen dotiert, um Bereiche von n- und p-Kanal MOS-Vorrichtungen zu bilden.
  • Aus der US-A-4 177 084 ist ein Verfahren zur Herstellung einer Schicht mit geringen Defekten auf einem Silizium-auf-Saphir-Wafer bekannt geworden. Das Verfahren umfaßt den Schritt der epitaktischen Abscheidung von Silizium auf das Saphirsubstrat zur Bildung einer monokristallinen Schicht in der Nähe seiner Oberfläche. Aufeinanderfolgend wird der Wafer einer Ionenimplantation zur Bildung eines amorphen Bereiches in dem Silizium in der Nähe der Silizium-Saphir- Grenzfläche unterzogen. Während eines aufeinanderfolgenden Hochtemperaturausheilzyklus wird monokristallines Silizium erneut aus den restlichen oberen Bereichen des Siliziums unterhalb der Silizium-Saphir-Grenzfläche aufgewachsen, wobei eine Siliziumschicht mit einer erheblich verringerten Defektdichte über der Schicht hergestellt wird.
  • Die Vorteile bei der Verwendung eines zusammengesetzten Substrates bestehend aus einer monokristallinen Halbleiterschicht wie beispielsweise Silizium, welche epitaktisch auf einem stützenden Isolatorsubstrat abgeschieden ist, sind an sich bekannt. Diese Vorteile umfassen eine beträchtliche Reduktion der parasitären Kapazität zwischen geladenen aktiven Bereichen, und die wirksame Elimination von Leckströmen, die zwischen benachbarten aktiven Vorrichtungen fließen. Dies wird erreicht durch Verwenden eines isolierenden Materials als Substrat mit einer hohen Dielektrizitätskonstante wie beispielsweise Saphir (Al&sub2;O&sub3;), und Beachtung der Tatsache, daß der Leitungspfad jedes Leckstromes zwischen den Vorrichtungen über das Substrat geleitet werden muß.
  • Bei einer typischen, an sich bekannten Herstellungstechnik für einen FET, wird eine dünne nichtdotierte Siliziumschicht oberhalb eines Saphirsubstrates abgeschieden und in getrennte Inseln oder Mesas geätzt. Die für die p-Kanal Vorrichtungen vorgesehenen Inseln werden anschließend mit einem Photolack bedeckt, während ein p-Typ Dotiermittel wie beispielsweise Bor in die Inseln für die n-Kanal Vorrichtungen implantiert wird; anschließend wird der Prozeß umgekehrt, wobei die n-Kanal Vorrichtungen mit einem Photolack bedeckt werden, während die p-Kanal Inseln mit einem n-Typ Dotiermittel wie beispielsweise Phosphor oder Arsen implantiert werden. Anschließend wird der Photolack entfernt, und es werden Oxid- und Metall- (bzw. Polysilizium-) Schichten oberhalb der Gatefläche abgeschieden, die Source- und Drainflächen werden implantiert, und Gate-, Source- und Drainkontakte werden auf den Inseln gebildet.
  • Die Dotierimplantierung wird im allgemeinen mit einer Ionenimplantierung durchgeführt. Die Implantierung wird durch eine Hochtemperaturausheilung wie beispielsweise bei 900ºC für 20 - 30 Minuten aktiviert, wodurch des weiteren die durch die Implantierung verursachten Störstellen verringert werden. Die Art der Dotierimplantierung beeinflußt zumindest drei der nachstehenden Vorrichtungsparametern: Sie bestimmt die Schwellenspannung zum Einschalten des FET; sie bestimmt die Punchthrough-Spannung für Kurzkanaltransistoren und sie steuert den Leckstrom über den Transistor entlang seiner rückseitigen Gategrenzfläche zu dem Saphirsubstrat.
  • Bei den herkömmlichen SOS-Techniken ist die Kristallqualität des Silizium in der Nähe des Saphirsubstrates gewöhnlicherweise nicht so gut wie weiter weg vom Saphir und enthält eine beträchtlich höhere Konzentration von Gitterdefekten. Dies kommt von der Tatsache daher, daß, obwohl die Gitterabstände von Silizium und Saphir ähnlich sind, diese nicht identisch sind. Dieses verursacht eine unerwünscht hohe Konzentration von Defekten, wenn das Silizium über das Saphir aufgewachsen wird. Als Ergebnis werden die Dotierimplantierungen in dem Bereich der Defekte nicht so effizient aktiviert, so daß eine größere Konzentration von Dotiermitteln implantiert werden muß, um denselben Grad an elektrisch aktiven Atomen als bei Silizium mit höherer Qualität erhalten wird. Ein weiteres ernsthaftes Problem im Zusammenhang mit den herkömmlichen CMOS/SOS-Vorrichtungen stellt eine Tendenz zu einem Leckstrom zwischen Source und Drain entlang der Ränder der Insel in der Nähe des Saphirsubstrates dar, da die Defektkonzentration in diesem Bereich höher ist. Dadurch wird ein parasitärer Transistor erzeugt, der eine geringere Schwellenspannung als erwünscht aufweist, und eingeschaltet wird, bevor die Gatespannung den gewünschten Schwellenpegel erreicht. Dieses Problem ist insbesondere bei n-Kanalvorrichtungen wichtig. Des weiteren stellt der Leckstrom im rückseitigen Gate über die Silizium-Saphir-Grenzfläche ein Problem dar.
  • Die rückseitigen Gate- und Randleckströme wie vorstehend beschrieben tendieren zu einem Anstieg während einer Bestrahlung, und sind eine Hauptursache für einen Ausfall der CMOS/SOS-Schaltung in Strahlungsumgebungen. Selbst wenn die Vorrichtung in einer normalen Umgebung zufriedenstellend arbeitet, ist es wünschenswert, diese "strahlungsresistenter" zu machen.
  • Eine Technik zur beträchtlichen Verringerung der Halbleitergitterdefektkonzentration in der Nähe des Isolatorsubstrates ist in dem US-Patent Nr. 4,509,990 von Prahalad K. Vasudev vom 9. April 1985 für Hughes Aircraft Company, der Anmelderin der vorliegenden Erfindung, beschrieben. Dieses Patent offenbart ein "Festkörperphasen-Epitaxie"-Verfahren zur Verbesserung der Qualität der Halbleiterschicht über den gesamten Wafer, insbesondere in der Nähe seiner Grenzfläche zu einem Isolatorsubstrat. Vor der Bildung der individuellen Schaltungsvorrichtungen wird eine Ionenart in die Halbleiterschicht entlang des gesamten Wafers bei einer Implantierungsenergie und Dosierung durchgeführt, welche ausreicht, einen vergrabenen Schichtabschnitt des Halbleiters bis zu einer Tiefe in der Nähe des Isolatorsubstrates zu amorphidieren. Die amorphe vergrabene Schicht wird daran anschließend durch eine Hochtemperaturausheilung derart erneut gewachsen, daß die vergrabene Schicht rekristallisiert wird, wobei der darüberliegende nicht amorphidierte Abschnitt der Halbleiterschicht als Kristallisationskeim verwendet wird.
  • Auf diese Weise wird die Halbleitergitterstruktur durchgehend homogener gestaltet. Die Halbleiterschicht wird dann anschließend in getrennte Inseln geätzt, und es werden Schaltungsvorrichtungen unter Verwendung an sich bekannter Techniken gebildet.
  • Diese Festkörperphasen-Epitaxietechnik kann erheblich verbesserte Schaltungsstrukturen zur Verfügung stellen, falls die Dicke der Halbleiterschicht perfekt gleichförmig und bekannt ist. Leider treten bei den bisherigen Abscheidetechniken zufällige Variationen in der Dicke des Halbleiterfilmes bei unterschiedlichen Stellen auf dem Wafer auf. Somit wird für eine konstante Ionenartimplantierung, die zur Bildung einer vergrabenen amorphen Schicht entworfen wurde, die sich bis zur nominalen (Soll-) Dicke des Halbleiterfilmes erstreckt, die implantierten Ionen den Halbleiter nicht den ganzen Weg hinunter bis zum Substrat amorphidieren, bei dem die Halbleiterschicht dicker als nominal ist, wobei ein Film eines defekten Halbleiters in der Nähe des darunterliegenden Isolatorsubstrates verbleibt. Auf der anderen Seite wird bei einer SOS-Struktur bei Verwendung einer amorphidierenden Siliziumimplantierung, falls die Siliziumschicht dünner ist als nominal, ein beträchtlicher Abschnitt der implantierten Siliziumionen in das Saphir wandern, und ein Auslösen von Aluminium aus dem Saphir zurück in das Silizium verursachen. Während dieses keinen gravierenden Nachteil für n-Kanalvorrichtungen darstellt, stellt die "automatische Dotierung" von Aluminium ein ernsthaftes Problem für p-Kanalvorrichtungen dar. Dieses negiert die Dotierung der p-Kanalvorrichtungen, und verstärkt das Problem des Rückkanal-Leckstromes.
  • Die bisherige Lösung dieses Problems sah vor, eine Implantierung der Siliziumionen bis zur vollen nominalen Dicke der Siliziumschicht zu vermeiden. Während auf diese Weise das Problem der automatischen Dotierung von Aluminium für die p- Kanalvorrichtungen verringert werden konnte, würden mehr restliche Gitterdefekte im Silizium in der Nähe des Saphirsubstrates verbleiben. Somit werden bei dem Versuch, den Anstieg des Rückkanalstromes zu umgehen, einige der ursprünglichen Vorteile der Festkörperphasen-Epitaxietechnik umgangen.
  • Im Hinblick auf die genannten Nachteile ist es der Zweck der vorliegenden Erfindung, ein Verfahren zur Herstellung von CMOS-Schaltungsstrukturen auf einem Isolatorsubstrat, sowie eine zugehörige Schaltungsstruktur zur Verfügung zu stellen, mit dem die Dotieraktivierungswirksamkeit eines idealen Festkörperphasen-Epitaxieprozesses erzielt werden kann, welches übermäßigen Rückgateleckstrom und parasitäre Transistoren mit einer niedrigen Schwellenspannung vermeidet, bei dem die Prozeßdauer oder Prozeßkosten nicht beträchtlich vergrößert werden, und welches strahlungsresistent ist.
  • Diese Aufgabe wird durch das Verfahren gemäß der Ansprüche 1 und 8 und der Strukturen gemäß der Ansprüche 18 und 24 gelöst.
  • Die technische Aufgabe wird gelöst durch Durchführen eines Festkörperphasenepitaxiebetriebes auf den individuellen Inseln in Verbindung mit den Dotierimplantierungsschritten für die Inseln, im Gegensatz zu dem auf dem gesamten Wafer durchgeführten vorbekannten Festkörperphasen-Epitaxieschritt, bevor die Halbleiterschicht des Wafers in getrennte Inseln unterteilt worden ist. Für die n- und p-Kanalvorrichtungen werden getrennte Ionenartimplantierungen durchgeführt. Die p-Typ und die n-Typ Dotierimplantierungen für dieselben Inseln werden entweder vor oder nach der Ionenartimplantierung durchgeführt. Die bevorzugte Technik besteht darin, die Ionenartimplantierung vor der Dotierimplantierung durchzuführen, um sogenannte "Kanalschwänze" in dem Dotierverteilungsprofil zu vermeiden. Nach den Dotiermittel- und Ionenartimplantierungen werden die durch die Ionenartimplantierungen gebildeten amorphen vergrabenen Schichten erneut gewachsen, um rekristallisierte vergrabene Schichten unter Verwendung der nicht-amorphidierten Abschnitte der Halbleiterinseln als Kristallisationskeime in einer ersten Ausheilung mit relativ niedriger Temperatur zu bilden. Anschließend werden die Dotiermittel durch eine Hochtemperaturausheilung aktiviert. In dem Beispiel der FETs werden die Vorrichtungen durch Bilden der isolierenden und leitenden Gateschichten vervollständigt, und Durchführen von Source- und Drainimplantierungen.
  • Für eine bestimmte nominale Dicke der Halbleiterschicht wird die Ionenart vorzugsweise tiefer als die nominale Inseldicke für die n-Kanalinseln implantiert, und bis zur geringeren Tiefe als die nominale Inseldicke für die p-Kanalinseln. Dadurch wird das Problem der automatischen Dotierung mit Aluminium gemäß der vorstehend erörterten Diskussion für die p- Kanalvorrichtungen vermieden. Es erlaubt jedoch die Entfernung von Gitterdefekten über die gesamte Tiefe der Halbleiterinsel für die n-Kanalvorrichtungen durch Implantieren der Ionenart hinunter bis zum darunterliegenden Substrat. Das Problem der automatischen Dotierung mit Aluminium ist für die n-Kanalvorrichtungen, welche typischerweise mit Bor dotiert sind, nicht maßgebend; die Auslösung von Aluminium in den Halbleiter verursacht lediglich einen Anstieg des Dotiergrades des n-Kanales. Dies kann, falls es gewünscht ist, durch Verringern des Dotiergrades an Bor kompensiert werden. Da jedoch die automatische Dotierung mit Aluminium in der Nähe der Substrat/Halbleitergrenzfläche lokalisiert ist, wird dadurch der Rückkanal-Leckstrom verringert und ist deshalb normalerweise erwünscht ohne eine Reduktion der Bordotierung. Falls es gewünscht ist, kann ein vorhergehender Festkörperphasenepitaxieschritt auf dem gesamten Wafer durchgeführt werden, bevor die Halbleiterschicht in die getrennten Inseln geteilt wird.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
  • Es zeigt:
  • Fig. 1 ein Flußdiagramrn zur Darstellung des Ablaufes der Schritte gemäß der Erfindung;
  • Fig. 2 und 3 schematische Schnittansichten zur Erläuterung der Implantierung jeweils einer Ionenart in die p-Kanal- und n-Kanalvorrichtungen;
  • Fig. 4 eine Kurve zur Darstellung der Ionenimplantierungsdichte für eine Festkörperphasenepitaxie, welche bei einer geringfügig geringeren Tiefe als die Tiefe der Halbleiterschicht durchgeführt wird;
  • Fig.5 eine Kurve zur Erläuterung der Wirkungen der Implantierungsenergie und -Dosierung der Ionenartimplantierungen; und
  • Fig.6 eine schematische Perspektivansicht eines FET zur Darstellung der parasitären Transistorbedingung, die durch die vorliegende Erfindung beseitigt wird.
  • Fig. 1 zeigt in einem Flußdiagramm die grundsätzlichen Schritte der vorliegenden Erfindung durch Vorsehen monokristalliner Halbleiterinseln auf der Oberfläche eines Isolatorsubstrates und dadurch Bilden einer zusammengesetzten Struktur, welche äußerst zweckmäßig bei der Verwendung der Herstellung von integrierten Hochgeschwindigkeits-Schaltkreisen ist. Das Verfahren ist bei einer breiten Variation von Halbleiter- und Isolatormaterialien anwendbar. Es wird auf die US-Patent Nr. 3,393,088 (Silizium auf Alpha-Aluminiumoxid); US-Patent Nr. 3,414,434 (Silizium auf Spinnelisolatoren); US-Patent Nr. 3,475,209 (Silizium auf Chrysoberyl); und US-Patent Nr. 3,664,866 (IId-VIa-Halbleiterverbindungen auf Isolatorsubstraten) verwiesen. Aus Gründen der Vereinfachung der folgenden Erläuterung wird im wesentlichen intrinsisches Silizium als beispielhaftes Halbleitermaterial und Saphir (Al&sub2;O&sub3;) als beispielhaftes Isolatormaterial verwendet. Demgemäß stellen die nachfolgend beschriebenen besonderen Ausführungsbeispiele lediglich Repräsentanten verschiedener Kombinationen von Materialien dar, mit denen die vorliegende Erfindung durchgeführt werden kann.
  • Bei dem beispielhaften Verfahren wird zunächst eine Siliziumschicht epitaktisch auf einem Saphirsubstrat abgeschieden. Verfahren zur Vorbereitung des Substrates und zur Durchführung der epitaktischen Abscheidung sind an sich bekannt. Beispielsweise wird auf das US-Patent Nr. 3,508,962, das US- Patent Nr. 3,546,036, und J.C. Bean et al. "Substrate And Doping Effects Upon Laser-Induced Epitaxy Of Amorphous Silicon", Journal of Applied Physics, Vol. 50, Nr. 2, S. 881- 885, Februar 1979 verwiesen. Das Saphirsubstrat besitzt eine Dicke von vorzugsweise in der Größenordnung von 0.254 mm - 0.330 mm (10-13 mils). Bevorzugte Kristallorientierungen sind in dem US-Patent Nr. 4,509,990 erläutert.
  • Die epitaktische Siliziumschicht wird vorzugsweise auf der Oberfläche des Saphirs durch einen chemischen Dampfabscheide-(CVD)-Schritt durchgeführt. Das CVD-Aufwachsen der epitaktischen Schicht wird vorzugsweise durch die chemische Zersetzung von Silan (SiH&sub4;) in einem geeigneten Reaktor bei ungefähr 910ºC durchgeführt. Das epitaktische Wachstum wird derart gesteuert, daß eine Siliziumepitaxieschicht vorzugsweise mit einer Dicke zwischen 0.1-0.3 um innerhalb eines Wachstumsbereiches von ungefähr 0.3-2.4 um/min, vorzugsweise bei einer Rate von 2.4 um/min erzielt wird. Die minimale Filmdicke muß derart ausreichend sein, um einen kontinuierlichen Siliziumfilm mit einer im wesentlichen gleichförmigen Oberfläche zur Verfügung zu stellen, um die weitere Verarbeitung der Struktur zu vereinfachen. Eine geeignete Siliziumschicht/Saphirstruktur stellt ein von der Firma Crystal Products Division of Union Carbide Inc., San Diego, Californien vertriebenes Material dar.
  • Nachdem der Siliziumfilm auf dem Substrat abgeschieden worden ist, wird eine Festkörperphasenepitaxiebehandlung des gesamten Wafers gemäß der Lehre des US-Patents Nr. 4,509,990 als optionaler Schritt 4 durchgeführt. In einigen Fällen kann dieser optionale Schritt die Homogenität der Siliziuminseln der nachfolgenden Schaltungsstruktur verbessern, jedoch stellt dieser einen zusätzlichen Prozeßschritt dar, der den Zeitaufwand und die Kosten der Schaltungsherstellung vergrößert.
  • Nach Fertigstellung des Siliziumfilmes wird dieser in getrennte Inseln im Schritt 6 durch an sich bekannte Ätztechniken gebildet. Jede Insel trägt nachfolgend einen FET oder eine andere Schaltungsvorrichtung. Die Inseln sind voneinander durch das Isolatorsubstrat getrennt, welches einen Leckstrom zwischen benachbarten Inseln verhindert.
  • Der nächste Schritt in dem Herstellungsprozeß ist der Kanalimplantierungsschritt. Während die Reihenfolge der Implantierung unwesentlich ist, werden bei dem illustrativen Ausführungsbeispiel die p-Kanalvorrichtungen zuerst mit einem Abdeckmaterial wie beispielsweise einem Photolack oder Abdeckmaterial für Elektronenstrahlen bedeckt, während die n- Kanalvorrichtungen mit einem p-Typ-Dotiermittel in Schritt 8 implantiert werden. Anschließend werden die n-Kanalvorrichtungen mit Photolack bedeckt und es werden Öffnungen über den p-Kanalvorrichtungen gebildet, die mit einem n-Typ Dotiermittel in Schritt 10 implantiert werden. Das typische p- Typ-Dotiermittel stellt Bor dar, während Phosphor oder Arsen typischerweise als n-Typ-Dotiermittel verwendet wird. Die Dotiertechniken sind an sich bekannt.
  • Gemäß der Erfindung werden die Inseln in Schritt 12 einem Festkörperphasenepitaxieprozess als Teil des Kanalimplantierungsschrittes unterzogen. Dies wird getrennt für die n-Kanal und p-Kanalinseln durchgeführt. Eine Ionenart wird in die Inseln entweder davor oder nach deren jeweiligen Dotierimplantierungen implantiert. Wie es nachfolgend erläutert wird, bietet eine unterschiedliche Implantierung der Ionenart für die n-Kanal und p-Kanalinseln, wobei jeder Typ der Insel mit der Ionenart bis zu einer unterschiedlichen Tiefe während desselben Schrittes wie das Dotiermittel implantiert wurde, während der jeweils andere Typ von Insel mit einem Abdeckmittel bedeckt ist, einzigartige Vorteile.
  • Die Ionenart wird über die freiliegenden Oberflächen der Inselschichten derart implantiert, daß eine vergrabene amorphe Siliziumschicht in jeder Insel gebildet wird, welche durch eine im wesentlichen kristalline Siliziumschicht bedeckt ist. Für eine Siliziumepitaxieschicht stellt die bevorzugte Ionenart ebenfalls Silizium dar, um zu verhindert, daß die kristalline Oberflächensiliziumschicht kontaminiert wird. Weitere Ionenarten, vorzugsweise Inertarten wie beispielsweise Argon und Neon können ebenfalls verwendet werden. Die Durchführung der Ionenartimplantierung bei demselben Herstellungsschritt wie die Dotierkanalimplantierungen bewirkt auf vorteilhafte Weise keine Verlängerung der benötigten Herstellungszeit und kann somit mit geringen Zusatzkosten durchgeführt werden.
  • Nach der Vervollständigung des Kanalimplantierungsschrittes besitzt jede Insel eine amorphe vergrabene Schicht in der Nachbarschaft des Saphirsubstrates, in dem die ursprünglichen vorhandenen Gittereffekte eliminiert wurden. Die Siliziumgitterstruktur wird anschließend über die amorphen vergrabenen Schichten von oben nach unten unter Verwendung der oberen, nicht-amorphidierten Abschnitte der Inseln als Kristallisationskeime bei einem Ausheilschritt 14 mit geringer Temperatur erneut gewachsen. Da die Kristallstruktur in dem oberen Abschnitt der Inseln nicht annähernd die Defektdichte der ursprünglichen Kristallstruktur benachbart zu dem Saphirsubstrat aufweist, ergibt das erneute Wachsen der vergrabenen Schichten unter Verwendung der oberen Abschnitte der Inseln als Keime eine erneut gewachsene vergrabene Schicht mit einer erheblich verringerten Defektdichte. Die Ausheilung bei geringer Temperatur kann in einem Bereich von etwa 500º bis 900ºC durchgeführt werden, wobei eine Temperatur von etwa 600ºC bevorzugt wird. Die Rekristallisationszeit steigt exponentiell für geringere Temperaturen an, während wesentlich höhere Temperaturen in einer zu schnellen Rekristallisationsrate resultieren kann und zusätzliche Kristalldefekte verursachen kann. Die Rekristallisationsheilung benötigt etwa 30 Minuten bis etwa 3 Stunden.
  • Nachdem die Rekristallisation vervollständigt worden ist, werden die implantierten Kanaldotiermittel bei einem Ausheilschritt 16 mit höherer Temperatur bei einer Temperatur innerhalb des ungefähren Bereiches von 850º bis 1100ºC aktiviert. Dies kann durch entweder eine an sich bekannte Ofenausheilung, die typischerweise etwa 20 bis 30 Minuten dauert, oder eine thermische Schnellausheilung geschehen, die mit einem Blitzlampensystem durchgeführt wird.
  • Nachdem die Bildung und Ausheilung der Inseln wie beschrieben vervollständigt worden ist, werden die FETs auf an sich bekannte Weise vervollständigt. Dies umfaßt das Wachstum der isolierenden Gateoxidschichten 18 (SiO&sub2;) über die Gateabschnitte der Inseln, die Abscheidung von leitenden metallischen (bzw. Polysilizium-) Schichten über die jeweiligen Gateoxidschichten, die Durchführung von Source- und Drainimplantierungen 22, und die Befestigung geeigneter Kontakte 24 an das Gate, Source und Drain von jedem FET.
  • Die Fig. 2 und 3 veranschaulichen einen wichtigen Aspekt der vorliegenden Erfindung, der darin besteht, daß unterschiedliche vergrabene Schichten für die p-Kanal und n-Kanalvorrichtungen gebildet werden. In Fig. 2 ist ein Saphirsubstrat 26 gezeigt, auf dem eine erste Siliziuminsel 28 sitzt, die mit einem n-Typ-Dotiermittel implantiert worden ist, um eine Basis für den p-Kanal FET zur Verfügung zu stellen, und auf dem eine zweite Siliziuminsel 30 sitzt, die mit einem p-Typ- Dotiermittel implantiert worden ist, um eine Basis für einen n-Kanal FET zur Verfügung zu stellen. Die p-Typ Insel 30 ist mit einer Photolackschicht 32 bedeckt, während Photolack von oberhalb der n-Typ Insel 28 mittels bekannter Maskenätztechniken zur Freilegung der Insel entfernt worden ist. Anschließend wird eine Ionenart, vorzugsweise Silizium, auf den Wafer gerichtet, wie es durch die Pfeile 34 angedeuted ist. Die Ionenart wird in die freigelegte n-Typ Insel 28 implantiert, während die p-Typ Insel 30 durch den Photolack geschützt ist und das Implantat nicht empfängt. Die Energie und die Dichte der implantierten Siliziumionen wird derart ausgewählt, daß die Ionen bis zu einer Tiefe implantiert werden, die eine vergrabene amorphe Schicht 36 in der Nähe von, jedoch ein wenig oberhalb von dem Saphirsubstrat ermöglicht. Durch derartiges Auswählen einer vorsichtigen Implantierungstiefe können normale Variationen einer Dicke der Siliziumschicht berücksichtigt werden, ohne eine "automatische Dotierung" mit Aluminium aus dem Saphirsubstrat zu befürchten.
  • Die Ionenimplantierungsenergie und -dosierung wird derart ausgewählt, daß das Produkt der verbleibenden Energie und Dosierung derjenigen Ionen, die in das Isolatorsubstrat gehen, geringer ist als die Störungsdichteschwelle des Substrates, unabhängig von den normalen Dickenvariationen in der Siliziumschicht 28. Für Inseln, deren Dicke annähernd gleich oder größer als die nominale Dicke der Siliziumschicht ist, ergibt sich eine dünne Schicht 38 aus Silizium unmittelbar benachbart zu dem Saphirsubstrat, welches nicht amorphidiert und erneut gewachsen ist, und erhält ihre ursprünglichen Gitterdefekte. Jedoch wird diese Schicht 38 mit Defekten dünner sein als die ursprüngliche Schicht mit Defekten vor der Festkörperphasenepitaxiebehandlung und demgemäß wird eine gewisse Verbesserung in der Herstellung der Vorrichtung erzielt. Dies ist im wesentlichen der Ansatz gemäß dem US-Patent Nr. 4,509,990 für den gesamten Wafer.
  • Gemäß Fig. 3 wird die behandelte n-Typ Insel 28 mit einer Schicht aus Photolack 40 bedeckt, während die Photolackschicht 32 über der p-Typ Insel 30 zur Freilegung der Insel für eine Bestrahlung durch einen weiteren Strahl mit Siliziumionen 42 entfernt worden ist. Diese Ionen weisen eine größere Energie und Dichte als der Ionenstrahl zur Implantierung des n-Typ Kanals 28 auf, so daß sich die vergrabene amorphidierte Schicht 44 demgemäß nach rechts bis zur Grenzfläche des Saphirsubstrates erstreckt. Die Gitterstruktur des Substrates selbst wird bis zu einem gewissen Ausmaß gestört. Der Vorteil der größeren Implantierungstiefe besteht darin, daß eine im wesentlichen vollständige Amorphidierung des gesamten Inselabschnittes mit Defekten sichergestellt wird, was es ermöglicht, daß der amorphidierte Abschnitt in Silizium mit hoher Qualität rechts unterhalb des Saphirsubstrates erneut gewachsen werden kann. Während die "automatische Dotierung" mit Aluminium aus der Ionenimplantation in das Saphir resultiert, wobei Aluminiumionen in die Siliziuminsel gelöst werden, und Aluminium in derselben Spalte des Periodensystems steht wie das Bordotiermittel, dient die "automatische Dotierung" lediglich für einen Anstieg des Dotiergrades, der durch die Borimplantierung bewirkt ist. Falls es gewünscht ist, kann dieser Anstieg im Dotiergrad durch Verringern der Menge des Borimplantates kompensiert werden. Jedoch ist der Anstieg im Dotiergrad in der Nähe der Silizium/Saphirgrenzfläche lokalisiert, und weist die Wirkung einer Verringerung des Rückkanalleckstromes zwischen Source und Drain des vervollständigten n-Kanaltransistors auf. Dies ist hocherwünscht und demgemäß braucht der ursprüngliche Grad der Bordotierung nicht verändert zu werden.
  • Sämtliche p-Kanalvorrichtungen auf dem Substrat können mit der Ionenart zur gleichen Zeit bis zu einer geringeren Tiefe implantiert werden, während sämtliche n-Kanalvorrichtungen auf dem Substrat zusammen und gleichzeitig bis zu einer größeren Tiefe behandelt werden können. Folglich können komplementäre Paare von FETs für einen breiten Anwendungsbereich von CMOS-Schaltungen gebildet werden.
  • Die Dichte der Ionenartimplantierung zeigt im allgemeinen eine Gauss-Verteilung bezüglich der Tiefe in die Siliziuminsel. Fig. 4 veranschaulicht die Ionenimplantierungsdichte- Verteilung für eine p-Kanalvorrichtung, bei der die Implantierung etwas oberhalb der Silizium/Saphirgrenzfläche zentriert worden ist. Die statistische Verteilung der implantierten Ionen zeigt ein zentrales Maximum bei einer Entfernung RP unterhalb der freiliegenden Oberfläche der Siliziuminsel 28. Sowohl RP, als auch die Standardabweichung der Verteilung der implantierten Ionen um RP, dRP, hängt vom Typ des Halbleitermaterials und der implantierten Ionenart ab. RP und dRP sind des weiteren direkt proportional zur Ionenimplantationsenergie, wobei beide Größen mit einem entsprechenden Anstieg mit der Implantierungsenergie ansteigen. Für Siliziumionen, die mit verschiedenen Energien in ein Siliziummaterial implantiert werden, als auch für viele weitere Kombinationen von üblichen Ionenarten und Halbleitermaterialien wurden die Werte von RP und dRp bestimmt und in Tabellen festgehalten. Es wird beispielsweise auf J.F. Gibbons, W.F. Johnson, S.W. Myloroie, Projected Range Stastistics, 2. Auflage, Halstead Press, Stroudfburg 1975 verwiesen.
  • Die maximale Störung der Siliziumkristallgitterstruktur tritt natürlicherweise bei RP ein, da sich bei dieser Tiefe eine maximale Konzentration der implantierten Ionen befindet. Es muß jedoch eine ausreichende Anzahl von Ionen zur Störung und damit Amorphidierung eines Abschnittes der Siliziumschicht 36 (Fig.2 ) implantiert werden, welcher im wesentlichen symmetrisch um RP verteilt ist. Die Breite der amorphidierten Schicht hängt im wesentlichen von der Ionendosierung ab, wobei die Breite mit ansteigender Ionendosierung ansteigt, falls die Implantierungsenergie konstant gehalten ist. Ein Anstieg der Implantierungsenergie führt zu einer Aufweitung der implantierten Verteilung der Ionen, wodurch größere Ionendosen benötigt werden, um die Breite der amorphidierten Schicht aufrechtzuerhalten oder zu vergrößern.
  • Die Implantierungsenergie und die Ionendosis einer bestimmten Ionenart werden derart ausgewählt, daß eine im wesentlichen, falls nicht vollständigen amorphe Schicht um RP erzeugt wird, die sich von ungefähr RP minus 1.5 dRP bis RP plus 1.5 dRP erstreckt. Die Implantierungsenergien und Ionendosen, welche zur Erzielung einer amorphen Schicht 36 mit einer Breite von bis zu und mehr als ungefähr 3dRp benötigt werden, können auf einfache Weise erhalten werden. Für die amorphe Schicht 36 in den p-Kanalvorrichtungen, welche etwas oberhalb des Saphirsubstrates liegt, sollte die nominale Dicke der anfänglich kristallinen Siliziuminsel 28 ein wenig größer als RP plus 1.5 dRp sein. Die Implantationsenergie und die Ionendosis werden für die p-Kanal Vorrichtungen derart ausgewählt, dar sie nicht die Störungsdichte-Schwelle des Saphirsubstrates übersteigen, welche wie folgt definiert ist als Dosis von Ionen, die die Oberfläche des Kristalles durchdringen, multipliziert mit der mittleren Energie der durchdringenden Ionen. Die Störungsdichteschwellen für ein beliebiges kristallines Isolatormaterial kann wie erläutert berechnet werden, beispielsweise gemäß M.W. Thompson, "Defects And Radiation Damage in Metals" Cambridge University Press, Cambridge, Massachusetts, 1969.
  • Fig. 5 veranschaulicht die Wirkungen unterschiedlicher Ionenenergien und -Dosen auf die Implantierungstiefe. Wie es dargestellt ist, wird durch eine Implantierung 46 mit hoher Energie und hoher Dosierung dieselbe mittlere Tiefe, jedoch ein breiterer Bereich als bei einer Implantierung 48 mit hoher Energie und geringerer Dosis erzielt. Bei einer Implantierung 50 mit geringerer Energie und hoher Dosis wird eine geringere mittlere Tiefe als bei Implantierungen mit hoher Energie erreicht, während bei einer Implantierung 52 mit geringer Energie und geringer Dosis dieselbe mittlere Implantierungstiefe, jedoch ein enger Bereich als bei einer Implantierung 50 mit geringer Energie und hoher Dosis erzielt. Diese Eigenschaften werden bei der Auswahl der Implantierungswahl für die p- und n-Kanalvorrichtungen verwendet.
  • Bei einem insbesondere durchgeführten Versuch wurden Siliziuminseln mit einer nominalen Dicke von 0,3 um auf einem Saphirsubstrat gebildet. Die p-Kanal Inseln wurden mit Siliziumionen mit 150 KeV und 1.1 x 10¹&sup5; Ionen/cm² implantiert, während die n-Kanalvorrichtungen mit Siliziumionen mit 200 KeV und 1.5 x 10¹&sup5; Ionen/cm² implantiert wurden. Während im allgemeinen die vorstehend erläuterten Vorteile beobachtet werden konnten, trat in einigen Fällen ein leichter Anstieg im Rückkanal-Leckstrom für die p-Kanalvorrichtungen auf, was die Bevorzugung einer Implantierungsenergie von weniger als 150 KeV anzeigt.
  • Bei der teilweise geschnittenen Perspektivansicht gemäß Fig. 6 ist ein gesamter FET, der gemäß der vorliegenden Erfindung gebildet worden ist, dargestellt. Eine Siliziuminsel 54 ist auf einem Saphirsubstrat 56 gebildet. Eine Oxidschicht (SiO&sub2;) 58 ist oberhalb und seitlich der Insel gebildet, deren zentraler Abschnitt das Gate bildet, wobei eine leitende Metall- (oder Polysilizium-) Schicht 60 oberhalb der Oxidschicht angeordnet ist. Sowohl die leitenden, als auch Oxidschichten sind durch an sich bekannte Techniken gebildet. Es wird eine Source/Drain-Implantierung durchgeführt, so daß anschließend eine Seite der Insel 62 als Source wirkt, während die entgegengesetzte Seite der Insel 64 als Drain wirkt. Ferner sind jeweils gemäß den Bezugszeichen 66, 68 und 70 Gate-, Source-, und Drainkontakte vorgesehen.
  • Einer der Vorteile der Erfindung besteht in der wirksamen Schwellensteuerung eines parasitären Transistors, der bei Vorrichtungen existiert, bei denen die Siliziumgitterstruktur in der Nähe des Saphirsubstrates Defekte aufweist. Diese Bereiche mit Defekten resultieren in einer geringeren Schwellenspannung und ergeben einen parasitären Transistor, der bei einer geringeren Spannung als gewünscht für den FET eingeschaltet wird. Normalerweise findet eine Transistorleitung entlang der Grenzfläche zwischen dem Gateoxid 58 und der Siliziuminsel statt, sowohl entlang dem oberen Teil der Insel, als auch entlang seiner Seiten. Bei den vorbekannten Vorrichtungen sind weniger aktive Dotiermittelionen in der Nachbarschaft des Substrates vorhanden aufgrund der schlechten Siliziumkristallstruktur in diesem Bereich. Daraus ergeben sich die bodenseitigen Abschnitte der Inselseitenwände mit einer geringeren Schwellenspannung als entlang der verbleibenden Oxid/Siliziumgrenzfläche und ermöglicht einen Stromfluß bei einer geringeren Gatespannung als bei der Spannung, für die die Vorrichtung entworfen worden ist. Der unerwünschte Stromfluß tritt entlang jeder Seitenwand in den gestrichelt dargestellten Flächen mit den Bezugsziffern 72 und 74 auf; die wirksame Schwellenspannung wird mit ansteigender Tiefe in die Insel verringert mit einem Annähern des Saphirsubstrates. Somit wird ein parasitärer Transistor erzeugt, der eingeschaltet wird, bevor die gewünschte Schwellenspannung erreicht wird. Dieses Problem wird auf wirksame Weise dadurch gelöst, daß die Siliziumkristallstruktur über die Insel gemäß der vorliegenden Erfindung gleichförmig gebildet wird. Die aufgrund der Erfindung angehobene Dotiermittelaktivierung bewirkt eine positive Schwellenspannungsverschiebung für den parasitären Seitenwand-n-Kanaltransistor, und eine ähnlich günstige negative Schwellenspannungsverschiebung für die p-Kanalvorrichtung. Das parasitäre Transistorproblem war insbesondere für n-Kanalvorrichtungen wichtig; wie es vorstehend erläutert wurde, ermöglicht die vorliegende Erfindung den größten Grad an Gittergleichförmigkeit für die n-Kanalvorrichtungen.
  • Die Verringerung der Defektkonzentration aufgrund der vorliegenden Erfindung verringert die Leckströme sowohl in den n-Kanal-, als auch den p-Kanalvorrichtungen durch Elimination von Generations-Rekombinationszentren und Vergrößern der Lebensdauer der Minoritätsladungsträger in den Transistor-pn-Übergangsverarmungsbereichen. Des weiteren wirkt die vergrößerte Dotiermittelaktivierung auf effiziente Weise irgendwelchen vorhandenen festen Ladungen entgegen, die in einer Silizium/Saphir-Grenzfläche existieren können, und verhindert Inversionsleckströme entlang des Rückkanals sowohl in n-Kanal als auch p-Kanaltransistoren.
  • Somit wurde ein verbessertes Verfahren der Herstellung von CMOS-FETs mit unterschiedlichen n-Kanal- und p-Kanalvorrichtungen gezeigt und beschrieben. Zahlreiche Variationen und unterschiedliche Ausführungsbeispiele können im Lichte der vorstehenden Beschreibung von bevorzugten Ausführungsbeispielen vorgenommen werden. Während im Zusammenhang mit Siliziuminseln beispielsweise eine Siliziumart erwähnt worden ist, kann beispielsweise für Galliumarsenid-(GaAs)-Vorrichtungen eine Arsenionenart verwendet werden. Im allgemeinen ist die Ionenart von demselben Element oder elemtaren Komponente des Halbleiters. Während des weiteren die Erfindung unter Bezugnahme auf einen Anreicherungs-FET (enhancement- FET) beschrieben wurde, kann diese genauso gut auf Vorrichtungen vom Verarmungstyp (depletion-type) angewendet werden. Zusätzlich kann die Technik zur Verbesserung des Materials gemäß der vorliegenden Beschreibung mit geringfügigen Modifizierungen auch auf die Herstellung von komplementären MES- FETs, JFETs, Bipolartransistoren, oder andere Halbleitervorrichtungen, als auch MOS-Transistoren angewendet werden. Die speziellen verwendeten Halbleiter- und Isolatormaterialien, der spezielle Leitungstyp der Halbleiterschicht, die spezielle Ionenart, Ionendosis und Implantationsenergie, und Prozeßdauer und Temperaturen können innerhalb der offenbarten Grenzen modifiziert sein. Des weiteren können die speziellen herkömmlichen und an sich bekannten Prozeßschritte einschließlich der Vorbereitung der unterschiedlichen Materialien, die epitaktische Abscheidung des Halbleitermaterials auf dem Isolator und die Bildung von Source-, Drain-, Oxid- und Polisiliziumschichten, die im Detail beschrieben worden sind, variiert werden, ohne die vorliegende Erfindung zu verlassen.

Claims (30)

1. Verfahren zur Herstellung eines Paares von Inseln für ein Paar von n-Kanal- und p-Kanal- Halbleitervorrichtungen, welches aufweist:
a) Bilden einer dünnen Halbleiterschicht auf einem Isolatorsubstrat (26),
b) Bilden eines Inselpaares (28, 30) mit einer gemeinsamen nominalen Dicke aus der Halbleiterschicht, und
c) Implantieren der Inseln durch:
1) Implantieren eines Dotiermittels vom p-Typ in eine (30) der Inseln und eines Dotiermittels vom n-Typ in die andere Insel (28) zur jeweiligen Bildung von n-Kanal- und p-Kanal- Vorrichtungen,
2) Implantieren einer Ionenart (34, 42) in jede Insel (28, 30) mit einer Implantierungsenergie und -Dosierung, welche ausreicht, um eine vergrabene Schicht (36, 44) jeder Insel (28, 30) in der Nachbarschaft des Isolatorsubstrates (26) zu amorphidieren, wobei die Ionenart in die n- Kanal-Insel (30) tiefer implantiert wird als in die p-Kanal-Insel (28),
3) Erneutes Wachsen der amorphen vergrabenen Schichten (36, 44) derart, daß rekristallisierte vergrabene Schichten unter Verwendung der nicht amorphidierten Abschnitte (38) der Halbleiterinseln (28, 30) als Kristallisationskeime gebildet werden, und
4) Aktivieren der p- und n-Typ-Dotiermittel.
2. Verfahren nach Anspruch 1, wobei die Ionenart bis zu einer größeren Tiefe als die nominale Inseldicke für die n- Kanal-Insel implantiert wird, und bis zu einer geringeren Tiefe als die nominale Inseldicke für die p-Kanal-Insel implantiert wird.
3. Verfahren nach Anspruch 1 oder 2, wobei das Isolatorsubstrat (26) aus Saphir gebildet wird und das Dotiermittel vom p-Typ Bor darstellt.
4. Verfahren nach Anspruch 1, wobei die amorphe vergrabene Schicht durch ein erstes Ausheilen erneut gewachsen wird, und die Dotiermittel durch ein zweites Ausheilen bei einer höheren Temperatur als das erste Ausheilen aktiviert werden.
5. Verfahren nach Anspruch 1, wobei die Ionenart implantiert wird, bevor die Dotiermittel implantiert werden.
6. Verfahren nach Anspruch 1, wobei die Dotiermittel implantiert werden, bevor die Ionenart implantiert wird.
7. Verfahren nach Anspruch 1, wobei das Substrat (26) und die Halbleiterschicht vor der Bildung der Inseln (28, 30) durch die Schritte des Implantierens einer Ionenart in die Halbleiterschicht bei einer Implantierungsenergie und -Dosierung vorbereitet werden, die ausreichen, um eine vergrabene Schicht in dem Halbleiter in der Nachbarschaft des Substrates (26) zu amorphidieren, und die amorphe vergrabene Schicht in der Halbleiterschicht derart erneut gewachsen wird, daß eine rekristallisierte vergrabene Schicht unter Verwendung des nicht amorphidierten Abschnittes der Halbleiterschicht als Kristallisationskeim gebildet wird.
8. Verfahren zur Herstellung eines komplementären Paares von Feldeffekttransistoren (FETs), welches aufweist:
Bilden einer dünnen Halbleiterschicht auf einem Isolatorsubstrat (26),
Ätzen von ersten und zweiten Inseln (28, 30) aus der Halbleiterschicht, wobei die Inseln (28, 30) mit einer gemeinsamen nominalen Dicke gebildet werden,
Maskieren der zweiten Insel (30) und Implantieren eines ersten Dotiermittels einer ersten Polarität in die erste Insel (28),
Maskieren der ersten Insel (28) und Implantieren eines zweiten Dotiermittels der entgegengesetzten Polarität zu dem ersten Dotiermittel in die zweite Insel (30),
Implantieren einer Ionenart in jede Insel (28, 30) bei einer Implantierungsernergie und -Dosierung, welche ausreicht, um eine vergrabene Schicht (36, 44) jeder Insel in der Nachbarschaft des Isolatorsubstrates (26) zu amorphidieren, wobei eine Insel (38) mit einem Dotiermittel vom p-Typ implantiert wird, und die andere Insel (28) mit einem Dotiermittel vom n-Typ implantiert wird, wobei die p- dotierte Insel (30) mit der Ionenart bis zu einer größeren Tiefe als die nominale Inseldicke implantiert wird und die n-dotierte Insel (28) mit der Ionenart bis zu einer geringeren Tiefe als die nominale Inseldicke implantiert wird,
Ausführen einer ersten Ausheilung auf den Inseln (28, 30) bei einer ersten Temperatur, die ausreicht, um die amorphen vergrabenen Schichten (36, 44) derart erneut zu wachsen, daß rekristallisierte vergrabene Schichten unter Verwendung der nicht amorphidierten Abschnitte der Inseln als Kristallisationskeime gebildet werden,
Ausführen einer zweiten Ausheilung auf den Inseln (28, 30) bei einer zweiten Temperatur, welche höher ist als die erste Temperatur und ausreichend ist, um die Dotiermittel zu aktivieren, und
Bilden von isolierenden und leitenden Gateschichten und Bilden von Source- und Drain-Implantierungen auf den Inseln (28, 30) zur Vervollständigung der FETs.
9. Verfahren nach Anspruch 8, wobei der Halbleiter und die Ionenart Silizium darstellen, das Substrat (26) Saphir ist, die nominale Inseldicke etwa 0,3 um beträgt, und die Ionenart in der p-dotierten Insel bei einer Energie von zumindest etwa 200 keV und einer Dosierung von etwa 1,5 x 10¹&sup5; Ionen/cm² implantiert wird.
10. Verfahren nach Anspruch 8 oder 9, wobei die Ionenart in der n-dotierten Insel (28) bei einer Energie von nicht größer als etwa 150 keV und einer Dosierung von etwa 1,5 x 10¹&sup5; Ionen /cm² implantiert wird.
11. Verfahren nach Anspruch 8, 9 oder 10, wobei das Isolatorsubstrat (26) aus Saphir gebildet ist und das Dotiermittel vom p-Typ Bor darstellt.
12. Verfahren nach einem der Ansprüche 8 bis 11, wobei die Ionenart das selbe Element oder elementare Komponente des Halbleiters aufweist.
13. Verfahren nach einem der Ansprüche 8 bis 12, wobei der Halbleiter und die Ionenart Silizium darstellt.
14. Verfahren nach einem der Ansprüche 8 bis 12, wobei der Halbleiter GaAs und die Ionenart Arsen darstellt.
15. Verfahren nach einem der Ansprüche 8 bis 14, wobei die Ionenart vor der Implantierung der Dotiermittel implantiert wird.
16. Verfahren nach einem der Ansprüche 8 bis 14, wobei die Dotiermittel vor der Implantierung der Ionenart implantiert werden.
17. Verfahren nach einem der Ansprüche 8 bis 16, wobei die erste Ausheilung bei einer Temperatur innerhalb des Bereiches von etwa 500º bis 900ºC durchgeführt wird, und die zweite Ausheilung bei einer höheren Temperatur innerhalb des Bereiches von etwa 850º bis 1100ºC durchgeführt wird.
18. Komplementäre Metalloxidhalbleiter-(CMOS)- Schaltungsstruktur, welche aufweist:
ein Isolatorsubstrat (56), und
zumindest einen auf dem Substrat (56) gebildeten n-Kanal-und p-Kanal-Feldeffekttransistor (FET), wobei jeder FET aufweist:
eine Halbleiterinsel (54), welche eine rekristallisierte vergrabene Schicht in der Nachbarschaft des Sustrates aufweist, wobei die vergrabene Schicht tiefer in dem n- Kanal-FET ist als in dem p-Kanal-FET,
eine Gateoxidschicht (58) auf der Insel (54),
eine leitende Gateschicht (60) auf der Oxidschicht (58), Source- (62) und Drainbereiche (64) auf den Inseln (54), sowie Gate- (66), Source- (68) und Drainkontakte (70).
19. CMOS-Schaltungsstruktur nach Anspruch 18, wobei die Inseln (54) eine gemeinsame nominale Dicke aufweisen, die rekristallisierten vergrabenen Schichten für die n-Kanal- FETs tiefer als die nominale Dicke ausgebildet sind, und die rekristallisierten vergrabenen Schichten für die p-Kanal- FETs eine geringere Tiefe aufweisen als die nominale Dicke.
20. CMOS-Schaltungsstruktur nach Anspuch 18 oder 19, wobei das Isolatorsubstrat (56) aus Saphir gebildet ist, und die n-Kanal-FETs mit Bor dotiert sind.
21. CMOS-Schaltungsstruktur nach Anspruch 18, 19 oder 20, wobei die rekristallisierte vergrabene Schicht für jeden FET durch eine ausgeheilte Implantierung einer Ionenart hergestellt wird.
22. CMOS-Schaltungsstruktur nach Anspruch 21, wobei die Ionenart von das selbe Element oder elementare Komponente des Halbleiter aufweist.
23. CMOS-Schaltungsstruktur nach Anspruch 22, wobei der Halbleiter und die Ionenart Silizium darstellt.
24. Basisstruktur für ein Paar von n-Kanal-und p-Kanal- Halbleiterschaltungsvorrichtungen, welche aufweist:
ein Isolatorsubstrat (56), und
eine Halbleiterinsel (54) für jede Vorrichtung, wobei die Insel eine rekristallisierte vergrabene Schicht in der Nachbarschaft des Substrates (56) aufweist, und die vergrabene Schicht für die n-Kanal-Vorrichtung tiefer ausgebildet ist als für die p-Kanal-Vorrichtung.
25. Basisstruktur nach Anspruch 24, wobei die Inseln eine gemeinsame nominale Dicke aufweisen, die rekristallisierte vergrabene Schicht für die n-Kanal-Vorrichtung tiefer als die nominale Dicke ist, und die rekristallisierte vergrabene Schicht für die p-Kanal-Vorrichtung eine geringere Tiefe als die nominale Dicke aufweist.
26. Basisstruktur nach Anspruch 24 oder 25, wobei das Isolatorsubstrat (56) aus Saphir gebildet ist und die n- Kanal-Insel mit Bor dotiert ist.
27. Basisstruktur nach Anspruch 24, 25 oder 26, wobei die rekristallisierte vergrabene Schicht für jede Vorrichtung durch ein ausgeheiltes Implant einer Ionenart hergestellt ist.
28. Basisstruktur nach Anspruch 27, wobei die Ionenart das selbe Element oder elementare Komponente des Halbleiter aufweist.
29. Basisstruktur nach Anspruch 27 oder 28, wobei der Halbleiter und die Ionenart Silizium darstellt.
30. Basisstruktur nach Anspruch 28, wobei der Halbleiter GaAs und die Ionenart Arsen darstellt.
DE88904716T 1987-02-24 1988-01-19 Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung. Expired - Fee Related DE3882849T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/017,498 US4753895A (en) 1987-02-24 1987-02-24 Method of forming low leakage CMOS device on insulating substrate

Publications (2)

Publication Number Publication Date
DE3882849D1 DE3882849D1 (de) 1993-09-09
DE3882849T2 true DE3882849T2 (de) 1993-11-18

Family

ID=21782933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88904716T Expired - Fee Related DE3882849T2 (de) 1987-02-24 1988-01-19 Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.

Country Status (6)

Country Link
US (1) US4753895A (de)
EP (1) EP0305513B1 (de)
JP (1) JPH01502379A (de)
DE (1) DE3882849T2 (de)
IL (1) IL85198A (de)
WO (1) WO1988006804A2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954454A (en) * 1986-12-16 1990-09-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a polycrystalline silicon resistor
IL91933A (en) * 1988-10-11 1994-12-29 Univ Southern California Their immuno-bracelet and isophiles which are beneficial in increasing vascular permeability or blood supply to tumor or otherwise damaged tissue
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5449953A (en) * 1990-09-14 1995-09-12 Westinghouse Electric Corporation Monolithic microwave integrated circuit on high resistivity silicon
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US5298434A (en) * 1992-02-07 1994-03-29 Harris Corporation Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
US5374567A (en) * 1993-05-20 1994-12-20 The United States Of America As Represented By The Secretary Of The Navy Operational amplifier using bipolar junction transistors in silicon-on-sapphire
US5362659A (en) * 1994-04-25 1994-11-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating vertical bipolar junction transistors in silicon bonded to an insulator
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
US5641691A (en) * 1995-04-03 1997-06-24 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating complementary vertical bipolar junction transistors in silicon-on-sapphire
GB9513909D0 (en) * 1995-07-07 1995-09-06 Plessey Semiconductors Ltd Silicon on sapphire integrated circuit arrangements
US5614433A (en) * 1995-12-18 1997-03-25 International Business Machines Corporation Method of fabricating low leakage SOI integrated circuits
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US6406952B2 (en) 1997-07-14 2002-06-18 Agere Systems Guardian Corp. Process for device fabrication
JP3450163B2 (ja) * 1997-09-12 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US6232172B1 (en) 1999-07-16 2001-05-15 Taiwan Semiconductor Manufacturing Company Method to prevent auto-doping induced threshold voltage shift
US6830953B1 (en) * 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current
DE10250888B4 (de) * 2002-10-31 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects
US7723215B2 (en) * 2005-02-11 2010-05-25 Sarnoff Corporation Dark current reduction in back-illuminated imaging sensors and method of fabricating same
US7446001B2 (en) * 2006-02-08 2008-11-04 Freescale Semiconductors, Inc. Method for forming a semiconductor-on-insulator (SOI) body-contacted device with a portion of drain region removed

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3393088A (en) * 1964-07-01 1968-07-16 North American Rockwell Epitaxial deposition of silicon on alpha-aluminum
US3414434A (en) * 1965-06-30 1968-12-03 North American Rockwell Single crystal silicon on spinel insulators
USB524765I5 (de) * 1966-02-03 1900-01-01
US3546036A (en) * 1966-06-13 1970-12-08 North American Rockwell Process for etch-polishing sapphire and other oxides
US3475209A (en) * 1967-01-05 1969-10-28 North American Rockwell Single crystal silicon on chrysoberyl
US3664866A (en) * 1970-04-08 1972-05-23 North American Rockwell Composite, method for growth of ii{11 {14 vi{11 {0 compounds on substrates, and process for making composition for the compounds
US4174217A (en) * 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
US4217153A (en) * 1977-04-04 1980-08-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US4104087A (en) * 1977-04-07 1978-08-01 The United States Of America As Represented By The Secretary Of The Air Force Method for fabricating MNOS memory circuits
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
US4335504A (en) * 1980-09-24 1982-06-22 Rockwell International Corporation Method of making CMOS devices
US4494300A (en) * 1981-06-30 1985-01-22 International Business Machines, Inc. Process for forming transistors using silicon ribbons as substrates
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
JPS59159563A (ja) * 1983-03-02 1984-09-10 Toshiba Corp 半導体装置の製造方法
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US4659392A (en) * 1985-03-21 1987-04-21 Hughes Aircraft Company Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits

Also Published As

Publication number Publication date
JPH01502379A (ja) 1989-08-17
EP0305513B1 (de) 1993-08-04
DE3882849D1 (de) 1993-09-09
WO1988006804A3 (en) 1988-10-20
IL85198A (en) 1992-09-06
IL85198A0 (en) 1988-07-31
EP0305513A1 (de) 1989-03-08
US4753895A (en) 1988-06-28
WO1988006804A2 (en) 1988-09-07

Similar Documents

Publication Publication Date Title
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE2056124C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE112010004804B4 (de) Verfahren zum Herstellen von Elementen für eine integrierte Schaltung, insbesondere von FinFETs
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE10296953B4 (de) Herstellungsverfahren für einen Doppelgatetransistor
DE2631873C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102008064719B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE2354523A1 (de) Verfahren zur erzeugung von elektrisch isolierenden sperrbereichen in halbleitermaterial
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE3011778A1 (de) Feldeffekttransistor
EP1139432A2 (de) Schottky-Diode
DE3688318T2 (de) Feldeffekttransistor.
DE10218381A1 (de) Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee