DE3011778A1 - Feldeffekttransistor - Google Patents

Feldeffekttransistor

Info

Publication number
DE3011778A1
DE3011778A1 DE19803011778 DE3011778A DE3011778A1 DE 3011778 A1 DE3011778 A1 DE 3011778A1 DE 19803011778 DE19803011778 DE 19803011778 DE 3011778 A DE3011778 A DE 3011778A DE 3011778 A1 DE3011778 A1 DE 3011778A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
source
area
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803011778
Other languages
English (en)
Inventor
Thomas E Hendrickson
Ronald G Koelsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of DE3011778A1 publication Critical patent/DE3011778A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung bezieht sich auf einen Feldeffekttransistor nach dem Gattungsbegriff des Anspruches 1 und insbesondere auf strukturmäßige Verbesserungen zur Erhöhung der Widerstandsfähigkeit gegen Sperrspannungen.
Bei Feldeffekttransistoren besteht insbesondere die Forderung nach einer Widerstandsfähigkeit gegen hohe Durchschlagsspannungen (punch-through voltage) und gegen hohe Durchbruchspannungen (breakdown voltage). Derartige Eigenschaften werden erwünscht, wenn der Transistor beispielsweise für das direkte Schalten und Steuern hoher Spannungen, wie beispielsweise von Netzspannungen verwendet werden soll. Diese Eigenschaften sind insbesondere bei monolithisch integrierten Schaltkreisen schwierig zu erzielen.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Feldeffekttransistor der eingangs genannten Art hinsichtlich seiner Widerstandsfähigkeit gegen hohe Durchschlagsspannungen und Durchbruchspannungen zu verbessern. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Feldeffekttransistors sowie ein Verfahren zu seiner Herstellung sind den Unteransprüchen entnehmbar.
Anhand von in den Figuren der beiliegenden Zeichnung dargestellten Ausführungsbeispielen sei im folgenden die Erfindung näher erläutert. Es zeigen:
Fig. 1A, 1B, 1E und 2A bis 2C schematische Teilschnitt-Ansichten verschiedener Halbleiteranordnungen;
Fig. 1C einen Schaltkreis zur Veranschaulichung des
Betriebes der Halbleiteranordnung gemäß Fig. 1B;
Fig. 1D verschiedene Diagramme zur Veranschaulichung der Betriebscharakteristik der erfindungsgemäßen Halbleiteranordnungen gegenüber den bekannten Halbleiteranordnungen; und
030041/0739
Fig. 3A bis 3E verschiedene Herstellungsstufen einer Vielzahl von Halbleiteranordnungen gemäß dem in Fig. 2B dargestellten Typ.
Fig. 1A zeigt eine erste Version einer MOS-Feldeffekt-Halbleiteranordnung, bei der durch Verwendung einer Schirmelektrode die minimalen Durchschlag- und Durchbruchspannungen erhöht werden. Dieser Aufbau und seine in später noch zu beschreibenden Figuren dargestellten Varianten stellen einen Querschnitt durch einen einzelnen MOS-Feldeffekttransistor dar.
Die Halbleiteranordnung weist ein Paar von Anschlußbereichen und 13 auf, die in einem Körper 21 aus Halbleitermaterial gebildet werden. Diese Bereiche sind mit einem Kanalbereich verbunden, der sich unterhalb eines aufgeteilten Steuerelektrodenbereiches 16 erstreckt. Die Komponenten dieses Steuerelektrodenbereiches sind mit 16' und 16" bezeichnet. Die Anschlußbereiche 10 und 13 stellen die Quellen- und Senkenbereiche dar, wobei deren Funktion von der Polarität der angelegten Spannung abhängt.
Ein externer Anschluß 12 ist in einem Durchbruch 11 zu dem Quellenbereich 10 angeordnet und ein externer Anschluß 15 ist in gleicher Weise in einem Durchbruch 14 zu dem Senkenbereich 13 angeordnet. Eine Siliciumdioxyd-Isolierschicht 19 umgibt die Steuerelektroden 16' und 16" und eine passive Schicht 20 befindet sich über der Isolierschicht 19 und den Verbindungsanschlüssen 12 und 15.
Ferner ist in der Siliciumdioxyd-Isolierschicht 19 ein Paar von Schirmelektroden 28 und 29 angeordnet. Die Schirmelektrode 28 umgibt vollständig den Außenanschluß 12 und befindet sich in der Isolierschicht 19 direkt über dem pn-übergang, der zwischen dem Quellenbereich 10 und dem Körper 21 aus Halbleitermaterial auftritt, wobei dieser übergang,wie dargestellt, in der Oberfläche dieses Halbleiterkörpers liegt. In gleicher Weise umgibt die Schirmelektrode 29 den Außenanschluß 15 und
030041 /0739
ist über einem pn-übergang angeordnet, der zwischen dem Senkenbereich 13 und dem Halbleitermaterialkörper 21 auftritt, wobei dieser übergang wiederum die Oberfläche dieses Halbleitermaterialkörpers schneidet.
Die Schirmelektroden 28 und 29 sind von der Oberfläche des Halbleitermaterialkörpers 21 weiter als die Steuerelektroden 16' und 16" entfernt. Dieser Abstand der Schirmelektroden 28 und 29 von der Oberfläche des Halbleitermaterialkörpers 21 beträgt typischerweise das Zwei- bis Fünffache des Abstandes zwischen dieser Oberfläche und irgendeiner der Steuerelektroden 16' und 16".
Es sei nun der Fall betrachtet, wo der MOS-Feldeffekttransistor sich in dem ausgeschalteten Zustand befindet, wobei eine große Sperrspannung an dem pn-übergang zwischen der Senke und dem Substrat auftreten soll. Dies bedeutet, daß der Senkenbereich 13 in Bezug auf das Substrat, d. h. die anderen Teile des Halbleitermaterialkörpers 21 positiv ist. Ferner sollen die Schirmelektrode 29 und die Steuerelektrode 16" miteinander verbunden sein und an den Senkenbereich 13 angeschlossen sein, wie dies durch die gestrichelten Schaltungslinien angedeutet ist. Das sich durch die Schirmelektrode 29 und die Steuerelektrode 16" ergebende zusätzliche Feld hat zur Folge, daß das von der Kante des Verarmungsbereiches in dem Senkenbereich 13 ausgehende Feld auf die freigesetzte Ladung in dem Verarmungsbereich an einer Stelle auftritt, die tiefer unter der Oberfläche des Halbleitermaterialkörpers 21 liegt. Hierdurch wird die Feldintensität am pn-übergang des Senkenbereiches in der Hauptoberfläche des Halbleitermaterialkörpers 21 verringert. Der verhältnismäßig größere Abstand zwischen der Schirmelektrode 29 und dem Halbleitermaterialkörper 21 im Vergleich zu dem Abstand zwischen dieser Oberfläche und der Steuerelektrode 16" erhöht die Durchbruchspannungen im Zusammenhang mit dem von der Schirmelektrode 29 ausgehenden Feld, da dieses elektrische Feld über eine größere Entfernung ausgebreitet wird, als dies hinsichtlich des elektrischen Feldes der Steuerelektrode 16" der Fall ist. Nichtsdestoweniger hat die Anordnung der Schirmelektrode 29 näher an der Kante des
030041/0739
Verarmungsbereiches, der in dem Senkenbereich 13 auftritt zur Folge, daß das von der Schirmelektrode 29 ausgehende Feld einen wesentlichen Einfluß auf das von der Kante dieses Verarmungsbereiches ausgehende elektrische Feld besitzt.
Die Isolierung verhindert einen elektrischen Kontakt zwischen den Steuerelektrodenteilen 16" und 16' und gestattet die gleiche Spannung an dem Steuerelektrodenteil 16" wie in dem Senkenbereich 13,ohne daß hierbei die Halbleitereinrichtung eingeschaltet wird. Eine gleiche Situation besteht hinsichtlich des Quellenbereiches 10 für eine Sperrspannung, die an den Außenanschluß 12 angelegt wird.
Der durch die gestrichelte Linie angedeutete Schaltkreis gestattet einen symmetrischen Betrieb der Halbleiteranordnung, beispielsweise im Falle eines Wechselspannungsschaltkreises. Wenn diese Anordnung eingeschaltet werden soll, so werden beide Schaltarme 30 und 31 mit dem gemeinsamen Schaltungspunkt 33 verbunden, der seinerseits an eine positive Spannung angeschlossen istf die die Schwellwertspannung der Anordnung übersteigt. In diesem Fall arbeitet die Halbleiteranordnung wie ein gewöhnlicher MOS-Feldeffekttransistor, wobei die Steuerelektrodenteile 16" und 16" beide gemeinsam als Steuerelektrode des Transistors wirken.
Wenn die Halbleiteranordnung in den ausgeschalteten Zustand umgeschaltet werden soll, so wird der Schaltarm 30 an den Außenanschluß 12 angeschlossen, wodurch der Steuerelektrodenteil 16' mit dem Außenanschluß 12 und somit mit dem Quellenbereich 10 verbunden wird. In gleicher Weise wird der Schaltarm 31 mit dem Außenanschluß 15 und somit mit dem Senkenbereich 13 verbunden. Diese Anordnung gestattet die Halbleiteranordnung im ausgeschalteten Zustand unabhängig davon zu halten, ob die Spannung, der es zu widerstehen gilt, an den Außenanschluß 15 und somit an den Steuerelektrodenteil 16" oder an den Außenanschluß 12 und somit an den Steuerelektrodenteil 16' angelegt wird. Da aber nur ein Steuerelektrodenteil mit der Spannung verbunden ist, der es zu widerstehen gilt und der andere Steuerelektrodenteil mit der anderen Polarität der angelegten Spannung verbunden ist, wird
030041/0739
kein Kanal unter diesem anderen Steuerelektrodenteil gebildet, so daß die Halbleiteranordnung ausgeschaltet ist.
Der gestrichelte Schaltkreis in Fig. 1A kann in der Praxis durch einen Schaltkreis verwirklicht werden, wie er in Fig. 1C dargestellt ist. Der Schaltarm 30 gemäß Fig. 1A wird durch einen Feldeffekttransistor 30' und einen Koppelwiderstand 30" gemäß Fig. 1C verwirklicht. In gleicher Weise wird die Funktion des Schaltarmes 31 durch einen Feldeffekttransistor 31' und einen Koppelwiderstand 31" ersetzt. In einigen Fällen kann eine Transistor-Schaltkreisanordnung anstelle der Widerstände 30" und 31" verwendet werden.
Die Anordnung gemäß Fig. 1C mit den Widerständen 30" und 31" kann in etwa die Schaltfunktion gemäß Fig. 1A liefern. Diese Annäherung ist ausreichend, um die durch den gestrichelten Schaltkreis gemäß Fig. 1A erzielten Schaltfunktionen zu liefern.
Der Aufbau gemäß Fig. 1A kann in vorteilhafter Weise weiterentwickelt werden, um eine noch höhere Durchbruchspannung zu gewährleisten. Ein derartig weiterentwickelter Haltleiteraufbau ist in Fig. 1B dargestellt.
Es sei zunächst darauf verwiesen, daß in Fig. 1B die Schirmelektrode 28 und die Steuerelektrode 16' zu einem ineinander übergehenden Element vereinigt wurden. In gleicher Weise ist die Schirmelektrode 29 und der Steuerelektrodenteil 16" zu einem gemeinsamen ineinander übergehenden Element vereinigt. Hierdurch wird das Erfordernis nach externen Verbindungen zwischen den Schirmelektroden und den Steuerelektroden eliminiert.
Zusätzlich wurden die metallischen Anschlüsse 12 und 15 durch Polysilicium ersetzt und die Dotierungsverteilungen in dem Halbleiterkörper 21 sind modifiziert worden. Diese Dotierungsverteilungen, die Dicke der Isolierschicht zwischen dem Halbleiterkörper 21 und den Steuerelektrodenteilen 16' und 16" und die Dotierungsverteilung in den externen Anschlüssen 12 und 15
030041/0739
aus Polysilicium sind alle dergestalt, daß die Senkenbereiche 10 ·
und 13 vollständig von Ladungsträgern entleert werden können, be- ;
vor ein Avalanche-Durchbruch der diese Bereiche umgebenden pn- .
Übergänge stattfindet, wenn an diese übergänge die Sperrspannung ;
angelegt wird. In einem typischen Fall ist die Dotierung des ·
Halbleiterkörpers 21 dergestalt, daß eine Konzentration der j
Boratome von bis zu 2 χ 10 Atomen/cm3 vorliegt. Die Quellen- ! und Senken-Anschlüsse 12 und 15 aus dotiertem Polysilicium vom
n-Leitfähigkeitstyp weisen typischerweise eine■Phosphordotierung ι
18 19
von 10 bis 10 Atomen/cm3 auf. '<
Phosphoratome werden ebenfalls benutzt bei der Dotierung der \ Quellen- und Senkenbereiche 10 und und 13 vom n-Leitfähigkeits- j typ, wobei diese Dotierung in dem Halbleitermaterialkörper 21 j
16 !
in der Größenordnung von 0,1 bis 4x10 Atomen/cm3 gewählt
wird. Dies wird erreicht durch eine sorgfältig gesteuerte Dosierung in einem Ionen-Implantierungsverfahren, wobei die Gesamtanzahl der Verunreinigungsatome pro Flächenbereich in dem Halbleiterkörper unterhalb der Oberfläche der Quellen- und Senken- ] bereiche genau gesteuert werden kann. Das heißt, daß die Ionen- I Implantierungs-Nettodosierung und somit das Integral der Kon- j zentration über der Tiefe in dem Halbleiterkörper 21 gesteuert t werden muß, so daß der Überschuß an Phosphoratomen in dem Quellen- = bereich 10 oder dem Senkenbereich 13 über die Bor-Dotierungsatome auf Grund einer Dosierung von weniger als ungefähr 1x10 ; Atomen/cm3 erzielt wird. Erneut kann diese Nettodosierung über der Dotierungskonzentration liegen, die in dem Halbleiterkörper 21 außer- j halb der Quellen- und Senkenbereiche im allgemeinen auftritt ! oder über einem Schwellwert-Einstellbereich, der in Nachbar- ; schaft zu der Oberfläche des Halbleiterkörpers 21 vorgesehen I
wird. j
Die Steuerelektrodenteile 16' bzw. 16" können entweder aus dotiertem Polysilicium oder aus Metall bestehen. Schließlich liegt } ein stark dotierter Bereich im Quellbereich 10 und im Senkenbereich 13 direkt unterhalb der Anschlußstelle der externen Anschlüsse 12 und 15 aus dotiertem Polysilicium vor. Diese stark
dotierten Bereiche vom η -Leitfähigkeitstyp erstrecken sich
030041/073«
typischerweise weniger als 300 nm unterhalb der Oberfläche des Halbleiterkörpers 21.
Beim Aufbau gemäß Fig. 1B sind die Dotierungspegel in den Bereichen 10 und 11 extrem niedrig, so daß bei ausgeschalteter Halbleiteranordnung und einer großen Sperrspannung an dem pnübergang zwischen Senke und Substrat (d. h. der Senkenbereich ist in Bezug auf das Substrat positiv) der Senkenbereich 13 vollständig von Ladungsträgern entleert wird, bevor ein Avalanche-Durchbruch des pn-Senken/Substrat-Überganges stattfindet. Infolgedessen erstreckt sich die Senkenbereichsseite des Entleerungsbereiches um den Senken/Substrat-Übergang in den Senkenanschluß bei ausreichender Sperrspannung. Ein gleiches Ergebnis wird in dem Quellenbereich 10 erzielt.
Indem sichergestellt wird, daß der Quellenbereich 10 und der Senkenbereich 13 jeweils keine ausreichende Verunreinigungsdotierung erhalten, um ein kritisches elektrisches Feld vor der vollständigen Entleerung unter der Sperrspannung zu erreichen, werden die Sperrspannungseigenschaften im wesentlichen durch einen Verarmungsbereich, der sich über eine relativ lange Strecke über den beteiligten metallurgischen übergang erstreckt, und durch die Bedingungen festgelegt, die um den elektrischen Kontakt mit diesen Bereichen vorliegen. Hierdurch wird in einem wesentlichen Maß der Einfluß der Steuerelektrode 16 auf den Durchbruch aufgehoben und die seitliche Erstreckung des Verarmungsbereiches auf der Substratseite der metallurgischen übergänge begrenzt.
Um sicherzustellen, daß diese Zustände vorliegen, benutzt der Aufbau gemäß Fig. 1B einen stark dotierten Polysilicium-Quellenanschluß 12 und einen stark dotierten Polysilicium-Senkenanschluß 15. Die Bildung der Anschlüsse bzw. der elektrischen Kontakte nach der Bildung der Bereiche 10 und 13 führt ferner zu einer geringen Diffusion in die Bereiche 10 und 13, was unmittelbar unterhalb der Schnittstelle zwischen dem Halbleitermaterialkörper 21 und diesen Anschlüssen dargestellt ist. Die Tiefe dieser Diffusion ist sehr gering und beträgt ungefähr 100nm
030041/0739
oder weniger, wobei sie keinen bedeutenden Einfluß auf das Verhalten des Bereiches 10 und 13 bei vorliegenden Sperrspannungen aufweist.
Der hohe Dotierungspegel der elektrischen Polysilicium-Anschlüsse und der geringe Dotierungspegel der Quellen- und Senkenbereiche führt zu einer Ausweitung der Teile des Kontakt-Verarmungsbereiches, die auf der elektrischen Kontaktseite der pn-übergänge um die Quellen- und Senkenbereiche liegen. Diese Ausweitung erstreckt sich in die Quellen- und Senken-Anschlüsse und diese Ausweitung tritt sehr bald nach einer Erhöhung der Sperrspannung an diesen pn-Ubergängen auf.
Ein Schwellwertspannung-Einstellbereich 21' vom p-Leitfähigkeitstyp kann gemäß Fig. 1E in unmittelbarer Nachbarschaft der Oberfläche des Halbleitermaterialkörpers 21 vorgesehen sein. Teile der Halbleiteranordnung oberhalb des Halbleitermaterialkörpers sind in Fig. 1E nicht dargestellt. Dieser Einstellbereich wird gewöhnlicherweise durch Implantierung von Boratomen mit einer typischen Konzentration von ungefähr 2x10 Atomen/cm3 erzielt. Die Tiefe des Schwellwert-Einstellbereiches 21" kann kleiner, gleich oder auch größer als die Tiefe der Quellen- und Senkenbereiche 10 und 13 sein.
Der Einfluß einer wachsenden Sperrspannung auf den pn-Senken/ Substrat-Übergang, d. h. einer wachsenden positiven Spannung an dem Senkenanschluß 15 in Bezug auf das Substrat ist in Fig. 1E durch gestrichelte Linien veranschaulicht. Für niedrige Sperrspannungen stellt ein Paar langgestrichelter Linien zu beiden Seiten einer ausgezogenen Linie, die den pn-übergang darstellt, die Grenzen des Verarmungsbereiches bei diesem Zustand dar. Dies bedeutet, daß der Verarmungsbereich vollständig innerhalb des Halbleitermaterialkörpers 21 auftritt.
Da die unbewegliche Ladung innerhalb der Verarmungsbereiche zu beiden Seiten des metallurgischen Überganges zwischen Senke und Substrat gleiche Werte aufweisen muß, erstreckt sich der Verarmungsbereich um den gebogenen Teil des pn-überganges weniger weit
030041/0733
in den Kanalbereich des Halbleitermaterialkörpers 21 als in den Senkenbereich 13. Dies ist darauf zurückzuführen, daß das Zurücktreten der Verarmungsbereichsgrenzen von dem pn-übergang bei anwachsender Sperrspannung rascher zusätzliche, unbewegliche Ladungen in dem Verarmungsbereich auf der Seite des Halbleitermaterialkörpers 21 als auf der Seite des Senkenbereiches 13 erzeugt. Dieser Effekt ist bedingt durch den größeren Radius der Verarmungsbereichsgrenze auf der Halbleiterkörperseite des Überganges gegenüber dem Radius auf der Senkens.eite des Überganges. Der Verarmungsbereich wird somit nicht so schnell in den Kanalbereich erstreckt und der untere Grenzwert der Durchschlagsspannung wird erhöht.
Bei einer höheren Sperrspannung an dem Senkenanschluß 15 ergeben sich die kurz gestrichelten Linien in Fig. 1E. Die Verarmungsbereichsgrenze auf der Seite des Senkenbereiches 13 des metallurgischen pn-überganges ist nun in den Anschluß 15 aus dotiertem Polysilicium zurückgetreten. Erneut ergibt sich eine relativ geringe Verschiebung der Verarmungsbereichsgrenze auf der Substratseite des pn-überganges in den Kanal, wobei jedoch der Verarmungsbereich auf der Substratseite tiefer in den Substratkörper anwächst. Dies beruht auf der Tatsache, daß nur wenige unbewegliche
Ladungsträger durch die erhöhte Sperrspannung in dem Senkenanschluß 15 parallel zu der Oberfläche des Halbleitermaterialkörpers 21 freigesetzt werden. In dem Senkenbereich 13 werden keine weiteren unbeweglichen Ladungsträger freigesetzt, da dieser vollständig entleert ist. Um dementsprechend gleiche Beträge von unbeweglichen Ladungsträgern in dem Vera.:mungsberei Dh zu beiden Seiter, des metallurgischen Überganges aufrechtzuerhalten, wird nur eine geringfügige Menge unbeweglicher Ladungsträger auf der Substratseite des Kanalbereiches entlang dieser Richtung freigesetzt, wenn die Sperrspannung anwächst.
Auf Grund dessen können sehr kurze Kanallängen für die MOS-Feldeffekttransistoranordnung gemäß Fig. 1E verwendet werden, ohne daß ein Durchschlag auftritt. Diese Verwendung kurzer Kanallängen erniedrigt den Kanalwiderstand im eingeschalteten Zustand und vermindert den von der Halbleiteranordnung auf dem Halbleiter-
030041/0739
materialkörper eingenommenen Oberflächenbereich.
Es ergibt sich ebenfalls eine wesentliche Erhöhung der Durchbruchspannung, da auf Grund des in Fig. 1E durch die kurz gestrichelten Linien dargestellten Zustandes der Verarmungsbereich auf der Seite der Senke 13 des pn-überganges in den Senkenanschluß 15 zurückgetreten ist. Während eine gewisse Krümmung des elektrischen Feldes bei dieser Geometrie vorliegt, wird die dem Senkenanschluß 15 zugeführte Sperrspannung über einen wesentlich längeren Verarmungsbereich angelegt, der eine geringere Konzentration freigesetzter unbeweglicher Ladungsträger aufweist, was auf die Verwendung des leicht dotierten Senkenbereiches 13 zurückzuführen ist. Dies führt zu einem schwächeren elektrischen Feld bei einer bestimmten Sperrspannung. Ferner wird durch den Grenzverlauf des Verarmungsbereiches in dem Senkenanschluß 15 der Einfluß der Steuerelektrode 16 auf den Durchbruch stark reduziert. Der Aufbau gemäß Fig. 1E führt somit zu einer Anhebung und Verbesserung der minimalen Durchschlag- und Durchbruchspannungen.
Bei dem Aufbau gemäß Fig. 1E wird durch die Vermeidung einer beträchtlichen Diffusionsdotierung hinsichtlich der Quellen- und Senkenbereiche in dem Halbleitermaterialkörper ein dichterer Abstand der wirksamen Teile der Steuerelektrode in Bezug auf die Quellen- und Senken-Anschlußkontakte ermöglicht. Dies ist darauf zurückzuführen, daß keine seitliche Diffusion der Quellen- und Senkenbereiche bei der Unterbringung der MOS-Feldeffekttransistorar.Ordnung in der Oberfläche des Halblsitermaterialkörpers gestattet werden muß. In Fig. 1E bedeutet dies, daß die leicht dotierten Teile der Quellen- und Senkenbereiche in dem Halbleitermaterialkörper 21 durch Ionenimplantation erzeugt werden können, wobei sie von selbst auf die Steuerelektrode 16 ausgerichtet werden. Dies bedeutet, daß nur ein relativ kleiner Bereich in der Oberfläche des Halbleitermaterialkörpers bei der Bildung einer MOS-Halbleiteranordnung benötigt werden muß. Der dichtere Quellen- und Senken-Kontaktabstand im Bezug auf die Steuerelektrode erlaubt verminderte Abstände zwischen den Quellen- und Senkenkontakten und verschiebt die
03QCU1/0739
etwas größeren Abstände zwischen der wirksamen Quelle und der wirksamen Senke einerseits und den wirksamen Steuerelektrodenteilen andererseits, da die Kontakte als wirksame Quellen- und Senkenbereiche dienen.
Der richtige Dotierungspegel muß sowohl in dem Quellenbereich als auch in dem Senkenbereich 13 gemäß Fig. 1E genau eingehalten werden, zumindest wenn mehr oder weniger symmetrische Eigenschaften gefordert werden. Dieser Dotierungspegel stellt sicher, daß die Entleerung der Ladungsträger in diesen Bereichen vor dem Durchbruch des pn-Uberganges, der diese Bereiche von dem restlichen Substrat trennt, erfolgt. Anstelle des Konzentrationspegels als alleinigem Kriterium muß die Gesamtanzahl der Verunreinigungsatome pro Flächenbereich des Halbleitermaterialkörpers unterhalb der Quellen- und Senkenbereiche gesteuert werden. Das heißt, die Ionenimplantierungs-Nettodosierung und somit das Integral der Konzentration über der Tiefe in dem Halbleitermaterialkörper muß gesteuert werden, so daß der Überschuß an Phosphoratomen sowohl in dem Senkenbereich 13 als auch in dem Quellenbereich 10 über die Bor-Dotierungsatome in dem Bereich 21' (oder in dem Substrat 21, wenn kein unterschiedlicher Bereich 21' vorgesehen ist) auf eine Dosierung von weniger als ungefähr 1x10 Atome/cm2 zurückzuführen ist.
Ob die richtigen Dotierungspegel für die Quellen- und Senkenbereiche in Fig. 1E erzielt worden sind, kann beispielsweise festgestellt werden, indem geprüft wird, ob bei angelegter Sperrspannung diese Bereiche vollständig entleert sind, ohne daß der Übergang durchbricht. Dies erfordert das Anlagen einer Sperrspannung zwischen 25 und 35 V. Andererseits sollte bei einer p-Kanalanordnung der pn-Senken/Substrat-übergang ohne Durchbruch des Überganges vollständig entleert sein, wenn eine ausreichende Sperrspannung zwischen ungefähr 80 und 90 V angelegt wird. In Anordnungen, die diese Anforderungen erfüllen, ergibt sich sodann in der Praxis eine Durchbruchspannung, beispielsweise über dem pn-Senken/Substrat-übergang von ungefähr 200 V oder mehr, wenn das Substrat und die Quelle gemeinsam geerdet sind.
030041/0739
Bei Verwendung einer Implantierungsenergie von 150 kV werden die Quellenbereiche 10 und die Senkenbereiche 13 gemäß Fig. 1E von dem restlichen Halbleitermaterialkörper 21 durch einen pnübergang in einer Tiefe von ungefähr 1 um unterhalb der Oberfläche des Halbleitermaterialkörpers 21 getrennt. Die Quellenbereiche 10 und die Senkenbereiche 13 sind unterhalb der Steuerelektrode 16 voneinander ungefähr 2 bis 4 μπι entfernt. Die Steuerelektrode 16 kann entweder aus dotiertem Polysilicium oder aus Metall bestehen und von der Oberfläche des Halbleitermaterialkörpers 21 durch Siliciumdioxyd-Isoliermaterial 19 mit einer Stärke von ungefähr 0,2 (im getrennt sein.
Dotiertes Polysilicium stellt nicht das einzige Material dar, das in befriedigender Weise verwendet werden kann, um die Quellen- und Senken-Anschlüsse gemäß Fig. 1E herzustellen. Abweichend hiervon können der Quellenanschluß 12 und der Senkenanschluß 15 durch Mehrschicht-Metallkontakte gebildet werden, wobei der erste Kontakt aus Platin besteht. Das Platin wird in solcher Weise verwendet, daß Platin-Silicid an der Schnittstelle zwischen dem Platin und dem sehr flachen implantierten oder eindiffundierten Bereich vom n+-Leitfähigkeitstyp in dem Halbleitermaterialkörper 21 bzw. in dem Schwellwert-Einstellbereich 21' gebildet wird. Bei der vorliegenden Anordnung werden die durch n+ markierten Bereiche durch Ionenimplantation geschaffen und diese Bereiche erstrecken sich weniger als 100 nm unterhalb der Oberfläche des Halbleitermaterialkörpers 21. Danach können verschiedene Metallschichten auf dem Platin vorgesehen werden, um den Anschluß in einem bekannten elektrischen Kontaktaufbau für monolithisch integrierte Schaltkreise zu bilden. Andere Zusammensetzungen der Anschlüsse können verwendet werden; so kann beispielsweise das Silicium mit Aluminium oder irgendeiner anderen metallurgischen Zusammensetzung in Kontakt gebracht werden, wobei darauf zu achten ist, daß kein Durchs« reiche unterhalb dieser Kontakte erfolgt.
bei darauf zu achten ist, daß kein Durchschlag durch die η -Be-
Gemäß Fig. 1D ist die Durchbruchspannung VßD über der Dosierung entweder des Quellenbereiches 10 oder des Senkenbereiches 13
030041/0739
aufgetragen. Diese Dosierung betrifft die Dosierung außerhalb der stark dotierten Bereiche direkt unterhalb der Polysilicium-Anschlüsse 12 und 15. Diese relativ leicht dotierten Teile der Bereiche 10 und 13 können als Anschlußbereiche mit geringerer Leitfähigkeit angesehen werden, die Teile der vollständigen Anschlußbereiche bilden, welche als Quelle und Senke dienen. Die untere Kurve A stellt die Durchbruchspannung über einer Dosierung für einen Halbleiteraufbau ohne Schirmelektrode dar und die Kurve B zeigt den Einfluß einer Schirmelektrode gemäß den Figuren 1A, 1B und 1E.
Die Form der Kurve A kann erläutert werden, indem darauf verwiesen wird, daß bei geringer Dotierung der Anschlußbereich geringer Leitfähigkeit so leicht dotiert wird, daß er nahezu als Teil des Halbleitermaterialkörpers 21 erscheint. In diesem Fall ist nur der stark dotierte η -Bereich unterhalb des PoIysiliciumanschlusses wirksam und wirkt als Anschlußbereich des Halbleitermaterialkörpers 21. In einem solchen Fall erscheint die Halbleiteranordnung als ein gewöhnlicher MOS-Feldeffekttransistor, wobei die Bereiche vom n+-Leitfähigkeitstyp als Quellen und Senken dienen und die leicht dotierten Bereiche allgemein unwirksam sind. Bei hohen Dotierungen entsprechend dem rechten Ende der unteren Kurve A in Fig. 1D wird die Dotierung des ansonsten leicht dotierten Teiles des Anschlußbereiches so groß, daß sie sich nicht mehr von den Quellen- und Senkenbereichen in einem gewöhnlichen MOS-Feldeffekttransistor unterscheidet, so daß der gesamte Quellenbereich 10 und der gesamte Senkenbereich 13 die Quelle und Senke für einen solchen Transistor bilden.
Die Kurve B zeigt, daß die Durchbruchspannung bei jeder Dosierung erhöht werden kann, wenn die geeigneten Parameter für die Anordnung gemäß Fig. 1E gewählt werden.
Ein anderer Aufbau, mit dem viele der vorstehend erwähnten Vorteile erzielt werden können, ist in Fig. 2 dargestellt. In Fig. 2A ist nur eine Steuerelektrode 16 anstelle der zwei Steuerelektroden 16* und 16" gemäß Fig. 1A dargestellt. Es ist ferner
0300Α1/073Θ
ORIGINAL INSPECTED
nur eine Schirmelektrode 34 in Fig. 2A gegenüber den beiden Schirmelektroden 28 und 29 in Fig. 1A dargestellt. Der Aufbau gemäß Fig. 2A ist leichter in monolithisch integrierter Schaltkreistechnik herzustellen, als dies hinsichtlich des Aufbaues gemäß Fig. 1 der Fall ist. Ferner ist die in gestrichelten Linien in Fig. 1A dargestellte Schaltkreisanordnung für den Betrieb der Anordnung gemäß Fig. 2A nicht erforderlich. Dies ist darauf zurückzuführen, daß die Steuerelektrode 16 völlig unabhängig von der Schirmelektrode 34 betrieben werden kann. Die Schirmelektrode 34 kann an einer positiven konstanten Spannung liegen, die etwas größer als die Schwellwertspannung der Anordnung gemäß Fig. 2A ist,aber sie braucht nicht auf einer Spannung zu liegen, die so hoch ist, wie die Spannung an einem der Außenanschlüsse 12 oder 15, der es bei ausgeschalteter Halbleiteranordnung zu widerstehen gilt.
Dies bedeutet, daß die Schirmelektrode 34 an eine konstante positive Spannung unabhängig davon gelegt werden kann, ob die Halbleiteranordnung gemäß Fig. 2A ein- oder ausgeschaltet ist. Im eingeschalteten Zustand befindet sich die Schirmelektrode 34 auf einer positiven Spannung ebenso wie die Steuerelektrode 16, wobei beide auf die Bildung eines Kanalbereiches -in dem Halbleitermaterial zwischen dem Quellenbereich 10 und dem Senkenbereich 13 einwirken, obgleich die Steuerelektrode 16 hierbei ungleich wirksamer ist, da sie dem Halbleitermaterial näher benachbart ist. Wenn sich die Halbleiteranordnung gemäß Fig. 2A im ausgeschalteten Zustand befindet, so wirkt die Schirmelektrode 34 in der gleichen Weise, wie dies die Schirmelektroden 28 und 29 in Fig. 1A taten. Das von der Elektrode 34 ausgehende elektrische Feld erzwingt eine Reduktion der elektrischen Feldintensität an den Schnittstellen der pn-tlbergänge mit der Oberfläche des Halbleiterkörpers um den Quellenbereich 10 und den Senkenbereich, wodurch die Durchbruchspannung der Anordnung gemäß Fig. 2A erhöht wird. Ferner kann der Optimalwert der zu diesem Zweck an die Schirmelektrode 34 angelegten Spannung gewählt werden, da die Schirmelektrode 34 weder mit dem Quellenbereich 10 noch mit dem Senkenbereich 13 verbunden ist, wie dies hinsichtlich der Schirmelektroden 28 und 29 in Fig. 1A der Fall war.
030041/0739
Bei den Anordnungen gemäß Fig. 1 war es möglich, daß die an die Schirmelektroden 28 und 29 angelegte Spannung zu hoch war, um die optimal mögliche Durchbruchspannung zu erzielen. Ein gestrichelter Anschluß 35 ist in Fig. 2A dargestellt und dient einer Spannungsversorgung der Schirmelektrode 34, wobei hinsichtlich dieses Anschlusses keine Umschaltung erforderlich ist.
Erneut kann der Aufbau gemäß Fig. 2A wiederum modifiziert werden, indem dotierte Polysilicium-Anschlüsse 12 und 15 verwendet werden, wie dies auch in Fig. 1B geschah. Natürlich kann die Halbleiteranordnung entweder als p-Kanal- oder als n-Kanal-Anordnung ausgeführt sein.
Eine weitere Modifikation ist in Fig. 2B dargestellt, wobei nur der Halbleiterkörper dargestellt ist. Statt den Quellenbereich bzw. den Senkenbereich 13 vom ρ -Leitfähigkeitstyp ganz durch den schwach dotierten Bereich zu umschließen, ist gemäß Fig. 2B ein Ringbereich um den p+-Bereich vorgesehen. Die Konfiguration gemäß Fig. 2B führt nicht zu einer so hohen Durchbruchcpannung, wie die Ausführung mit dotierten Polysilicium-Anschlüssen gemäß Fig. 2A, aber sie führt zu einer Erhöhung der Durchbruchspannung, wenn sie im Zusammenhang mit dem Aufbau gemäß Fig. 2A angewendet wird. Ferner kann der Aufbau gemäß Fig. 2B in einem selbständigen Arbeitsgang hergestellt werden und führt zu einer kleineren Halbleiteranordnung gegenüber der in Fig. 2A dargestellten Anordnung. Bei gleichem Kanalwiderstand im eingeschalteten Zustand beansprucht die Anordnung gemäß Fig. 2B weniger Platz auf der Halbleiteroberfläche als die Anordnung gemäß Fig. 2A. Wenn daher im speziellen Anwendungsfall die durch die Anordnung gemäß Fig. 2B erzielte Durchbruchspannung ausreichend ist, so ist die Herstellung eines monolithisch integrierten Schaltkreises unter Verwendung des Aufbaues gemäß Fig. 2B weniger kostspielig und führt zu einem kleineren Chip gegenüber dem Aufbau der Halbleiteranordnung gemäß Fig. 2A.
Das Diagramm gemäß Fig. 1D kann wiederum benutzt werden, um die Wirkung des Aufbaues gemäß den Figuren 2A und 2B zu erläutern. Die Kurve A zeigt erneut das Verhalten einer herkömmlichen
030041/0739
ORiGlNAL IN3FECTED
Halbleiteranordnung bei verschiedener Dotierung aber mit fehlender Schirmelektrode 34. Die Kurve C veranschaulicht das Verhalten einer Halbleiteranordnung gemäß Fig. 2A oder 2B, wenn die Schirmelektrode 34 an -60 V gelegt wird, was die geeignete Polarität für die in Fig. 2B dargestellte p-Kanalanordnung darstellt. Die dazwischenliegende Kurve B repräsentiert den Fall, wo in Fig. 2B die Schirmelektrode 34 direkt mit der Steuerelektrode 16 oder mit dem Halbleitermaterialkörper 21 außerhalb der Anschlußbereiche, d. h. mit dem Substrat verbunden ist. Die Tatsache, daß die elektrische Verbindung der Schirmelektrode 34 mit der Steuerelektrode 16 zu einer höheren Durchbruchspannung als bei fehlender Schirmelektrode führt, ist für sich alleine genommen bereits von Bedeutung, obgleich die auf diese Weise erzielte Durchbruchspannung nicht so hoch ist, wie bei einer Vorspannung der Schirmelektrode durch eine optimale Spannung. Bei einer Verbindung der Schirmelektrode mit der Steuerelektrode ist keine weitere Spannungsversorgungsquelle erforderlich und es müssen hinsichtlich eines monolithisch integrierten Schaltkreischips keine gesonderten externen Anschlüsse vorgesehen werden. Das heißt die Schirmelektrode 34 kann direkt elektrisch an die Steuerelektrode oder das Substrat in dem monolithisch integrierten Schaltkreis angeschlossen werden. Der direkte elektrische Anschluß zwischen der Steuerelektrode 16 und der Schirmelektrode 34 kann erfolgen, indem die Anordnung gemäß Fig. 2A bzw. 2B in der gleichen Weise modifiziert wird, wie dies hinsichtlich Fig. 1A geschah, um zu der gemeinsamen Elektrode gemäß Fig. 1B zu gelangen. Natürlich ergibt sich bei dieser Modifikation hinsichtlich der Anordnungen gemäß Fig. 2A bzw. 2B nur ein einziges kombiniertes Steuerelektroden- und Schirmelement.
Die Verbindung der Schirmelektrode 34 mit der Steuerelektrode 16 führt zu einer höheren Durchbruchspannung als dies bei Abwesenheit der Schirmelektrode 34 der Fall ist. Dies kann im Hinblick auf die vorstehende Beschreibung als ein unerwartetes Ergebnis angesehen werden. Durch die vorstehende Beschreibung wurde aufgezeigt, daß eine Spannung an einer Schirmelektrode zu einem von der Schirmelektrode ausgehenden elektrischen Feld führt, das das von der Kante des Verarmungsbereiches in der Quelle
Q3Q041/073B
oder Senke ausgehende elektrische Feld von dem pn-übergang an der Schnittstelle dieser übergänge mit der Oberfläche des Halbleitermaterialkörpers 21 wegdrückt. Hier tritt kaum eine Spannung auf der Schirmelektrode 34 auf, wenn diese mit der Steuerelektrode 16 verbunden ist, da sich die Steuerelektrode nahezu auf Null Volt befindet, um die Halbleiteranordnung in dem ausgeschalteten Zustand zu halten. Somit geht kein elektrisches Feld von der Schirmelektrode 34 aus. Statt dessen endet auf der Schirmelektrode 34 ein Teil des elektrischen Feldes, das von der Kante des Verarmungsbereiches ausgeht und in dem Quellenbereich 10 oder dem Senkenbereich 15 seinen Ursprung hat, je nachdem, welcher dieser Bereiche der Sperrspannung zu widerstehen hat.
Tatsächlich ist dies die Erklärung dafür, warum die elektrische Feldstärke über den den Quellenbereich 10 und den Senkenbereich 13 umgebenden pn-übergängen vermindert wird, wenn eine Sperrspannung anliegt und die Schirmelektrode 34 mit der Steuerelektrode 16 bzw. dem Substrat verbunden ist. Es gibt dann kein elektrisches von der Schirmelektrode 34 ausgehendes Feld, das eine elektrische Feldänderung an diesen pn-übergängen erzwingen könnte. Statt dessen endet das von der Kante des Verarmungsbereiches ausgehende elektrische Feld in dem Quellenbereich 10 bzw. dem Senkenbereich 13, der der Sperrspannung zu widerstehen hat,auf der Schirmelektrode 34, statt andernfalls auf der Steuerelektrode 16 oder auf der freigesetzten Ladung in dem Verarmungsbereich, der in dem Halbleitermaterialkörper 21 auftritt. Durch Wegziehung eines Teiles des elektrischen Feldes von der Ladung in dem Halbleitermaterialkörper 21 oder von der Steuerelektrode 16 liegt somit auf dem Weg zwischen der Kante des Verarmungsbereiches und dem Halbleitermaterialkörper 21 bzw. der Steuerelektrode 16 bei einer vorgegebenen Spannung ein kleineres elektrisches Feld an, als dies der Fall wäre, wenn die Schirmelektrode 34 nicht vorhanden wäre. Infolgedessen kann eine größere Sperrspannung an die pn-übergänge um den Quellenbereich 10 bzw. den Senkenbereich 13 angelegt werden, bevor das hervorgerufene elektrische Feld zum Durchbruch der übergänge um diese Bereiche führt. Ferner führt die relative Lage der Schirmelektrode 34
030041/0739
11778
und der leichter dotierten Teile des Quellenbereiches 10 bzw. des Senkenbereiches 13 zu einer geringeren Krümmung des elektrischen Feldes, wodurch ebenfalls die Durchbruchspannung erhöht wird.
Drei weitere Vorteile ergeben sich aus dem Aufbau gemäß Fig. 2B1 wenn die Steuerelektrode 16 mit der Schirmelektrode 34 elektrisch verbunden ist. Zunächst sei vermerkt, daß kein elektrisches Feld zwischen dem Substrat und der Steuerelektrode 16 und der Schirmelektrode 34 erzeugt wird, wenn die Anordnung sich im ausgeschalteten Zustand befindet. Dies ist darauf zurückzuführen, daß das Substrat und -die Steuerelektrode ungefähr das gleiche Potential aufweisen, um den Ausschaltzustand zu erzeugen.. Es-gibt somit nur einen geringen Fowler-Nordheim-Tunneleffekt zwischen dem Substrat und der Steuerelektrode, wenn sich die Anordnung im ausgeschalteten Zustand befindet.
Zweitens besitzt auf Grund der vorhandenen Schirmelektrode 34 der leicht dotierte Teil des Quellenbereiches 10 bzw. des Senkenbereiches 15 einen Verarmungsbereich entlang der Oberfläche des Halbleitermaterialkörpers 21 mit einer mehr oder weniger parallelen Kante zu dieser 'Oberfläche und mit dem pn-übergang zwischen diesen Bereichen und dem Halbleitermaterialkörper 21. Infolgedessen muß der Verarmungsbereich entlang des Überganges in den Halbleitermaterialkörper 21 mit wachsender Spannung nicht so rasch anwachsen und es wird die Durchschlagsspannung der Anordnung bei einer vorgegebenen Breite der Steuerelektrode 16 über das Maß hinaus erhöht, das bei Abwesenheit der Schirmelektrode 34 gegeben ist.
Schließlich ist die Verwendung der Schirmelektrode 34 zusammen mit den leicht dotierten Teilen des Quellenbereiches 10 und des Senkenbereiches 13 zum Zwecke der Erhöhung der Durchbruchspannung ebenfalls hilfreich bei der Verminderung des Kanalwiderstandes der Anordnung gemäß Fig. 2B im durchgeschalteten Zustand. Dies ist darauf zurückzuführen, daß bei Anlegung einer beträchtlichen Spannung an die Steuerelektrode 16 zum Zwecke der Durchschaltung
030041/073«
der Anordnung ebenfalls eine beträchtliche Spannung auf der Schirmelektrode 36 auftritt. Diese Spannung auf der Schirmelektrode 36 hilft sodann beim Anwachsen der Anreicherung auf der Oberfläche des Halbleitermaterialkörpers 21 in diesen leicht dotierten Teilen des Quellen- bzw. Senkenbereiches 10 bzw. 13, wodurch der Kanalwiderstand im eingeschalteten Zustand vermindert wird.
Ein möglicher Nachteil bei der Verwendung der Schirmelektrode gemäß Fig. 2B ohne elektrische Verbindung mit der Steuerelektrode 16 ergibt sich auf Grund der Möglichkeit eines feldinduzierten Sperrschicht-Durchbruches. Dieser ist das Ergebnis einer auf der Schirmelektrode 34 auftretenden Spannung, die eine Inversionsschicht in dem Halbleitermaterialkörper 21 unterhalb der Kanten der Schirmelektrode induziert, wobei diese Schicht als virtuelle Quelle wirkt und eine scharfe Kante mit einer relativ geringen Durchbruchspannung besitzt. Durch eine geeignete Wahl des-Aufbaues oder durch Begrenzung der an die Schirmelektrode 34 angelegten Spannungen kann jedoch der Auftritt dieses Effektes vermieden werden.
Wegen der gewünschten Möglichkeit einer elektrischen Verbindung der Schirmelektrode'34 mit der Steuerelektrode 16 ist in Fig. 2A eine gestrichelte Verbindungslinie 36 als Möglichkeit einer Herstellung dieser Verbindung dargestellt worden. Diese Verbindung braucht jedoch keine getrennte externe Verbindung sein, sondern kann eine Verbindung in der Anordnung selbst bzw. in einem diese Anordnung enthaltenden monolithisch integrierten Schaltkreis sein. Tatsächlich kann die Anordnung in einer solchen Weise hergestellt werden, daß das dotierte Polysilicium bzw. Metall, das die Schirmelektrode 34 und die Steuerelektrode 16 bildet, miteinander verbunden ist, wodurch eine getrennte externe bzw. interne Verbindung entfällt. Wie früher vermerkt, kann die Schirmelektrode 34 mit dem Substrat verbunden werden bzw. mit Teilen des Halbleiterkörpers 21, wobei jedoch nicht alle zuvor erwähnten Vorteile erhalten bleiben.
030041/0739
Die Anordnung gemäß Fig. 2C entspricht dem Aufbau in Fig. 1B, wobei jedoch eine Polaritätsumkehrung und eine Änderung hinsichtlich der leicht dotierten Teile des Quellenbereiches 10 und des Senkenbereiches 13 vorgenommen wurde. Diese Änderung führt zu einem Höcker in dem unteren Teil des leicht dotierten Teiles sowohl in dem Quellenbereich 10 als auch in dem Senkenbereich Dieser Höcker kann auf Grund eines anderen Herstellungsverfahrens der Anordnung gemäß Fig. 2C auftreten. Bei diesem Herstellungsverfahren wird der Höckerteil des leicht dotierten Teiles in jedem der Bereiche 10 und 13 getrennt von den restlichen Teilen in den leicht dotierten Teilen der Bereiche 10 und 13 hergestellt.
Fig. 3 zeigt die verschiedenen Schritte bei der Herstellung der Halbleiteranordnung gemäß Fig. 2B. Der Herstellungsprozeß beginnt mit einem Körper 110 aus Silicium-Halbleitermaterial, der mit Phosphoratomen so dotiert ist, daß er einen Bahnwiderstand von 4 Ohm/cm und einen η -Leitfähigkeitstyp aufweist. Das Silicium ist nach dem Verfahren von Czochralski gezogen und seine Haupt" Oberfläche,bezüglich der der Herstellungsprozeß durchgeführt wird, ist eine 100-Ebene.
Fig. 3A. Eine dünne Schicht von Silicium-Dioxyd 111 wird thermisch auf der Hauptoberfläche des Halbleiters 110 gezogen, indem es einer Sauerstoffatmosphäre bei 975°C für zwei Stunden ausgesetzt wird. Die Schicht besitzt sodann eine Dicke von ungefähr 65 nm. Sodann wird eine Schicht aus Siliciumnitrid 112 mit einer Dicke von 200 nm auf der Oberfläche der Schicht 111 durch einen chemischen Standard-Dampfablagerungsprozeß abgelagert. Hierauf folgt die Ablagerung einer Silicium-Dioxydschicht 113 mit einer Stärke von 100 nm auf der Schicht 112, indem erneut ein chemischer Standard-Dampfablagerungsprozeß verwendet wird.
Als nächstes wird eine Photoresistschicht auf der Schicht 113 gebildet und in einem gewünschten Muster mit Durchbrüchen versehen. Diese Photoresist/Dioxydschicht-Anordnung erlaubt ein Herausätzen der Dioxydschicht 113 durch die Öffnungen in der Photoresistschicht unter Verwendung von gepuffertem HF als Ätzmittel. Als nächstes wird das Photoresist abgestreift und nach-
030041/0739
- 25 - 301 ^ 778
folgend die Siliciumnitridschicht 112 durch die öffnungen in der Schicht 113 unter Verwendung eines Standard-Naßätzprozesses mit HoPO. weggeätzt. Diese öffnungen befinden sich dort, wo die Feldbereiche gebildet werden, welche die zu bildenden Komponenten voneinander trennen. Diese Feldbereiche umgeben und begrenzen somit die Bereiche, in denen und unterhalb welchen die einzelnen elektronischen Komponenten gebildet werden. MOS-Feldeffekttransistoren mit nur einer einzigen Quelle und einer einzigen Senke werden in den vier Bereichen gemäß Fig. 3A gebildet.
Fig. 3B. Nach der Bildung der Feldbereichöffnungen durch die Schichten 113 und 112 wird der belichtete Teil der Schicht 111 und das darunter befindliche Silicium einem Ionenimplantatioiisprozeß unterzogen, wobei Phosphorionen mit einer Energie von 120 keV verwendet werden. Diese Implantation erfolgt mit einer Dosierung von 10 Ionen/cm2. Durch diese Implantation wird der Schwellwert der Feldbereiche eingestellt, wobei ein anwachsender Schwellwert eine MOS-Feldeffekttransistorwirkung zwischen Komponenten in benachbarten Bereichen verhindert. Durch den Implantierungsprozeß wird ein Bereich vom η -Leitfähigkeitstyp ungefähr 100 nm unterhalb der Oberfläche des Halbleiters 110 gebildet.
Die Feldbereiche werden sodann durch thermisches Wachstum durch die öffnungen in den Schichten 113 und 112 oxidiert. Hierzu wird die Anordnung bei 975°C für 10 Stunden einer Sauerstoffatmosphäre ausgesetzt, um das Feldoxyd 114 zu bilden. Gleichzeitig werden die ursprünglich implantierten Ionen in den Feldbereichen tiefer durch Diffusion in den Körper 110 aus Halbleitermaterial hineingetrieben. Das Ergebnis ist in Fig. 3B dargestellt, wo die ursprünglich implantierten Phosphorionen in den Feldbereichen bis auf eine Tiefe von 1000 nm hineingetrieben worden und durch die Bezugsziffer 115 bezeichnet sind.
Fig. 3C. Ohne weitere Maskierung wird sodann die verbliebene Silicium-Dioxydschicht 113 unter Anwendung von gepuffertem HF weggeätzt. Eine Maskierung ist nicht erforderlich, da die
030041/0739
ORIGINAL INSPECTED
Schicht 113 viel dünner als das Feldoxyd 114 ist und bei dem gleichzeitigen Wegätzen nicht allzuviel von den Bereichen weggeätzt wird. Da jedoch etwas weggeätzt wird, sei der Bereich 114 nach dem Ätzprozeß mit 114" bezeichnet. Anschließend wird die ganze Siliciumnitridschicht 112 in einem Ätzprozeß mit H3PO4 entfernt.
Als nächstes wird in einem Standardverfahren eine Photoresistschicht mit ausgewählten öffnungen auf der Oberfläche der Oxydschicht 111 angeordnet. Diese öffnungen sind in dieser Photoresistschicht so angeordnet, daß jene Teile der Schicht 111 zugänglich sind, in denen durch Ionenimplantation Verarmungsbereiche zu bilden sind. Der in Fig. 3 veranschaulichte Herstellungsprozeß veranschaulicht sowohl die Herstellung gewöhnlicher MOS-Feldeffekttransistoren als auch solcher Transistoren mit hoher Durchbruchspannung. Zusätzlich kann ein herkömmlicher MOS-Feldeffekttransistor vom Anreicherungs- und vom Verarmungstyp realisiert werden. Die gleichen Alternativen bieten sich hinsichtlich der MOS-Feldeffekttransistoren mit hoher Durchbruchspannung an.
Nachdem die öffnungen in dem Photoresist auf der Schicht 111 vorgesehen worden sind, wird ein Ionen-Implantationsprozeß ausgeführt unter Verwendung von Bor-Ionen mit einer Energie von
1 2 100 keV und einer Dosierung von 0,5 bis 4,0 χ 10 Ionen/cm2. Dies führt zu einem Verarmungsbereich mit einem pn-übergang ungefähr 300 nm unterhalb der Oberfläche des Halbleiterkörpers 110. Das Ergebnis ist in Fig. 3C veranschaulicht, wobei die Photoresistschicht die Bezugsziffer 116 aufweist. Der sich ergebende implantierte Verarmungsbereich in dem MOS-Feldeffekttransistor mit hoher Durchbruchspannung ist mit der Bezugsziffer 117 versehen, während der Verarmungsbereich für den gewöhnlichen MOS-Feldeffekttransistor mit der Bezugsziffer 118 versehen ist.
Fig. 3D. Nach Beendigung des Implantierungsprozesses für den Verarmungsbereich wird das Photoresist 116 entfernt. Sodann wird die Struktur getempert, indem sie für eine halbe Stunde
030041/0739
ORIGINAL INSPECTED
auf 975°C gehalten wird. Danach wird die Silicium-Dioxydschicht 111 ebenfalls unter Verwendung von gepuffertem HF weggeätzt. Das Wegätzen der Schicht 111 erfolgt erneut ohne weitere Maskierung, da die Feldoxydbereiche 114' relativ dick sind. Da jedoch durch das Ätzen ein Teil dieser Feldoxydbereiche weggeätzt wird, werden diese nunmehr mit der Bezugsziffer 114" versehen.
Als nächstes wird ein Steuerelektrodenoxyd thermisch gezogen, indem der Aufbau bei 975°C einer Sauerstoffatmosphäre mit 4 % HC1 solange ausgesetzt wird, bis die Dicke des Steuerelektrodenoxyds in der Größenordnung zwischen 100 und 250 nm liegt, wobei die Dicke von dem Aufbau der hergestellten Anordnung und ihrer geplanten Verwendung abhängt. Sodann wird eine Schicht von 500nm aus mit Phosphor dotiertem Polysilicium mit einem Schichtwiderstand von 50 Ohm pro Flächeneinheit in einem chemischen Standard-Dampf ablagerungsprozeß abgelagert. Natürlich kann auch nicht dotiertes Polysilicium abgelagert werden und sodann mit einem Dotierungsini ttel implantiert werden, um eine hohe Leitfähigkeit aufzuweisen. Nach der Ablagerung von Polysilicium wird Siliciumdioxyd durch einen chemischen Standard-Dampfablagerungsprozeß auf dem dotierten Polysilicium bis zu einer Stärke von 400 nm abgelagert. Schließlich wird auf diese Ablagerung aus Siliciumdioxyd eine Photoresistschicht aufgebracht, wobei in einem Standardprozeß ein Netz von geforderten öffnungen in dem Siliciumdioxyd angebracht wird.
Die öffnungen in dieser zuletzt angeordneten Photoresistschicht treten an Stellen auf, unterhalb welchen keine Polysilicium-Steuerelektrodenbereiche der MOS-Feldeffekttransistoren gebildet werden sollen. Das Siliciumdioxyd über dem Polysilicium wird sodann unter der Verwendung von gepuffertem HF durch diese öffnungen in dem Photoresist weggeätzt, worauf ein Standard-Plasma-Ätzprozeß zur Entfernung des dotierten Polysilicium an den unerwünschten Stellen folgt. Auf diesen Plasma-Ätzprozeß folgt sodann eine Entfernung des Photoresists durch Verwendung eines Ätzmittels. Das Ergebnis ist in Fig. 3D dargestellt, in welcher das dotierte Polysilicium die Bezugsziffer 119 aufweist und die
030 04 1/0739
Steuerelektröden für jeden der zu bildenden MOS-Feldeffekttransistoren bildet. Das darauf verbleibende Silicium-Dioxyd, das ursprünglich als eine Maske für die Bildung der Polysilicium-Steuerelektroden benutzt wurde, ist mit der Bezugsziffer 120 versehen. Die Silicium-Dioxydschichtf die die Steuerelektroden 119 von der Hauptoberfläche des Halbleitermaterialkörpers 110 trennt ist mit der Bezugsziffer 130 versehen.
Ferner ist in Fig. 3D das Ergebnis der Bildung.der Anschlußbereiche mit geringerer Leitfähigkeit dargestellt. Diese Bereiche geringerer Leitfähigkeit der Quelle und der Senke werden gebildet, indem Borionen in den Halbleitermaterialkörper 110 unter Anwen-
12 dung einer Energie von 100 keV und einer Dosierung von 10 bis 10 Ionen/cm2 implantiert werden. Die tatsächlich verwendete Dosierung innerhalb dieses Bereiches hängt von der geplanten Verwendung der gebildeten Halbleiteranordnung ab. Sowohl die Feldoxydbereiche 114" als auch die Polysilicium-Steuerelektroden 119 mit den Siliciumoxydabdeckungen 120 werden als Implantier ungsmasken benutzt. Infolgedessen sind die implantierten Teile geringer Leitfähigkeit automatisch mit dem Feldoxyd und den Steuerelektroden ausgerichtet, die bereits in jedem der zu bildenden MOS-Feldeffekttransistoren vorgesehen sind. Der pnübergang zwischen den Teilen geringer Leitfähigkeit in den Senken- und Quellenbereichen und anderen Teilen des Halbleiterkörpers 110 erstrecken sich 300 nm unterhalb dieser Oberfläche.
Die implantierten Bereiche, die die Teile geringer Leitfähigkeit der Quellen- und Senkenbereiche bilden, d. h. die Anschlußbereiche des MOS-Feldeffekttransistors vom Anreicherungstyp mit hoher Durchbruchspannung sind mit den Bezugsziffern 121 und 122 bezeichnet. Die implantierten Bereiche, die die Teile geringer Leitfähigkeit, d. h. die Anschlußbereiche des MOS-Feldeffekttransistors vom Verarmungstyp mit hoher Durchbruchspannung bilden sind mit den Bezugsziffern 123 und 124 versehen. Der implantierte Verarmungsbereich dieses Transistors ist mit der Bezugsziffer 1171 in Anbetracht dessen versehen, daß dieser unterhalb der Steuerelektrode 119 befindliche Bereich in seiner Leitfähigkeit noch wesentlich erniedrigt wurde.
030041/0739
Die sich aus dem letzten Implantierungsprozeß ergebenden Bereiche geringer Leitfähigkeit sind bezüglich des gewöhnlichen MOS-Feldeffekttransistors vom Anreicherungstyp mit den Bezugsziffern 125 und 126 versehen. Schließlich weisen die implantierten Bereiche bezüglich der Quelle und Senke für den gewöhnlichen MOS-Feldeffekttransistor vom Verarmungstyp die Bezugsziffern 127 und 128 auf. Der Verarmungsbereich 118 ist mit der Bezugsziffer 118' im letzten Fall versehen worden, da dieser unterhalb der Steuerelektrode 119 bei der Halbleiteranordnung vom Verarmungstyp wesentlich schmaler geworden ist.
Fig. 3E. Als nächster Schritt wird sodann Silicium-Dioxyd über dem Steuerelektrodenoxyd 130 überall dort vorgesehen, wo es nicht durch die Polysilicium-Steuerelektroden 119 bzw. deren Abdeckungen 120 abgedeckt ist. Dieses Silicium-Dioxyd wird erzeugt, indem zunächst thermisch 160 nm des Silicium-Dioxyds auf den belichteten Oberflächen des Halbleitermaterialkörpers 110 und den Steuerelektroden 119 gebildet wird. Dies erfolgt durch Einbringung der Anordnung in eine Sauerstoffatmosphäre mit 4% HC1 bei 975°C und für drei Stunden, worauf die Ablagerung auf dieser Struktur von 300 nm Silicium-Dioxyd mit 1% Phosphor in einem chemischen Standard-Ablagerungsprozeß erfolgt. Diese Anordnung wird für eine halbe Stunde bei 9500C einer Verdichtung des Silicium-Dioxyds unterzogen. Als Ergebnis tritt Silicium-Dioxyd rund um die Steuerelektrodenbereiche 119 auf, so daß dieses Oxyd einschließlich der Steuerelektrodenoxydschicht 130 nunmehr mit der Bezugsziffer 130" bezeichnet wird.
An dieser Stelle in dem Herstellungsprozeß werden Schirmelektroden durch Ablagerung einer Polysiliciumschicht von 500 nm Dicke in einem chemischen Standard-Ablagerungsprozeß gebildet, wobei das Polysilicium mit Phorphor bis zu einem Maß dotiert ist, daß der Schichtwiderstand 50 Ohm pro Flächeneinheit beträgt. Natürlich kann auch nicht dotiertes Polysilicium abgelagert werden, das später durch Diffusion oder Ionenimplantation dotiert werden kann. Nach dieser Ablagerung wird Silicium-Dioxyd bis zu einer Dicke von 100 nm auf der dotierten Polysiliciumschicht gezogen, indem die Anordnung für eine Stunde
030041/073·
einer Sauerstoffatmosphäre bei 9750C ausgesetzt wird. Nach der Ablagerung der Silicium-Dioxydschicht wird eine Photoresistschicht mit einem gewünschten Muster von Durchbrüchen auf der Silicium-Dioxydschicht in einem Standardverfahren aufgebracht. Diese Durchbrüche sind in der Photoresistschicht an solchen Stellen angeordnet, daß eine nachfolgende Einbringung von Dotierungsmitteln in den Halbleitermaterialkörper 110 unterhalb dieser Durchbrüche zu Anschlußbereichen mit höherer Leitfähigkeit führt, d. h. zu Senken- und Quellenbereichen höherer Leitfähigkeit bezüglich der gebildeten Transistoren. Die Anschlußbereiche mit höherer Leitfähigkeit befinden sich insgesamt innerhalb der Bereiche mit geringerer Leitfähigkeit, wenn man die Anordnung von der Oberfläche des Halbleiterkörpers 110 aus betrachtet.
Das Silicium-Dioxyd unterhalb dieser Durchbrüche in der Photoresistschicht wird durch gepuffertes HF weggeätzt. Dann wird die Photoresistschicht entfernt. Danach werden durch die Durchbrüche in der Silicium-Dioxydschicht mit einer Mischung aus HF/HNCu/ CH3COOH in einem Verhältnis von 1:100:110 konzentrische Öffnungen in die Polysiliciumschicht eingeätzt. Es sei darauf verwiesen, daß diese zweite· Polysiliciumschicht, die für die. Schirmelektroden verwendet wird, bei der Herstellung gewöhnlicher MOS-Feldeffekttransistoren wie sie rechts in Fig. 3 gezeigt sind, nicht erforderlich ist. In diesen Bereichen wird die Photoresistschicht vollständig entfernt.
Das Ergebnis dieser Verfahrensschritte ist in Fig. 3E dargestellt, wo die verbleibenden Teile der Schirmelektroden-Polysiliciumschicht mit der Bezugsziffer 131 versehen sind. Die Silicium-Dioxyd-Abdeckungen über diesen verbleibenden Schirm-Polysiliciumteilen 131, die als Masken während des Ätzens des Polysiliciums verwendet werden, sind mit der Bezugsziffer 132 versehen.
Fig. 3F. Mit diesen Öffnungen durch die Silicium-Dioxydschicht 132 und die Polysiliciumschicht 131 wird nunmehr die Silicium-Dioxydschicht 130' unter Verwendung von gepuffertem HF weggeätzt, wobei die Polysilicium-Feldelektroden 131 und die Silicium-Dioxyd-Feldbereiche 114" als Ätzmasken verwendet werden. Infolgedessen
030041/073*
werden öffnungen in der Silicium-Dioxydschicht 13O1 zu der Hauptoberfläche des Halbleitermaterialkörpers 110 überall dort hergestellt, wo die Polysilicium^Schirmelektroden 131 die Silicium-Dioxydschicht 130' nicht abdecken, öffnungen treten ebenfalls in den gewöhnlichen Feldeffekttransistorbereichen in Nachbarschaft zu den Feldoxydbereichen 114" und in Nachbarschaft zu den Steuerelektrodenbereichen 119 auf, wobei die Steuerelektrodenbereiche 119 zu Ätzmasken werden, nachdem das Silicium-Dioxyd über diesen Bereichen weggeätzt worden ist. Gleichzeitig wird die Silicium-Dioxydschicht vollständig und das Feldoxyd 114" teilweise entfernt. Somit werden Teile der Bereiche 121, 122, 123 und 124 mit geringer Leitfähigkeit an der Oberfläche des Halbleiterkörpers 110 zugänglich. Alle Bereiche 125, 126, 127 und 128 an den Stellen, wo die Quellen und Senken der gewöhnlichen Transistoren gebildet werden, werden an der Oberfläche des Halbleiterkörpers 110 zugänglich. Die Feldoxydbereiche 114" werden erneut in 114"' umbeziffert, da durch den Ätzprozeß Teile dieser Bereiche entfernt werden.
Es wird sodann ein Implantierungsschritt ausgeführt, um die Anschlußbereiche hoher Leitfähigkeit für die MOS-Feldeffekttransistoren mit hoher Durchbruchspannung und die vollständigen Quellen- und Senkenbereiche für die gewöhnlichen MOS-Feldeffekttransistoren zu erzeugen. Borionen mit einer Energie von 100 keV werden in einer Dosierung von 4 χ 10 Ionen/cm2 implantiert, worauf eine Temperung der Anordnung bei 9500C während einer halben Stunde erfolgt. Danach wird thermisch Silicium-Dioxyd in einer Dicke von 100 nm gezogen, indem die Anordnung einer Sauerstoffatmosphäre bei 975°C während 1,5 Std. ausgesetzt wird. Das \
Silicium-Dioxyd bildet sich hierbei auf der Hauptoberfläche des Halbleiterkörpers 110 und auf den Polysilicium-Schirmelektroden ; 131. Auf diesem thermisch gezogenen Oxyd wird sodann eine Schicht von 600 nm Silicium-Dioxyd mit 6% Phosphor in einem chemischen j Standard-Dampfablagerungsprozeß abgelagert. Danach werden die !
gerade gebildeten ionenimplantierten Bereiche zum tieferen Ein- !
diffundieren in den Halbleiterkörper 110 gezwungen, indem die j
Anordnung während 2,5 Std. einer Temperatur von 10250C ausgesetzt j
030041/0733 I
11778
wird. Der sich durch diese Diffusion ergebende pn-übergang
reicht ungefähr 1500 nm unter die Hauptoberfläche des Halbleiterkörpers 110. Die früher gebildeten Bereiche 117* und 118' vom
Verarmungstyp und die früher gebildeten Anschlußbereiche 121,
122, 123 und 124 mit geringer Leitfähigkeit werden durch diese
Diffusion tiefer in den Halbleiterkörper 110 verschoben, wobei
all diese Bereiche ungefähr 400 nm unter die Hauptoberfläche
des Halbleiterkörpers 110 reichen.
Das Ergebnis dieser Schritte ist in Fig. 3F dargestellt. Feldoxydbereiche 114'" vermischen sich mit der bei dem letzten Implantierungsschritt gebildeten Dioxydschicht sowie mit den restlichen Teilen der Silicium-Dioxydschicht 130' um die Steuerelek- ' troden 119. Die durch den letzten Implantierungsschritt gebildete Silicium-Dioxydschicht ist mit der Bezugsziffer 133 be- : zeichnet, wobei diese Bezugsziffer die vermischte Struktur ins- : gesamt bezeichnen soll. j
Die Teile der Anschlußbereiche mit höherer Leitfähigkeit, d. h. i die Senken- und Quellenbereiche des MOS-Feldeffekttransistors
vom Anreicherungstyp mit hoher Durchbruchspannung sind mit den ι
Bezugsziffern 134 und 135 versehen. Die Anschlußbereiche mit j
geringer Leitfähigkeit sind mit 121' und 122' in Anbetracht j
dessen bezeichnet, daß der zentrale Teil dieser Bereiche in i
die Bereiche 134 und 135 übergegangen ist und die verbleibenden |
Bereiche eine größere Tiefe angenommen haben. j
Die Anschlußbereiche mit höherer Leitfähigkeit des MOS-FeId- j effekttransistors vom Verarmungstyp mit hoher Durchbruchspannung j sind mit den Bezugsziffern 136 und 137 versehen. Die Anschluß- j bereiche mit geringer Leitfähigkeit weisen die Bezugsziffern
123* und 124' auf, da der mittlere Teil dieser Bereiche in die
Bereiche 136 und 137 übergegangen ist und die Bereiche selbst
nunmehr eine größere Tiefe aufweisen. Der Bereich vom Verarmungstyp ist nunmehr in 117" umbeziffert, da dieser Bereich
jetzt eine größere Tiefe in dem Halbleitermaterialkörper 110
aufweist.
030041/073«
Die Anschlußbereiche, d. h. die Senken- und Quellenbereiche des gewöhnlichen MOS-Feldeffekttransistors vom Anreicherungstyp sind nunmehr mit den Bezugsziffern 125' und 126' in Anbetracht dessen bezeichnet, daß diese Bereiche vom p~ in den p+- Leitfähigkeitstyp übergegangen sind. Die Anschlußbereiche des gewöhnlichen MOS-Feldeffekttransistors vom Verarmungstyp sind nunmehr aus dem gleichen Grund mit den Bezugsziffern 127' und 128' versehen. Der Bereich vom Verarmungstyp ist nunmehr in 118" umbeziffert worden, da dieser Bereich nunmehr eine größere Tiefe in dem Halbleitermaterialkörper 110 aufweist.
Fig. 3G. An dieser Stelle wird in einem Standardverfahren eine Photoresistschicht auf der Schicht 133 aufgebracht, wobei in der Photoresistschicht Durchbrüche an den gewünschten Stellen externer Anschlußeinrichtungen vorgesehen sind. Die Silicium-Dioxydschicht 133 wird durch Anwendung von gepuffertem HF unterhalb der Durchbrüche weggeätzt. Die externen Anschlußmittel sind hier aus Metall gewählt, obgleich derartige Mittel ebenfalls durch dotiertes Polysilicium vorgegeben werden können. Das gewählte Metall ist eine Kupfer/Aluminiumlegierung und wird in einem Standard-Verdampfungsprozeß als eine Schicht von 200 nm Dicke abgelagert. Eine Photoresistschicht wird über dieser Metallschicht angeordnet, wobei wiederum Durchbrüche an all j jenen Stellen vorgesehen sind, an denen das Metall zu entfernen j ist. Eine Mischung von H3PO4/HNO3/CH3COOH in einem Verhältnis von 50:1:5 wird als Ätzmittel zugeführt und entfernt über diese i Durchbrüche die darunter befindliche Schicht aus Kupfer/Aluminium- ; legierung. Danach wird ein Temperschritt bei 4500C während 30 Minuten ausgeführt. Schließlich wird eine passive Schicht aus Silicium-Dioxyd mit 1% Phosphor auf der Anordnung in einem chemischen Standard-Dampfablagerungsprozeß abgelagert. \
Die Ergebnisse dieser Schritte sind in Fig. 3G dargestellt. Die vermischte bzw. kombinierte Silicium-Dioxydschicht 133 gemäß Fig. 3F ist nunmehr mit der Bezugsziffer 1331 versehen, da ein Teil dieser Schicht entfernt worden ist, um die Herstellung von externen Anschlüssen zu ermöglichen. Die Kupfer/Aluminium-
030041/073«
legierung zur Bildung der externen Anschlüsse ist in Fig. 3G mit der Bezugsziffer 138 versehen. Die passive Schicht über dem externen Anschluß 138 und über der Silicium-Dioxydschicht 133' ist mit der Bezugsziffer 139 bezeichnet.
Das in Fig. 3G gezeigte Ergebnis veranschaulicht, wie gleichzeitig in einem monolithisch integrierten Schaltkreischip MOS-Feldeffektanordnungen sowohl vom Anreicherungs- als auch vom Verarmungstyp mit hoher Durchbruchspannung als auch gewöhnliche MOS-Feldeffektanordnungen sowohl vom Anreicherungs- als auch vom Verarmungstyp erzielt werden können.
Es ist erkennbar, daß zwei Verfahrensschritte mit Selbstausrichtung benutzt worden sind, bei denen die Ionenimplantation unter Verwendung von Maskenstrukturen, die Teile der für den endgültigen Aufbau erforderlichen leitenden Bereiche bilden/ auf dem Halbleiterkörper ausgeführt wird. Diese Selbstausrichtung zur Verminderung des Abstandes zwischen der Kante der Steuerelektrode und den Bereicheteilen mit höherer Leitfähigkeit vermindert den Kanalwiderstand Rein bei eingeschaltetem Feldeffekttransistor.
Bis hierhin wurde der Einfachheit" halber angenommen, daß die betrachteten Anordnungen den einfachen Aufbau eines Quellenbereiches und eines Senkenbereiches mit jeweils mehr oder weniger kompakter Form besitzen, die durch einen Steuerelektrodenbereich voneinander getrennt sind, der sich zwischen der Quelle und Senke erstreckt. Dieser Aufbau ist befriedigend, wenn die Leistungsfähigkeit des Transistors keine Rolle spielt. Wenn jedoch der Transistor für die Schaltung großer Leistungen vorgesehen ist, beispielsweise um eine Wechselspannungsquelle an irgendwelche elektromechanischen Geräte anzuschalten, so ergeben sich weitere Betrachtungen.
Das grundlegende Problem liegt darin, daß der Einschaltwiderstand eines Feldeffekttransistors normalerweise ein wenig höher als derjenige eines bipolaren Transistors gleicher Größe liegt. Es ist daher wünschenswert, diesen Einschaltwiderstand zu verringern.
030041/0739
Ein erster Schritt in dieser Richtung liegt darin, den Transistor mit seiner Quelle und Senke als zwei parallele lineare Bereiche mit einem schmalen Steuerelektrodenbereich dazwischen herzustellen. Der Einschaltwiderstand R . ist ungefähr proportional dem Verhältnis L/w des Steuerelektrodenbereiches, wobei L die Länge bzw. den Abstand zwischen der Quelle und Senke und w die Breite des Kanales darstellt. Bei dem gerade beschriebenen Aufbau ist natürlich L sehr viel kleiner als w.
Für einen Hochleistungs-Feldeffekttransistor, wird daher ein Steuerelektrodenbereich benötigt, der sehr breit und sehr kurz ist oder wenn man es von einem anderen Standpunkt aus betrachtet sehr lang und sehr schmal ist. Dies führt zu einer gewissen Platzbeanspruchung auf dem Chip und ein weiteres Ziel liegt daher in der Verringerung der durch den Transistor besetzten Fläche. Dies bedeutet eine Auslegung des Steuerelektrodenbereiches dergestalt, daß die durch den Quellen- und Senkenbereich beanspruchte Fläche ein Minimum wird. Das tatsächlich anzustrebende Ziel ist in der Verringerung des Produktes R j_-A zu sehen, wobei R . den Einschaltwiderstand und A die von der Halbleiteranordnung beanspruchte Fläche darstellt.
Ein Weg zur Verbesserung dieses Produktes gegenüber dem zuvor beschriebenen Aufbau liegt in der Bildung einer großen Anzahl paralleler Bereiche als abwechselnde Quellen und Senken mit jeweils einem Steuerelektrodenbereich dazwischen. Dies führt dazu, daß bei einer gegebenen Einheitslänge des Quellen- bzw. Senkenbereiches der zugeordnete Steuerelektrodenbereich verdoppelt wird.
Eine weitere Verbesserung des Produktes kann erzielt werden, indem die Quellen- und Senkenbereiche in einem regelmäßigen Feld von quadratischen Bereichen angeordnet werden. Der Steuerelektrodenbereich wird sodann durch das quadratische Gitter zwischen den Quellen- und Senkenbereichen gebildet und er besitzt quadratische Löcher in diesem Gitter für jene Bereiche. Die quadratischen Bereiche sind abwechselnd Quellen- und Senkenbereiche in beiden Richtungen.
030 OA1/0739
3011773
Eine andere bekannte Anordnung zur Erzielung eines guten Produktes benutzt ein Feld von Sechsecken für die Quellenbereiche mit eingefügten Y-förmigen Bereichen an den Stellen, wo 3 Sechsecke zusammentreffen, um die Senkenbereiche zu bilden.
Es hat sich nun herausgestellt, daß unter den normal gegebenen praktischen Umständen die beste Anordnung für die Herabminderung des Produktes R . -A durch einen dreieckförmigen Bereich gegeben ist. In seiner grundlegenden Form besteht diase Anordnung aus einem dicht gepackten Feld von gleichförmigen Dreiecken, die abwechselnd Quellen- und Senkenbereiche bilden, wobei der Steuerelektrodenbereich aus dem dreieckförmigen Gittermuster dazwischen besteht.
Eine Modifikation dieser Anordnung besteht darin, die Grundanordnung der Dreiecke alle als. Quellenbereiche zu nehmen und einen dreieckförmigen Rand um jeden Bereich als Steuerelektrodenbereich vorzusehen, wobei das verbleibende dreieckförmige Gitter den Senkenbereich bildet. Dieser Aufbau ermöglicht es, daß die Senkenanschlüsse aus einer Reihe paralleler Leitungen bestehen, die über den ganzen Aufbau verlaufen. Zwischen jedem Paar von Senkenelektroden ergibt sich sodann eine einzige Reihe von dreieckförmigen Quellen- und Senkenbereichen, wobei die Dreiecke in jeder Zeile abwechselnd nach oben und unten gerichtet sind.
Eine weitere Modifikation besteht darin, die Spitze des Steuerelektrodenbereiches eines jeden nach oben gerichteten Dreieckes mit dem Steuerelektrodenbereich der benachbarten zwei nach unten gerichteten Dreiecke zu verbinden, wobei auf diese Weise alle Steuerelektrodenbereiche der Zeile miteinander verbunden werden. Dies vereinfacht die Verbindungsherstellung mit den Steuerelektrodenbereichen.
030041/071·

Claims (14)

  1. HONEYWELL INC. 25. März 1980
    Honeywell Plaza 3011778 1007594 Ge
    Minneapolis, Minnesota, USA Hz/de
    Feldeffekttransistor
    Patentansprüche:
    Feldeffekttransistor, gekennzeichnet durch :
    Einen Halbleiterkörper (21) von einem ersten Leitfähigkeitstyp mit Quellen- und Senkenbereichen (10,13) von einem zweiten Leitfähigkeitstyp in dem Halbleiterkörper (21), wobei der Bereich zwischen den Quellen- und Senkenbercichen jeweils einen Steuerelektrodenbereich bildet; eine Isolierschicht (19) auf der Oberfläche des Halbleiterkörpers (21) mit Durchbrüchen darin, durch welche leitende Verbindungen (11,14) mit den Quellen- und Senkenbereichen hergestellt werden;
    eine Steuerelektrodenanordnung (16) in oder auf der Isolierschicht und über den Steuerelektrodenbereichen; und Schirmelektrodenanordnungen (28,29,34) in oder auf der Isolierschicht, die die leitenden Verbindungen kreisförmig umgeben und einerseits näher an diesen Verbindungen als die Steuerelektrodenanordnung liegen und andererseits durch die Isolierschicht von dem Halbleiterkörper weiter als die Steuerelektrodenanordnung beabstandet sind.
    030041/0739
  2. 2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Quellen- und Senkenbereiche jeweils einen Hauptbereich und einen Innenbereich im Hauptbereich mit gegenüber dem Hauptbereich größerer Leitfähigkeit aufweisen, wobei die leitenden Verbindungen mit diesen Innenbereichen hergestellt werden (Fig. 1B,1E,2C).
  3. 3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Quellen- und Senkenbereiche jeweils einen Hauptbereich'mit einem diesen an der Oberfläche des Halbleiterkörpers umgebenden Ringbereich aufweisen, wobei der Ringbereich gegenüber dem Hauptbereich eine geringere Leitfähigkeit besitzt (Fig. 2B).
  4. 4. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Quellen- und Senkenbereiche jeweils einen Hauptbereich mit einem darunter befindlichen Ringbereich aufweisen, wobei der Ringbereich gegenüber dem Hauptbereich eine geringere Leitfähigkeit besitzt (Fig. 2C).
  5. 5. Feldeffekttransistor nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß der Halbleiterkörper (21) einen Schwellwertspannung-Einstellbereich (21·) mit geringerer Leitfähigkeit als der Großteil desjenigen Halbleiterkörpers aufweist, in dem die Quellen- und Senkenbereiche gebildet werden (Fig. 1E).
  6. 6. Feldeffekttransistor nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß die Steuerelektrodenanordnung zwei getrennte Elektroden (16* , 16 ' ') aufweist, von denen die eine einen Teil des Steuerelektrodenbereiches in Nachbarschaft der Quelle und die andere den verbleibenden Teil des Steuerbereiches überdeckt und jede Elektrode mit der Schirmelektrode um die leitende Verbindung zu dem entsprechenden Quellen- oder Senkenbereich verbunden ist (Fig. 1A).
    0 3 0041/0739
  7. 7. Schaltkreis mit einem Feldeffekttransistor nach Anspruch 6, '' gekennzeichnet durch einen Steuerschaltkreis zum Anschluß jeder Steuerelektrode und ihrer
    zugeordneten Schirmelektrode an die leitende Verbindung mit
    den zugeordneten Quellen- und Senkenbereichen bei der Ab- ; schaltung des Feldeffekttransistors und zum Anschluß an eine ι die Schwellwertspannung des Feldeffekttransistors überstei- ■ gende Spannung bei der Einschaltung des Feldeffekttransistors
    (Fig. 1A,1C).
  8. 8. Feldeffekttransistor nach einem der Ansprüche 1 bis 5,
    dadurch gekennzeichnet, daß die
    Schirmelektrode eine kontinuierlich leitende Schicht auf- ; weist, die die leitenden Verbindungen mit den Quellen- und | Senkenbereichen umgibt (Fig. 2A). ι
  9. 9. Feldeffekttransistor nach einem der Ansprüche 1 bis 5, ! dadurch gekennzeichnet, daß die i Schirmelektroden mit den Steuerelektroden verbunden sind. j
  10. 10. Feldeffekttransistor nach Anspruch 9, dadurch gekennzeichnet , daß die Steuerelektroden in die
    Schirmelektroden übergehen (Fig. 1B).
  11. 11. Feldeffekttransistor nach einem der Ansprüche 1 bis 5 und 8,
    dadurch gekennzeichnet, daß die
    Steuerelektroden und die Schirmelektroden voneinander getrennt und die Schirmelektroden an Masse angeschlossen sind
    (Fig. 2A). [
  12. 12. Schaltkreis mit einem Feldeffekttransistor nach einem der j Ansprüche 1 bis 5 und 8, dadurch gekenn- i zeichnet, daß die Steuerelektroden und die Schirm- \ elektroden voneinander getrennt und die Schirmelektroden an
    eine die Schwellwertspannung des Feldeffekttransistors übersteigende Spannung angeschlossen sind (Fig. 2A).
    030041/0739
  13. 13. Feldeffekttransistor nach einem der Ansprüche 1 bis 6 bzw. 8 bis 11, dadurch gekennzeichnet, daß der Steuerelektrodenbereich durch ein dreieckförmiges Gitter gebildet wird, das mehrere Quellen- und/oder Senkenbereiche trennt.
  14. 14. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 2 oder einem der folgenden, gekennzeichnet durch
    a) Bildung einer ersten Isolierschicht auf der Oberfläche eines Halbleiterkörpers,
    b) Bildung eines ersten Steuerelektrodenbereiches auf der Isolierschicht,
    c) Bildung von Quellen- und Senkenbereichen in dem Halbleiterkörper,
    d) Bildung einer zweiten Isolierschicht über der Steuerelektrodenanordnung ,
    e) Bildung einer Schirmelektrodenanordnung auf der zweiten Isolierschicht, die sich über der Steuerelektrodenanordnung erstreckt, und
    f) Bildung von Bereichen höherer Leitfähigkeit in den Quellen- und Senkenbefeichen.
    030041/0739
DE19803011778 1979-03-28 1980-03-27 Feldeffekttransistor Withdrawn DE3011778A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2484079A 1979-03-28 1979-03-28

Publications (1)

Publication Number Publication Date
DE3011778A1 true DE3011778A1 (de) 1980-10-09

Family

ID=21822678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803011778 Withdrawn DE3011778A1 (de) 1979-03-28 1980-03-27 Feldeffekttransistor

Country Status (5)

Country Link
JP (1) JPS55132054A (de)
CA (1) CA1142271A (de)
DE (1) DE3011778A1 (de)
FR (1) FR2452789A1 (de)
GB (1) GB2045525A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429237A (en) * 1981-03-20 1984-01-31 International Business Machines Corp. High voltage on chip FET driver
JPS57204172A (en) * 1981-06-08 1982-12-14 Ibm Field effect transistor
EP0087155B1 (de) * 1982-02-22 1991-05-29 Kabushiki Kaisha Toshiba Mittel zum Verhindern des Durchbruchs einer Isolierschicht in Halbleiteranordnungen
JPS5984572A (ja) * 1982-11-08 1984-05-16 Nec Corp 半導体装置
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
US4734752A (en) * 1985-09-27 1988-03-29 Advanced Micro Devices, Inc. Electrostatic discharge protection device for CMOS integrated circuit outputs
EP0242540A1 (de) * 1986-04-21 1987-10-28 International Business Machines Corporation Verfahren und Struktur für Widerstandsreduzierung in integrierten Schaltungen
JPS63104466A (ja) * 1986-10-22 1988-05-09 Mitsubishi Electric Corp Ｍｏｓ型ダイナミツクｒａｍ
US5047820A (en) * 1988-09-14 1991-09-10 Micrel, Inc. Semi self-aligned high voltage P channel FET
US4885627A (en) * 1988-10-18 1989-12-05 International Business Machines Corporation Method and structure for reducing resistance in integrated circuits
JP2720624B2 (ja) * 1991-04-26 1998-03-04 日本電気株式会社 Ｍｏｓ集積回路
JP2690244B2 (ja) * 1992-08-20 1997-12-10 松下電子工業株式会社 Ｍｉｓ型高耐圧トランジスタおよびその製造方法
US6552389B2 (en) 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
JP2007214398A (ja) * 2006-02-10 2007-08-23 Nec Corp 半導体集積回路
JP2009212110A (ja) * 2008-02-29 2009-09-17 Renesas Technology Corp トランジスタおよびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5435757B2 (de) * 1974-02-15 1979-11-05

Also Published As

Publication number Publication date
CA1142271A (en) 1983-03-01
JPS55132054A (en) 1980-10-14
GB2045525A (en) 1980-10-29
FR2452789A1 (fr) 1980-10-24
JPH0332234B2 (de) 1991-05-10

Similar Documents

Publication Publication Date Title
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69513680T2 (de) Laterale hochspannungs-dmos-anordnung mit höherer driftzone
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE69327483T2 (de) Diode und Verfahren zur Herstellung
DE2919522C2 (de)
DE2853736C2 (de) Feldeffektanordnung
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
EP0080523B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE19701189B4 (de) Halbleiterbauteil
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
EP1719184B1 (de) Hochvolt-pmos-transistor
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE2901512A1 (de) Halbleiteranordnung
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE2636214A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE3011778A1 (de) Feldeffekttransistor
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE69517953T2 (de) Verfahren zur herstellung eines widerstands
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee