DE3823270C2 - Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung - Google Patents

Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung

Info

Publication number
DE3823270C2
DE3823270C2 DE3823270A DE3823270A DE3823270C2 DE 3823270 C2 DE3823270 C2 DE 3823270C2 DE 3823270 A DE3823270 A DE 3823270A DE 3823270 A DE3823270 A DE 3823270A DE 3823270 C2 DE3823270 C2 DE 3823270C2
Authority
DE
Germany
Prior art keywords
region
semiconductor layer
type
trough
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3823270A
Other languages
English (en)
Other versions
DE3823270A1 (de
Inventor
Masana Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3823270A1 publication Critical patent/DE3823270A1/de
Application granted granted Critical
Publication of DE3823270C2 publication Critical patent/DE3823270C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft einen Transistor, insbesondere einen Isoliergate-Bipolartransistor, umfassend
  • - eine erste Halbleiterschicht vom ersten Leitfähigkeits­ typ;
  • - eine zweite Halbleiterschicht vom zweiten Leitfähigkeits­ typ, die auf einer Oberfläche der ersten Halbleiter­ schicht ausgebildet ist;
  • - wenigstens einen Muldenbereich vom ersten Leitfähigkeits­ typ, der in einer Oberfläche der zweiten Halbleiter­ schicht ausgebildet ist, wobei der Muldenbereich zumin­ dest in seinem unteren Teil einen ersten unteren Mulden­ bereich mit relativ hoher Verunreinigungskonzentration aufweist;
  • - wenigstens einen Halbleiterbereich vom zweiten Leitfähig­ keitstyp, der in einer Oberfläche des Muldenbereiches ge­ trennt von der zweiten Halbleiterschicht ausgebildet ist;
  • - eine Isolierschicht, die auf der Oberfläche des Muldenbe­ reiches zwischen dem Halbleiterbereich und der zweiten Halbleiterschicht ausgebildet ist;
  • - eine Steuerelektrode, die auf einer Oberfläche der Iso­ lierschicht ausgebildet ist;
  • - eine erste Elektrode, die auf dem Halbleiterbereich und dem Muldenbereich ausgebildet ist; und
  • - eine zweite Elektrode, die auf einer rückseitigen Ober­ fläche der ersten Halbleiterschicht ausgebildet ist.
Die Erfindung betrifft weiterhin ein Verfahren zur Herstel­ lung eines Transistors, insbesondere eines IGBT, bei dem in einer Schichtenanordnung nacheinander folgende Komponenten hergestellt werden:
  • - eine erste Halbleiterschicht vom ersten Leitfähigkeits­ typ,
  • - eine zweite Halbleiterschicht vom zweiten Leitfähigkeits­ typ auf einer Oberfläche der ersten Halbleiterschicht,
  • - ein Muldenbereich vom ersten Leitfähigkeitstyp in der zweiten Halbleiterschicht,
  • - ein Halbleiterbereich vom zweiten Leitfähigkeitstyp im Oberflächenbereich des Muldenbereiches,
  • - eine Isolierschicht auf der Oberfläche des Muldenberei­ ches zwischen dem Halbleiterbereich und der zweiten Halb­ leiterschicht,
  • - eine Steuerelektrode auf einer Oberfläche der Isolier­ schicht,
  • - eine erste Elektrode auf dem Halbleiterbereich und dem Muldenbereich und
  • - eine zweite Elektrode auf einer rückseitigen Oberfläche der ersten Halbleiterschicht.
Fig. 1 zeigt eine Schnittansicht zur Erläuterung der Struktur eines herkömmlichen Isoliergate-Bipolartransistors (IGBT), der aus der Zeitschrift IEDM Transactions 1984, Seiten 274 bis 277 bekannt ist.
Wie aus Fig. 1 ersichtlich, wird eine p⁺-Typ-Halbleitersub­ strat gebildet. Eine n⁻-Typ Basisschicht 22 ist auf einer Hauptfläche der p⁺-Typ Kollektorschicht 21 ausgebildet. Eine p⁺-Typ Verunreinigung wird selektiv
in einen Teilbereich der Oberfläche der n⁻-Typ Basisschicht 22 eindiffundiert, um einen p-Typ Muldenbereich 23 zu bilden. Weiterhin wird eine n-Typ Verunreinigung hoher Konzentration selektiv in einen Teilbereich der Oberfläche des p-Typ Mulden­ bereiches 23 eindiffundiert, um einen n⁺-Typ Emitterbereich 24 zu bilden.
Eine Gate-Isolierschicht 26 ist auf der Oberfläche eines Kanal­ bereiches 25 des p-Typ Muldenbereiches 23 zwischen den Ober­ flächen der n⁻-Typ Basisschicht 22 und des n⁺-Typ Emitter­ bereiches 24 ausgebildet. Die Gate-Isolierschicht 26 ist außerdem auf der Oberfläche der n⁻-Typ Basisschicht 22 ausge­ bildet, damit sie mit einer Gate-Isolierschicht einer benach­ barten IGBT-Zelle integriert wird.
Eine Gateelektrode 27, beispielsweise aus Polysilizium ist auf der Gate-Isolierschicht 26 ausgebildet, während eine Emitterelektrode 28 aus Metall, z. B. aus Aluminium, so ausge­ bildet ist, daß sie elektrisch sowohl an den p-Typ Muldenbereich 23 als auch den n⁺-Typ Emitterbereich 24 anschließbar ist. Eine Kollektorelektrode 29 aus Metall ist auf der rückseitigen Oberfläche der p⁺-Typ Kollektorschicht 21 ausgebildet, und zwar gemeinsam für sämtliche IGBT-Zellen.
Eine n-Kanal MOS-Struktur wird in der Nähe des Kanalbereiches 25 gebildet. Wenn somit eine positive Spannung an die Gate- Elektrode 27 angelegt wird, fließen Elektronen von dem n⁺-Typ Emitterbereich 24 durch den Kanalbereich 25 zur n⁻-Typ Basis­ schicht 22. Andererseits werden Löcher von Minoritätsträgern aus der p⁺-Kollektorschicht 21 in die n⁻-Typ Basisschicht 22 injiziert.
Ein Teil der Löcher verschwindet durch Rekombination mit den erwähnten Elektronen, während die übrigen als Löcherstrom in den p-Typ Muldenbereich 23 fließen. Der Isoliergate-Bipolar­ transistor IGBT arbeitet somit im wesentlichen in einer bipolaren Weise, und die Leitfähigkeit wird vergrößert durch einen Effekt der Leitfähigkeitsmodulation in der n⁻-Typ Basis­ schicht 22, so daß im Vergleich mit einem üblichen Leistungs- MOS-Transistor eine niedrigere Spannung im EIN-Zustand sowie eine größere Strombelastbarkeit realisiert werden können.
Im allgemeinen ist ein Isoliergate-Bipolartransistor IGBT in seinem Aufbau mit einem parasitären pnpn-Thyristor versehen, und somit muß ein Blockiereffekt durch einen solchen parasitären
Thyristor unterdrückt werden. Somit wird der Betrieb eines parasitären bipolaren Transistors, der von dem n⁺-Typ Emitter­ bereich 24, dem p-Typ Muldenbereich 23 und der n⁻-Typ Basis­ schicht 22 gebildet wird, im allgemeinen unterdrückt.
Bei einem Verfahren der Unterdrückung des Betriebes eines solchen parasitären bipolaren Transistors werden der n⁺-Typ Emitterbereich 24 und der p-Typ Muldenbereich 23 miteinander kurzgeschlossen; weiterhin wird die Verunreinigungskonzentration des p-Typ Muldenbereiches 23 erhöht, um die Löcher, also die Minoritätsträger, die sich von der n⁻-Typ Basisschicht 22 zum P-Typ Muldenbereich 23 sammeln, durch den p-Typ Muldenbereich 23 fließen, ohne den parasitären Bipolartransistor durchzuschalten.
Bei diesem Verfahren hat man im allgemeinen die Verunreinigungs­ konzentration bei der Herstellung des p-Typ Muldenbereiches 23 erhöht und eine tiefe Diffusion bei einer hohen Temperatur für eine lange Zeitdauer durchgeführt, während die Verun­ reinigungsdiffusion in hoher Konzentration eine Vielzahl von Malen gegebenenfalls wiederholt worden ist.
Die Vergrößerung der Tiefe des p-Typ Muldenbereiches 23 führt zur Verbesserung der Spitzendurchbruch-Sperrspannung des p-n-Überganges, der von dem p-Typ Muldenbereich 23 und der Basisschicht 22 gebildet wird. Somit ist eine tiefe Bildung des p-Typ Muldenbereiches 23 auch erforderlich im Hinblick auf die Verbesserung der Durchbruchspannung der Anordnung. Beispielsweise ist eine Tiefe von 15 bis 20 µm für den p-Typ Muldenbereich 23 in einer Anordnung erforderlich für eine Durchbruchspannung von 1000 Volt.
Bei dem Verfahren der Erhöhung der Verunreinigungskonzentration des p-Typ Muldenbereiches 23 wird jedoch ein Defekt, beispiels­ weise thermische Verformungen hervorgerufen, wenn die Wärme­ behandlung bei hoher Temperatur für eine lange Zeitspanne durchgeführt wird. Ferner wird die Konzentrationsverteilung der Verunreinigung unvermeidlicherweise reduziert, wenn die Tiefe zunimmt, da der p-Typ Muldenbereich 23 von der Oberfläche der n⁻-Typ Basisschicht 22 aus durch Diffusion gebildet wird. Somit kann der vertikale Widerstand in dem p-Typ Muldenbereich 23 in seinem Bodenbereich nicht ausreichend reduziert werden, was dazu führt, daß der Blockiereffekt unzureichend verhindert wird.
Bei einem anderen Verfahren zur Unterdrückung des Betriebes des parasitären Bipolartransistors wird das Verhältnis der Oberfläche des n⁺-Typ Emitterbereiches 24 innerhalb der Oberfläche des p-Typ Muldenbereiches 23 reduziert, um das Verhältnis von Löchern zu erhöhen, die in den p-Typ Mulden­ bereich 23 fließen, ohne unter dem n⁺-Typ Emitterbereich 24 durchzugehen, d. h. zur Bildung eines Bypass-Bereiches.
Insbesondere besteht die Möglichkeit, daß ein großer Spannungs­ abfall, hervorgerufen durch das Fließen einer großen Menge von Ladungsträgern durch den Muldenbereich 23 direkt unterhalb des n⁺-Typ Emitterbereiches 24, den Transistor in der Nähe eines Endbereiches des n⁺-Typ Emitterbereiches 23 in der Nähe des Kanalbereiches 25 in einen EIN-Zustand bringen kann, auch wenn der Widerstand des p-Typ Muldenbereiches 23 klein ist. Das erwähnte Verfahren zur Bildung des Bypass-Bereiches ist wirksam, um diese Möglichkeit zu verringern. Bei diesem Ver­ fahren wird jedoch die Fläche des Kanalbereiches 25 verringert, so daß die Strombelastbarkeit reduziert wird.
Ein anderes Problem als der Blockiereffekt resultiert aus einem Sperrschicht-Feldeffekttransistoreffekt (JFET-Effekt), der zwischen einem benachbarten Paar von p-Typ Muldenbereichen 23 hervorgerufen wird. In einem Isoliergate-Bipolartransistor IGBT fließt ein Strom, der in einem EIN-Zustand durch den Kanal­ bereich 25 fließt, durch die n⁻-Typ Basisschicht 22 zwischen dem benachbarten Paar von p-Typ Muldenbereichen 23. Da der Raum zwischen dem benachbarten Paar von p-Typ Muldenbereichen 23 klein wird, nimmt eine Verarmungsschicht einen größeren Teil der n⁻-Typ Basisschicht 22 zwischen den p-Typ Mulden­ bereichen 23 ein, was den Fluß des Stromes behindert, so daß die Emitter-Kollektor-Widerstandskomponenten des Isoliergate- Bipolartransistors IGBT größer werden. Dies ist der Sperr­ schicht-Feldeffekttransistoreffekt oder JFET-Effekt. Die Spannung des Isoliergate-Bipolartransistors IGBT im EIN-Zustand wird durch einen solchen JFET-Effekt vergrößert.
Insbesondere bei einem Isoliergate-Bipolartransistor IGBT mit hoher Durchbruchspannung wird ein Substrat (n⁻-Typ Basisschicht 22) von niedriger Verunreinigungskonzentration, also hohem spezifischem Widerstand verwendet und ein tiefer p-Typ Mulden­ bereich 23 gebildet, so daß der Sperrschicht-Feldeffekttransistor­ effekt oder JFET-Effekt weiter begünstigt wird. Somit kann der Raum zwischen Isoliergate-Bipolartransistorzellen oder IGBT- Zellen nicht reduziert werden. Somit ist es schwierig, die Strombelastbarkeit durch Verkleinerung der Zellen zu ver­ größern, um die Zellendichte zu erhöhen.
Ein Transistor der eingangs genannten Art ist aus der DE 35 09 899 A1 bekannt, der in der dortigen Fig. 7 und der dazugehörigen Beschreibung erläutert ist, wobei der Muldenbe­ reich dort in seinem unteren Teil einen unteren Muldenbereich mit relativ hoher Verunreinigungskonzentration besitzt, um den sogenannten Latch-up-Effekt zu beseitigen oder zumindest zu verringern. Dort tritt jedoch das Problem auf, daß zwi­ schen einem benachbarten Paar von Muldenbereichen der soge­ nannte Sperrschicht-Feldeffekttransistoreffekt oder JFET-Ef­ fekt auftreten kann, der vorstehend im einzelnen erläutert ist. Die damit zusammenhängenden Probleme sind in der genann­ ten Druckschrift nicht berücksichtigt.
In der DE 35 44 149 A1 sind doppelt diffundierte Isolier­ schicht-Feldeffekttransistoren beschrieben, wobei in der Aus­ führungsform gemäß der dortigen Fig. 2 ein relativ stark do­ tierter Bereich vom ersten Leitfähigkeitstyp zwischen zwei Muldenbereichen vom zweiten Leitfähigkeitstyp angeordnet ist, wobei der stark dotierte Bereich exakt die gleiche Höhe be­ sitzt wie die beiden danebenliegenden Muldenbereiche. Auch wenn die dort beschriebene Ausführungsform gewisse Ähnlich­ keiten mit dem Aufbau des vorliegend ins Auge gefaßten Tran­ sistors besitzt, wird die Bauform dort als problematisch und unvorteilhaft angesehen, so daß dort eine Konfiguration ins Auge gefaßt wird, bei der die jeweiligen Muldenbereiche von relativ stark dotierten Sperrschicht-Verhinderungsbereichen umgeben sind, welche die jeweilige Mulde U-förmig oder topf­ förmig einschließen. Der übrige Bereich zwischen zwei Mulden­ bereichen ist dann aus dem gleichen Material und mit gleicher Verunreinigungskonzentration vorgesehen, wie die darunterlie­ gende, flächig ausgebildete Halbleiterschicht.
Der Erfindung liegt die Aufgabe zugrunde, einen Transistor der eingangs genannten Art sowie ein Verfahren zu seiner Her­ stellung anzugeben, bei dem unter Vermeidung des Blockieref­ fektes oder Latch-up-Effektes zugleich verhindert wird, daß der Sperrschicht-Feldeffekttransistoreffekt oder JFET-Effekt auftritt, um eine Erhöhung der Spannung im EIN-Zustand zu vermeiden.
Die erfindungsgemäße Lösung besteht darin, einen Transistor der eingangs genannten Art so auszubilden, daß die zweite Halbleiterschicht einen ersten unteren Bereich, der sich auf der ersten Halbleiterschicht befindet, und einen zweiten obe­ ren Bereich über dem ersten Bereich aufweist, daß der zweite Bereich zumindest in einem Teil seines Tiefenbereiches, der dem Muldenbereich entspricht, eine relativ hohe Verunreini­ gungskonzentration aufweist, und daß der zweite Bereich der zweiten Halbleiterschicht in einem höheren Bereich vorgesehen ist als der erste untere Muldenbreich des Muldenbereiches.
In Weiterbildung des erfindungsgemäßen Transistors ist vorge­ sehen, daß in dem zweiten oberen Bereich der zweiten Halblei­ terschicht ein Kanalbereich vom ersten Leitfähigkeitstyp aus­ gebildet ist, der sich von einem oberen Muldenbereich aus in Querrichtung erstreckt.
Bei einer speziellen Bauform des erfindungsgemäßen Transi­ stors ist vorgesehen, daß der zweite obere Muldenbereich in den Gebieten, die nicht an die Kanalbereiche angrenzen, eine hohe Verunreinigungskonzentration hat.
In Weiterbildung des erfindungsgemäßen Transistors ist vorge­ sehen, daß der untere Muldenbereich des Muldenbereiches grö­ ßer ist als der obere Muldenbereich des Muldenbereiches.
Bei einer speziellen Ausführungsform des erfindungsgemäßen Transistors ist vorgesehen, daß er einen Isoliergate-Bipolar­ transistor bildet, wobei die erste Halbleiterschicht eine Kollektorschicht, die zweite Halbleiterschicht eine Basis­ schicht, der Halbleiterbereich einen Emitterbereich, die Steuerelektrode eine Gateelektrode, die erste Elektrode eine Emitterelektrode und die zweite Elektrode eine Kollektorelek­ trode bilden.
Bei einer ersten Bauform des erfindungsgemäßen Transistors ist der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ. Bei einer anderen Ausführungs­ form des erfindungsgemäßen Transistors ist der erste Leitfä­ higkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p- Typ.
Das Verfahren zur Herstellung des erfindungsgemäßen Transi­ stors der eingangs genannten Art ist dadurch gekennzeichnet, daß zur Herstellung der zweiten Halbleiterschicht zunächst ein erster unterer Bereich auf der ersten Halbleiterschicht ausgebildet und darauf ein zweiter oberer Bereich durch epi­ taxiales Aufwachsen hergestellt wird; daß der Muldenbereich mit einem ersten unteren Muldenbereich mit relativ hoher Ver­ unreinigungskonzentration und einem zweiten oberen Muldenbe­ reich durch Diffusion ausgebildet wird; und daß der zweite Bereich der zweiten Halbleiterschicht zumindest in einem Teil seines Tiefenbereiches, der höher liegt als der erste untere Muldenbereich, mit einer relativ hohen Verunreinigungskonzen­ tration ausgebildet wird.
In Weiterbildung des erfindungsgemäßen Verfahrens ist vorge­ sehen, daß nach der Fertigstellung des Muldenbereiches ein Kanalbereich vom ersten Leitfähigkeitstyp in dem zweiten obe­ ren Bereich der zweiten Halbleiterschicht gebildet wird, so daß sich der Kanalbereich von einem Endbereich der Oberfläche des zweiten Muldenbereiches in Querrichtung erstreckt.
In Weiterbildung des erfindungsgemäßen Verfahrens ist vorge­ sehen, daß der zweite obere Muldenbereich in zwei Diffusions­ schritten hergestellt wird, so daß Gebiete im Abstand von dem Kanalbereich eine hohe Verunreinigungskonzentration erhalten.
Bei einer speziellen Ausführungsform des erfindungsgemäßen Verfahrens ist vorgesehen, daß der erste Muldenbereich größer ausgebildet wird als der zweite Muldenbereich.
Bei einer speziellen Ausführungsform des erfindungsgemäßen Verfahrens ist vorgesehen, daß der Transistor als Isolier­ gate-Bipolartransistor ausgebildet wird, wobei die erste Halbleiterschicht eine Kollektorschicht, die zweite Halblei­ terschicht eine Basisschicht, der Halbleiterbereich einen Emitterbereich, die Steuerelektrode eine Gateelektrode, die erste Elektrode eine Emitterelektrode und die zweite Elek­ trode eine Kollektorelektrode bilden.
Zur Realisierung des erfindungsgemäßen Verfahrens kann als erster Leitfähigkeitstyp der p-Typ und als zweiter Leitfähig­ keitstyp der n-Typ verwendet werden; alternativ kann aber auch als erster Leitfähigkeitstyp der n-Typ und als zweiter Leitfähigkeitstyp der p-Typ verwendet werden.
Mit dem Transistor und dem Verfahren gemäß der Erfindung wird die Aufgabe in zufriedenstellender Weise gelöst. In vorteil­ hafter Weise können dabei die beiden Halbleiterbereiche der zweiten Halbleiterschicht durch epitaxiales Aufwachsen herge­ stellt werden, während der Muldenbereich schrittweise durch Diffusion bei vergleichsweise verringerter Temperatur und Be­ handlungsdauer gebildet wird.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungs­ beispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in
Fig. 1 eine Schnittansicht zur Erläuterung der Zellen­ struktur eines herkömmlichen Isoliergate- Bipolartransistors IGBT;
Fig. 2(a)-2(f) Schnittansichten zur Erläuterung des Zellen­ aufbaus zur Erläuterung eines Verfahrens zur Herstellung eines Isoliergate-Bipolar­ transistors IGBT gemäß einer Ausführungs­ form der Erfindung; und in
Fig. 3 eine Schnittansicht zur Erläuterung eines Isoliergate-Bipolartransistors IGBT gemäß einer anderen Ausführungsform der Erfindung.
In den Fig. 2(a) bis 2(f) sind Schnittansichten von Zellen­ strukturen dargestellt, um ein Verfahren zur Herstellung eines n-Kanal Isoliergate-Bipolartransistors IGBT gemäß einer Ausführungsform der Erfindung zu erläutern. Die Herstellungs­ schritte werden nachstehend unter Bezugnahme auf die Fig. 2(a) bis 2(f) näher beschrieben.
Zunächst wird eine n⁻-Typ Basisschicht 2a geringer Verun­ reinigungskonzentration in einer Dicke von 50 bis 100 und einigen 10 µm auf einem p⁺-Typ Halbleitersubstrat, das als p⁺-Typ Kollektorschicht 1 dient, hergestellt.
Dann wird eine Maske 10, beispielsweise aus einer Oxidschicht, auf der Oberfläche der ersten n⁻-Typ Basisschicht 2a ausge­ bildet, und danach wird eine p⁺-Typ Verunreinigung selektiv dotiert, und zwar mit einem geeigneten Verfahren, beispiels­ weise durch Ionenimplantation, Diffusion oder dergleichen, um erste p⁺-Typ Muldenbereiche 3a hoher Verunreinigungs­ konzentration von etwa 5 × 1016 cm-3 bis 1 × 10 cm-3 in der Oberflächenkonzentration auszubilden, wie es Fig. 2(a) zeigt.
Danach wird die Maske 10 vollständig entfernt, und es wird eine zweite n-Typ Basisschicht 2b, die eine höhere Verun­ reinigungskonzentration hat als die erste n-Typ Basisschicht 2a, durch epitaxiales Aufwachsen vollständig auf den Oberflächen der ersten n⁻-Typ Basisschicht 2a und der ersten p-Typ Mulden­ bereiche 3a ausgebildet, wie es Fig. 2(b) zeigt. Auf diese Weise wird eine Basisschicht 2 gebildet, welche die ersten und zweiten Basisschichten 2a und 2b umfaßt.
Die Dicke der zweiten n-Typ Basisschicht 2b beträgt etwa 5 bis 10 µm, in Abhängigkeit von der Konzeption der Kollektor- Emitter-Durchbruchspannung. Ein geeigneter spezifischer Widerstand der zweiten n-Typ Basisschicht beträgt einige Ohm · cm unter Berücksichtigung der Elementcharakteristik, in Abhängigkeit von der Ausbildung des Raumes zwischen jedem benachbarten Paar von p-Typ Muldenbereichen 3, der Tiefe der p-Typ Muldenbereiche 3 bezogen auf die Kollektor-Emitter Durchbruchsspannung, sowie der Oberflächenkonzentration der ersten p-Typ Muldenbereiche 3a.
Dann wird eine p-Typ Verunreinigung selektiv auf den Ober­ flächenbereichen der zweiten n-Typ Basisschicht 2b ein­ diffundiert, die direkt über den ersten p-Typ Muldenbereichen 3a liegt, und zwar durch eine Maske 11, beispielsweise aus einem Oxidfilm, um zweite p-Typ Muldenbereiche 3b zu bilden, die eine geringere Verunreinigungskonzentration haben als die ersten p-Typ Muldenbereiche 3a, wie es Fig. 2(c) zeigt.
Zu diesem Zeitpunkt werden die ersten p-Typ Muldenbereiche 3a und die zweiten p-Typ Muldenbereiche 3b miteinander verbunden durch die nach oben gerichtete Diffusion der Verunreinigung in den ersten p-Typ Muldenbereichen 3a unter den zweiten n-Typ Basisschichten 2b, so daß p-Typ Muldenbereiche 3 gebildet werden.
Somit werden die Diffusionsbedingungen im Vergleich mit einem herkömmlichen Fall wesentlich verbessert, da die Diffusions­ temperatur, die Behandlungsdauer und dergleichen wesentlich verringert werden können. Die Verunreinigungskonzentration der zweiten p-Typ Muldenbereiche 3b kann höher sein als die der ersten p-Typ Muldenbereiche 3a, wenn die Funktion von Kanalbereichen 4 durch die Verunreinigungskonzentration nicht beeinträchtigt wird.
Kanalbereiche 4 werden gebildet, indem man eine p-Typ Verun­ reinigung an beiden Enden der jeweiligen zweiten p-Typ Mulden­ bereiche 3b in Abhängigkeit von der Kanallänge eindiffundiert. Isolierschichten 6 werden auf den Kanalbereichen 4 und Bereichen der zweiten n-Typ Basisschicht 2b zwischen den p-Typ Mulden­ bereichen hergestellt, wie es Fig. 2(d) zeigt. Weiterhin werden Gateelektroden 7, beispielsweise aus dotiertem Poly­ silizium, auf den Isolierschichten 6 hergestellt.
Eine n-Typ Verunreinigung wird selektiv in die zweiten p-Typ Muldenbereiche 3b eindiffundiert, um n⁺-Typ Emitter­ bereiche 5 herzustellen, und zwar durch Selbstausrichtung unter Verwendung der Gateelektroden 7 aus dotiertem Poly­ silizium als Masken, wie es Fig. 2(e) zeigt.
Dann werden sämtliche Gateelektroden 7 vollständig mit einer Isolierschicht 12 überzogen, während man nur die Oberfläche einer einzelnen speziellen Gateelektrode 7′ freiläßt, und danach wird eine Metallschicht über der gesamten Oberfläche ausgebildet. Diese Metallschicht wird selektiv geätzt, um einen Gate-Absaugbereich 13 auf der speziellen Gateelektrode 7′ und eine Emitterelektrode 8 zu bilden, welche die n⁺-Typ Emitterbereiche 5 und die p-Typ Muldenbereiche 3 elektrisch miteinander verbindet, um einen Blockiereffekt zu verhindern, wie es Fig. 2(f) zeigt. Ferner wird auf der rückseitigen Oberfläche der Kollektorschicht 1 eine Kollektorelektrode 9 gebildet. Somit wird mit den oben beschriebenen Schritten ein vollständiger Isoliergate-Bipolartransistor IGBT hergestellt.
Bei diesem Isoliergate-Bipolartransistor IGBT hat die Basis­ schicht 2 eine zweite n-Typ Basisschicht 2b über den unteren oder Bodenbereichen der p-Typ Muldenbereiche 3. Da die zweite n-Typ Basisschicht 2b eine hohe Verunreinigungskonzentration hat, wird eine Verarmungsschicht durch einen p-n-Übergang, der zwischen der zweiten n-Typ Basisschicht 2b und den zweiten p-Typ Muldenbereichen 3b gebildet wird, sich nicht so in die zweite n-Typ Basisschicht 2b verbreitern. Somit kann der JFET-Effekt, der eine Erhöhung der Spannung im EIN-Zustand verursacht, verhindert werden; außerdem wird es möglich, den Zellenraum zu reduzieren.
Weiterhin sind die ersten p-Typ Muldenbereiche 3a hoher Verunreinigungskonzentration in den unteren Bereichen der p-Typ Muldenbereiche 3 vorgesehen, so daß Minoritätsträger von der Basisschicht 2 mit einer Konzentration zu den Boden­ bereichen der p-Typ Muldenbereiche 3 fließen, die kleine Widerstandswerte haben. Somit werden parasitäre Bipolar­ transistoren, gebildet von den n⁺-Typ Emitterbereichen 5, den p-Typ Muldenbereichen 3 und der Basisschicht 2, kaum eingeschaltet oder durchgeschaltet, so daß ein Blockiereffekt in wirksamer Weise verhindert werden kann.
Mit anderen Worten, die Diffusion der ersten p-Typ Muldenbereiche 3a hoher Verunreinigungskonzentration wird von der Oberfläche der ersten n⁻-Typ Basisschichten 2a aus durchgeführt, so daß der vertikale Widerstand in den p-Typ Muldenbereichen 3 aus­ reichend verringert werden kann, so daß der Blockiereffekt in wirksamer Weise verhindert werden kann.
Außerdem führt die nach oben gerichtete Verunreinigungs­ diffusion von den ersten Muldenbereichen 3a zu einer Verringerung des spezifischen Widerstandes der Muldenbereiche unter den n⁺-Typ Emitterbereichen 5, ohne die Verunreinigungskonzentration in den Kanalbereichen 4 zu beeinträchtigen. Dadurch wird der Blockiereffekt ebenfalls in wirksamer Weise verhindert.
Gemäß dem erfindungsgemäßen Herstellungsverfahren, werden die p-Typ Muldenbereiche 3 gebildet durch Verbindung der ersten p-Typ Muldenbereiche 3a hoher Verunreinigungskonzentration, vorgesehen in der ersten n⁻-Typ Basisschicht 2a, mit den zweiten p-Typ Muldenbereichen 3b, ausgebildet in der zweiten n-Typ Basisschicht 2b, die epitaxial auf die erste n -Typ Basisschicht 2a aufgewachsen ist.
Somit können die tiefen p-Typ Muldenbereiche, die zur Realisierung einer Anordnung hoher Durchbruchspannung uner­ läßlich sind, hergestellt werden, ohne eine Wärmebehandlung bei hoher Temperatur und für eine lange Zeitdauer vorzunehmen, was sonst zu thermischen Verformungen führt. Weiterhin können die ersten p-Typ Muldenbereiche 3a, die zweiten p-Typ Mulden­ bereiche 3b, die erste n⁻-Typ Basisschicht 2a und die zweite n-Typ Basisschicht 2b hinsichtlich ihrer jeweiligen Verun­ reinigungskonzentration kontrolliert und gesteuert werden, so daß Halbleiteranordnungen mit verschiedenen Eigenschaften sich leicht herstellen lassen.
Die erste n⁻-Typ Basisschicht 2a hat eine geringe Verun­ reinigungskonzentration in ähnlicher Weise wie eine her­ kömmliche n⁻-Typ Basisschicht, und somit kann eine ausreichend hohe Durchbruchspannung erzielt werden.
Obwohl die zweiten p-Typ Muldenbereiche 3b eine größere Diffusionsmustergröße haben als die ersten p-Typ Muldenbereiche 3a, können in den p-Typ Muldenbereichen 3 bei der obigen Ausführungsform die ersten p-Typ Muldenbereiche 3a breiter als die oder im wesentlichen von gleicher Größe wie die zweiten p-Typ Muldenbereiche 3b sein, wie es in Fig. 3 dar­ gestellt ist; dies erfolgt im Hinblick darauf, daß der Blockier­ effekt verhindert wird, solange der spezifische Widerstand der ersten n⁻-Typ Basisschicht 2a optimal ist, um den JFET- Effekt zwischen den p-Typ Muldenbereichen 3 zu verhindern.
Die zweite Basisschicht 2b braucht nicht notwendigerweise von hoher Verunreinigungskonzentration sein, im Hinblick auf die Ausbildung der p-Typ Muldenbereiche 3, um eine hohe Durchbruchspannung zu erzielen und in wirksamer Weise einen Blockiereffekt zu verhindern, ohne thermische Ver­ formungen oder dergleichen hervorzurufen. Um andererseits den JFET-Effekt zu verhindern, besteht kein Erfordernis, eine unterschiedliche Verunreinigungskonzentration zwischen den ersten und zweiten p-Typ Muldenbereichen 3a und 3b vorzu­ sehen.
Die Wirkung, einen Blockiereffekt zu verhindern, kann weiter­ hin dadurch verbessert werden, daß man die zweiten p-Typ Muldenbereiche 3b über zwei Diffusionsschritte herstellt, um andere Bereiche als die in der Nähe des Kanalbereiches 4 mit hoher Verunreinigungskonzentration vorzugeben, um den vertikalen Widerstand zu reduzieren.
Obwohl die obige Ausführungsform in Bezug auf einen n-Kanal Isoliergate-Bipolartransistor beschrieben worden ist, ist die Erfindung keinesfalls darauf beschränkt, sondern läßt sich selbstverständlich auch bei anderen Halbleiteranordnungen verwenden, wie z. B. bei p-Kanal Isoliergate-Bipolartransistoren sowie vertikalen MOS-Transistoren und dergleichen.

Claims (16)

1. Transistor, insbesondere Isoliergate-Bipolartransistor, umfassend
  • - eine erste Halbleiterschicht (1) vom ersten Leitfähigkeits­ typ;
  • - eine zweite Halbleiterschicht (2) vom zweiten Leitfähig­ keitstyp, die auf einer Oberfläche der ersten Halbleiter­ schicht (1) ausgebildet ist;
  • - wenigstens einen Muldenbereich (3) vom ersten Leitfähig­ keitstyp, der in einer Oberfläche der zweiten Halbleiter­ schicht (2) ausgebildet ist, wobei der Muldenbereich (3) zumindest in seinem unteren Teil einen ersten unteren Mul­ denbereich (3a) mit relativ hoher Verunreinigungskonzentra­ tion aufweist;
  • - wenigstens einen Halbleiterbereich (5) vom zweiten Leitfä­ higkeitstyp, der in einer Oberfläche des Muldenbereiches (3) getrennt von der zweiten Halbleiterschicht (2) ausge­ bildet ist;
  • - eine Isolierschicht (6), die auf der Oberfläche des Mulden­ bereiches (3) zwischen dem Halbleiterbereich (5) und der zweiten Halbleiterschicht (2) ausgebildet ist;
  • - eine Steuerelektrode (7), die auf einer Oberfläche der Isolierschicht (6) ausgebildet ist;
  • - eine erste Elektrode (8), die auf dem Halbleiterbereich (5) und dem Muldenbereich (3) ausgebildet ist; und
  • - eine zweite Elektrode (9), die auf einer rückseitigen Ober­ fläche der ersten Halbleiterschicht (1) ausgebildet ist,
dadurch gekennzeichnet,
daß die zweite Halbleiterschicht (2) einen ersten unteren Bereich (2a), der sich auf der ersten Halbleiterschicht (1) befindet, und einen zweiten oberen Bereich (2b) über dem ersten Bereich (2a) aufweist,
daß der zweite Bereich (2b) zumindest in einem Teil seines Tiefenbereiches, der dem Muldenbereich (3) entspricht, eine relativ hohe Verunreinigungskonzentration aufweist,
und daß der zweite Bereich (2b) der zweiten Halbleiterschicht (2) in einem höheren Bereich vorgesehen ist als der erste untere Muldenbereich (3a) des Muldenbereiches (3).
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß in dem zweiten oberen Bereich (2b) der zweiten Halblei­ terschicht (2) ein Kanalbereich (4) vom ersten Leitfähig­ keitstyp ausgebildet ist, der sich von einem oberen Muldenbe­ reich (3b) aus in Querrichtung erstreckt.
3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der zweite obere Muldenbereich (3b) in den Gebieten, die nicht an die Kanalbereiche (4) angrenzen, eine hohe Verunrei­ nigungskonzentration hat.
4. Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der untere Muldenbereich (3a) des Muldenbereiches (3) größer ist als der obere Muldenbereich (3b) des Muldenberei­ ches (3).
5. Transistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß er einen Isoliergate-Bipolartransistor (IGBT) bildet, wobei die erste Halbleiterschicht (1) eine Kollektorschicht, die zweite Halbleiterschicht (2) eine Basisschicht, der Halb­ leiterbereich (5) einen Emitterbereich, die Steuerelektrode (7) eine Gateelektrode, die erste Elektrode (8) eine Emitter­ elektrode und die zweite Elektrode (9) eine Kollektorelek­ trode bilden.
6. Transistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ ist.
7. Transistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ ist.
8. Verfahren zur Herstellung eines Transistors, insbesondere eines IGBT, bei dem in einer Schichtenanordnung nacheinander folgende Komponenten hergestellt werden:
  • - eine erste Halbleiterschicht (1) vom ersten Leitfähigkeits­ typ,
  • - eine zweite Halbleiterschicht (2) vom zweiten Leitfähig­ keitstyp auf einer Oberfläche der ersten Halbleiterschicht (1),
  • - ein Muldenbereich (3) vom ersten Leitfähigkeitstyp in der zweiten Halbleiterschicht (2),
  • - ein Halbleiterbereich (5) vom zweiten Leitfähigkeitstyp im Oberflächenbereich des Muldenbereiches (3),
  • - eine Isolierschicht auf der Oberfläche des Muldenbereiches (3) zwischen dem Halbleiterbereich (5) und der zweiten Halbleiterschicht (2),
  • - eine Steuerelektrode (7) auf einer Oberfläche der Isolier­ schicht (6),
  • - eine erste Elektrode (8) auf dem Halbleiterbereich (5) und dem Muldenbereich (3), und
  • - eine zweite Elektrode (9) auf einer rückseitigen Oberfläche der ersten Halbleiterschicht (1),
dadurch gekennzeichnet,
daß zur Herstellung der zweiten Halbleiterschicht (2) zunächst ein erster unterer Bereich (2a) auf der ersten Halb­ leiterschicht (1) ausgebildet und darauf ein zweiter oberer Bereich (2b) durch epitaxiales Aufwachsen hergestellt wird, daß der Muldenbereich (3) mit einem ersten unteren Muldenbe­ reich (3a) mit relativ hoher Verunreinigungskonzentration und einem zweiten oberen Muldenbereich (3b) durch Diffusion aus­ gebildet wird,
und daß der zweite Bereich (2b) der zweiten Halbleiterschicht (2) zumindest in einem Teil seines Tiefenbereiches, der höher liegt als der erste untere Muldenbereich (3a) mit einer rela­ tiv hohen Verunreinigungskonzentration ausgebildet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß nach der Fertigstellung des Muldenbereiches (3; 3a, 3b) ein Kanalbereich (4) vom ersten Leitfähigkeitstyp in dem zweiten oberen Bereich (2b) der zweiten Halbleiterschicht (2) gebildet wird, so daß sich der Kanalbereich (4) von einem Endbereich der Oberfläche des zweiten Muldenbereiches (3b) in Querrichtung erstreckt.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der zweite obere Muldenbereich (3b) in zwei Diffusions­ schritten hergestellt wird, so daß Gebiete im Abstand von dem Kanalbereich (4) eine hohe Verunreinigungskonzentration erhalten.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der erste Muldenbereich (3a) größer ausgebildet wird als der zweite Muldenbereich (3b).
12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß er als Isoliergate-Bipolartransistor (IGBT) ausgebildet wird, wobei die erste Halbleiterschicht (1) eine Kollektor­ schicht, die zweite Halbleiterschicht (2) eine Basisschicht, der Halbleiterbereich (5) einen Emitterbereich, die Steuer­ elektrode (7) eine Gateelektrode, die erste Elektrode (8) eine Emitterelektrode und die zweite Elektrode (9) eine Kollektorelektrode bilden.
13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß als erster Leitfähigkeitstyp der p-Typ und als zweiter Leitfähigkeitstyp der n-Typ verwendet werden.
14. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß als erster Leitfähigkeitstyp der n-Typ und als zweiter Leitfähigkeitstyp der p-Typ verwendet werden.
DE3823270A 1987-08-19 1988-07-08 Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung Expired - Fee Related DE3823270C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62206857A JPS6449273A (en) 1987-08-19 1987-08-19 Semiconductor device and its manufacture

Publications (2)

Publication Number Publication Date
DE3823270A1 DE3823270A1 (de) 1989-03-02
DE3823270C2 true DE3823270C2 (de) 1995-08-10

Family

ID=16530194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3823270A Expired - Fee Related DE3823270C2 (de) 1987-08-19 1988-07-08 Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (2) US5047813A (de)
JP (1) JPS6449273A (de)
DE (1) DE3823270C2 (de)
NL (1) NL189380C (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
US5766966A (en) * 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
JP2858404B2 (ja) * 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
US5321281A (en) * 1992-03-18 1994-06-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of fabricating same
EP0586716B1 (de) * 1992-08-10 1997-10-22 Siemens Aktiengesellschaft Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit
US5396087A (en) * 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up
JPH06244430A (ja) * 1993-02-16 1994-09-02 Fuji Electric Co Ltd 半導体装置
US5396097A (en) * 1993-11-22 1995-03-07 Motorola Inc Transistor with common base region
US5723890A (en) * 1994-01-07 1998-03-03 Fuji Electric Co., Ltd. MOS type semiconductor device
TW280945B (de) * 1994-11-21 1996-07-11 Fuji Electric Co Ltd
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
JPH0955496A (ja) * 1995-08-17 1997-02-25 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタ及びその製造方法
US5789951A (en) * 1997-01-31 1998-08-04 Motorola, Inc. Monolithic clamping circuit and method of preventing transistor avalanche breakdown
EP1009036B1 (de) 1998-12-09 2007-09-19 STMicroelectronics S.r.l. Leistungsbauelement mit MOS-Gate für hohe Spannungen und diesbezügliches Herstellungsverfahren
DE10009347C2 (de) * 2000-02-28 2003-11-13 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2052414B1 (de) 2006-08-17 2016-03-30 Cree, Inc. Bipolare hochleistungstransistoren mit isoliertem gate
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US20090159927A1 (en) 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US7910983B2 (en) * 2008-09-30 2011-03-22 Infineon Technologies Austria Ag MOS transistor having an increased gate-drain capacitance
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8674439B2 (en) 2010-08-02 2014-03-18 Microsemi Corporation Low loss SiC MOSFET
TWI424564B (zh) * 2011-01-13 2014-01-21 Anpec Electronics Corp Insulator gate with high operational response speed
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
EP2754177A1 (de) 2011-09-11 2014-07-16 Cree, Inc. Strommodul mit hoher stromdichte und transistoren mit verbesserter konzeption
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
WO2014204491A1 (en) * 2013-06-21 2014-12-24 Microsemi Corporation Low loss sic mosfet
US10516017B2 (en) * 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3955269A (en) * 1975-06-19 1976-05-11 International Business Machines Corporation Fabricating high performance integrated bipolar and complementary field effect transistors
US4684971A (en) * 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
US4622573A (en) * 1983-03-31 1986-11-11 International Business Machines Corporation CMOS contacting structure having degeneratively doped regions for the prevention of latch-up
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
US4637125A (en) * 1983-09-22 1987-01-20 Kabushiki Kaisha Toshiba Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS61150378A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 電界効果トランジスタ
US4684413A (en) * 1985-10-07 1987-08-04 Rca Corporation Method for increasing the switching speed of a semiconductor device by neutron irradiation
EP0229362B1 (de) * 1986-01-10 1993-03-17 General Electric Company Halbleitervorrichtung und Methode zur Herstellung
JPH0685441B2 (ja) * 1986-06-18 1994-10-26 日産自動車株式会社 半導体装置
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication

Also Published As

Publication number Publication date
JPS6449273A (en) 1989-02-23
US5047813A (en) 1991-09-10
NL189380B (nl) 1992-10-16
DE3823270A1 (de) 1989-03-02
US5468654A (en) 1995-11-21
NL189380C (nl) 1993-03-16
NL8802032A (nl) 1989-03-16

Similar Documents

Publication Publication Date Title
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE69633310T2 (de) PIN-Diode mit isoliertem Gate.
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3537004A1 (de) Vdmos-baustein
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19907201A1 (de) Vertikal-MESFET und Verfahren zu dessen Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE19912208A1 (de) Feldeffekthalbleiterbauelement
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE2937261A1 (de) Mos-feldeffekttransistor
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19630341A1 (de) Halbleitereinrichtung
DE19534388B4 (de) IGBT-Transistorbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee