DE102005035029A1 - Halbleiterbauteil und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauteil und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102005035029A1
DE102005035029A1 DE102005035029A DE102005035029A DE102005035029A1 DE 102005035029 A1 DE102005035029 A1 DE 102005035029A1 DE 102005035029 A DE102005035029 A DE 102005035029A DE 102005035029 A DE102005035029 A DE 102005035029A DE 102005035029 A1 DE102005035029 A1 DE 102005035029A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
conductivity type
type
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005035029A
Other languages
English (en)
Inventor
Naoki Yokosuka Kumagai
Yuuichi Yokosuka Harada
Hiroshi Yokosuka Kanemaru
Yoshihiro Yokosuka Ikura
Ryuu Saitou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Publication of DE102005035029A1 publication Critical patent/DE102005035029A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein lateraler MOSFET gemäß der Erfindung umfaßt ein p-leitendes Halbleitersubstrat 1; eine erste n-leitende Topfregion 2 in einem Oberflächenteil des Halbleitersubstrats 1; eine n·+·-leitende Abflußregion 8 in der ersten n-leitenden Topfregion 2; eine p-leitende Topfregion 3 in der ersten n-leitenden Topfregion 2; eine n·+·-leitende Quellenregion 4 in der p-leitenden Topfregion 3; eine Steuerelektroden-Oxidschicht 6 auf dem Teil der p-leitenden Topfregion 3 zwischen der n·+·-leitenden Quellenregion 4 und der ersten n-leitenden Topfregion 2; eine Steuerelektrode 7 auf der Steuerelektroden-Oxidschicht 6 und eine zweite n-leitende Topfregion 13, die darin die p-leitende Topfregion 3 enthält, zur Erhöhung der Verunreinigungskonzentration des n-Typs in der Nachbarschaft des Übergangs zwischen der p-Topfregion 3 und der ersten n-Topfregion 2 unterhalb der Steuerelektrode und zum Erhöhen der Verunreinigungsmenge und der Dicke der n-leitenden Halbleiterregion unterhalb der p-Topfregion 3. Der erfindungsgemäße laterale MOSFET zeigt eine hohe Durchgreif-Durchbruch-Spannung, die ihn geeignet für die Verwendung als spannungsseitiger Schalter macht.

Description

  • Die Erfindung bezieht sich auf Halbleiterbauteile und auf ein Verfahren zu ihrer Herstellung und betrifft speziell das Gebiet der lateralen Feldeffekttransistoren mit einem Metall-Oxid-Halbleiter-Aufbau (im folgenden bezeichnet als "laterale MOSFETs") mit einer verbesserten Kompromißbeziehung zwischen der Durchbruch-Spannung und der EIN-Spannung.
  • Dem Fachmann ist aus dem Patentdokument JP P Hei. 11 (1999)-102982 A, 1, ein Halbleiterbauteil mit dem nachfolgend beschriebenen Aufbau bekannt: Dieses Bauteil ist ein lateraler MOSFET mit: einer n–-leitenden Epitaxialschicht, die auf ein p-leitendes Halbleitersubstrat durch Wachstum aufgebracht worden ist; einer p-leitenden Körperregion, die in der n–-leitenden Epitaxialschicht gebildet ist; einer p+-leitenden Kanalregion innerhalb der Körperregion; einer n+-leitenden Quellenregion, die in der Körperregion gebildet ist; einer n+-leitenden Abflußregion, die in der Epitaxialschicht im Abstand von der Kanalregion gebildet ist; einer Steuerelektrode über demjenigen Teil der Epitaxialschicht, der zwischen der Quellenregion und der Abflußregion liegt, sowie über der p-leitenden Kanalregion, wobei dazwischen eine Steuerelektroden-Oxidschicht angeordnet ist; und unterhalb der Körperregion einer n+-leitenden vergrabenen Region.
  • Aus dem Patentdokument JP P Hei. 11 (1999)-121742 A, 1, ist ein weiteres Halbleiterbauteil bekannt, nämlich ein MOSFET mit hoher Durchbruch-Spannung. Dieser umfaßt: ein p-leitendes Halbleitersubstrat; eine p-leitende Körperschicht, die örtlich selektiv im Oberflächenteil des Halbleitersubstrats gebildet ist; eine n+-leitende Quellenschicht, die örtlich selektiv im Oberflächenteil der Körperschicht gebildet ist; eine n-leitende erste versetzte Schicht, die selektiv im anderen Oberflächenteil des Halbleitersubstrats als dem Oberflächenteil, in dem die Körperschicht gebildet ist, gebildet ist; eine n-leitende zweite versetzte Schicht, die örtlich selektiv im Oberflächenteil der ersten versetzten Schicht gebildet ist; eine n+-leitende Abflußschicht, die örtlich selektiv im Oberflächenteil der zweiten versetzten Schicht gebildet ist; eine Steuerelektrode, die über dem sich zwischen die Quellenschicht und die erste versetzte Schicht erstreckenden Teil der Körperschicht gebildet ist, mit einer dazwischen angeordneten Steuerelektroden-Isolierschicht; eine Quellenelektrode in Kontakt mit der Körperschichtoberfläche und der Quellenschichtoberfläche; und eine Abflußelektrode auf der Abflußschicht.
  • Ein weiteres Halbleiterbauteil ist bekannt aus dem Patentdokument JP P 2001-352070 A, 1 und 2. Dieses Bauteil ist ein lateraler MOSFET, der folgende Teile enthält: ein Substrat mit einer n-leitenden Halbleiterschicht; eine p-leitende Basisregion, die in einem Oberflächenteil der Halbleiterschicht gebildet ist; eine n+-leitende Quellenregion im Oberflächenteil der p-leitenden Basisregion; eine n+-leitende Abflußregion, die im Oberflächenteil der Halbleiterschicht mit Abstand zur Basisregion angeordnet ist; eine Kanalregion, die aus dem Teil der Basisregion zwischen der Quellenregion und der Abflußregion besteht; eine Steuerelektroden-Isolierschicht auf der Kanalregion; eine Steuerelektrode auf der Steuerelektroden-Isolierschicht; eine mit der Quellenregion verbundene Quellenelektrode; und eine mit der Abflußregion verbundene Abflußelektrode. Dieser laterale MOSFET enthält weiterhin im Oberflächenteil der Halbleiterschicht zwischen der Abflußregion und der Basisregion eine n-leitende Region, die stärker dotiert ist als die Halbleiterschicht, wobei auch der Teil der n-leitenden Region, der näher an der Abflußregion liegt, stärker dotiert ist.
  • Bei den bekannten Halbleiterbauteilen ergeben sich Probleme, die später noch im einzelnen beschrieben werden, hinsichtlich der Verteilung des elektrischen Felds im Bauteil und der Expansion der Verarmungsschichten im sperrenden Zustand. Bei der Konstruktion der Bauteile kann auf eine hohe Durchbruchspannung gesehen werden, wodurch aber auch die EIN-Spannung und damit die Stromleitungsverluste ansteigen, oder es wird auf niedrige Verluste geachtet, wodurch auch die Durchbruchspannung niedriger wird. Hier ist also ein passender Kompromiß zu suchen, wobei dieser Kompromiß auch Einfluß auf die Eignung des Halbleiterbauteils hat, als spannungsseitiger Schalter zu dienen.
  • Angesichts dieser Darlegungen ist es ein erstes Ziel der Erfindung, ein Halbleiterbauteil zu schaffen, das es erleichtert, die Kompromißbeziehung zwischen der Durchbruch-Spannung und der EIN-Spannung dadurch zu verbessern, daß die Verunreinigungskonzentration in dem Teil der n-leitenden Topfregion in der Nachbarschaft des Übergangs zwischen der p-leitenden Topfregion und der n-leitenden Topfregion unterhalb der Steuerelektrode erhöht wird. Als zweites soll durch die Erfindung ein Halbleiterbauteil geschaffen werden, das eine hohe Durchgreif-Spannung aufweist, die das Bauteil für einen spannungsseitigen Schalter geeignet macht, indem die Verunreinigungskonzentration und die Dicke der n-leitenden Topfregion unter der p-leitenden Topfregion erhöht wird.
  • Gemäß dem Gegenstand des Anspruchs 1 ist ein Halbleiterbauteil aufgebaut mit einer Halbleiterschicht eines ersten Leitfähigkeitstyps; einer ersten Halbleiterregion eines zweiten Leitfähigkeitstyps im Oberflächenteil der Halbleiterschicht; einer Abflußregion des zweiten Leitfähigkeitstyps in der ersten Halbleiterregion; einer Kanalregion des ersten Leitfähigkeitstyps im Oberflächenteil der ersten Halbleiterregion, wobei diese Kanalregion einen Abstand von der Abflußregion hat; einer Quellenregion des zweiten Leitfähigkeitstyps in der Kanalregion; einer Steuerelektrode über dem Teil der Kanalregion zwischen der Quellenregion und der ersten Halbleiterregion, mit einer dazwischen angeordneten Steuerelektroden-Isolierschicht; und einer zweiten Halbleiterregion des zweiten Leitfähigkeitstyps, die so ausgebildet ist, daß sie die Kanalregion in sich enthält.
  • Da die Verunreinigungskonzentration in der Halbleiterregion des zweiten Leitfähigkeitstyps in der Nachbarschaft des Übergangs zwischen der Kanalregion und der ersten Halbleiterregion unterhalb der Steuerelektrode hoch wird, wird die Kompromißbeziehung zwischen der Durchbruch-Spannung und der EIN-Spannung entsprechend dem Gegenstand des Anspruchs 1 reduziert. Da die Verunreinigungsmenge und die Dicke der Halbleiterregion des zweiten Leitfähigkeitstyps unterhalb der Kanalregion erhöht werden, wird eine hohe Durchgreif-Durchbruch-Spannung erhalten, die für einen spannungsseitigen Schalter bevorzugenswert ist.
  • Gemäß dem Gegenstand des abhängigen Anspruchs 6 umfaßt das im Anspruch 1 beanspruchte Halbleiterbauteil weiterhin eine dicke Isolierschicht für die Relaxation des elektrischen Felds auf dem Teil der ersten Halbleiterregion zwischen der Abflußregion und der Kanalregion, wobei dieser Teil der ersten Halbleiterregion einen Abstand von der Kanalregion aufweist. Bei dieser Ausführung ist das elektrische Feld im Teil der ersten Halbleiterregion unterhalb der dicken Isolierschicht entspannt.
  • Beim Gegenstand des Anspruchs 7 ist, ausgehend vom Halbleiterbauteil nach Anspruch 1 oder Anspruch 6, die gesamte Netto Verunreinigungsmenge pro Flächeneinheit in der ersten Halbleiterregion zwischen 0,5·1012 cm–2 und 3,0·1012 cm–2. Gemäß dieser Ausführung ist die Kompromlßbeziehung zwischen dem EIN-Widerstand und der Durchbruch-Spannung durch die RESURF-Effekte der ersten Halbleiterregion reduziert.
  • Gemäß dem Gegenstand des Anspruchs 2 ist ein erfindungsgemäßes Bauteil aufgebaut mit: einer Halbleiterschicht eines ersten Leitfähigkeitstyps; einer ersten Halbleiterregion eines zweiten Leitfähigkeitstyps in einem Oberflächenteil der Halbleiterschicht; einer Abflußregion des zweiten Leitfähigkeitstyps in der ersten Halbleiterregion; einer zweiten Halbleiterregion des zweiten Leitfähigkeitstyps, die so ausgebildet ist, daß sie in Kontakt mit der ersten Halbleiterregion steht; einer Kanalregion des ersten Leitfähigkeitstyps im Oberflächenteil der zweiten Halbleiterregion; einer Quellenregion des zweiten Leitfähigkeitstyps in der Kanalregion; und einer Steuerelektrode über dem Teils der Kanalregion zwischen der Quellenregion und der ersten Halbleiterregion, mit einer dazwischen angeordneten Steuerelektroden-Isolierschicht.
  • Da die Verunreinigungskonzentration in der Halbleiterregion des zweiten Leitfähigkeitstyps in der Nachbarschaft des Übergangs zwischen der Kanalregion und der ersten Halbleiterregion unterhalb der Steuerelektrode durch die Erhöhung der Verunreinigungskonzentration in der zweiten Halbleiterregion erhöht ist, ist die Kompromißbeziehung zwischen der Durchbruch-Spannung und der EIN-Spannung gemäß dem Gegenstand des Anspruchs 2 reduziert. Indem die Verunreinigungsmenge und die Dicke der Halbleiterregion des zweiten Leitfähigkeitstyps unter der Kanalregion dadurch erhöht wird, daß die zweite Halbleiterregion tief ausgebildet wird, wird nach dem Gegenstand des Anspruchs 2 eine hohe Durchgreif-Durchbruch-Spannung erhalten, die für einen spannungsseitigen Schalter bevorzugenswert ist.
  • Gemäß dem Gegenstand des Anspruchs 3 ist, ausgehend vom Gegenstand des Anspruchs 2, die zweite Halbleiterregion höher dotiert als die erste Halbleiterregion im Bauelement. Da die Verunreinigungskonzentration in der Halbleiterregion des zweiten Leitfähigkeitstyps im Bereich des Übergangs zwischen der Kanalregion und der ersten Halbleiterregion unterhalb der Steuerelektrode erhöht ist, ist die Kompromißbeziehung zwischen der Durchbruch-Spannung und der EIN-Spannung nach dem Gegenstand des abhängigen Anspruchs 3 reduziert. Und da die Verunreinigungsmenge und die Dicke der Halbleiterregion des zweiten Leitfähigkeits typs unter der Kanalregion erhöht sind, wird nach dem Gegenstand des Anspruchs 3 eine hohe Durchgreif-Durchbruch-Spannung erreicht, die für einen spannungsseitigen Schalter bevorzugenswert ist.
  • Gemäß dem Gegenstand des Anspruchs 6 enthält auch das Halbleiterbauteil nach Anspruch 2 oder 3 weiterhin eine dicke Isolierschicht für die Relaxation des elektrischen Felds am Teil der ersten Halbleiterregion zwischen der Abflußregion und der Kanalregion, wobei der Teil der ersten Halbleiterregion einen Abstand von der Kanalregion hat. Gemäß diesem Anspruch 6 ist das elektrische Feld unterhalb der dicken Isolierschicht entspannt.
  • Gemäß dem Gegenstand des Anspruchs 7 ist, ausgehend von einem Halbleiterbauteil nach einem der Ansprüche 2, 3 oder 6, die gesamte Netto Verunreinigungsmenge pro Flächeneinheit in der ersten Halbleiterregion zwischen 0,5·1012 cm–2 und 3,0·1012 cm–2, wobei gemäß diesem Anspruch 7 die Kompromißbeziehung zwischen dem EIN-Widerstand und der Durchbruch-Spannung durch die RESURF-Effekte der ersten Halbleiterregion reduziert ist.
  • Gemäß dem Gegenstand des Anspruchs 4 wird ein Halbleiterbauteil geschaffen, das mit folgenden Komponenten aufgebaut ist: einer Halbleiterschicht eines ersten Leitfähigkeitstyps; einer ersten Halbleiterregion eines zweiten Leitfähigkeitstyps im Oberflächenteil der Halbleiterschicht; einer Abflußregion des zweiten Leitfähigkeitstyps in der ersten Halbleiterregion; einer Kanalregion des ersten Leitfähigkeitstyps im Oberflächenteil der ersten Halbleiterregion, wobei diese Kanalregion einen Abstand von der Abflußregion hat; einer Quellenregion des zweiten Leitfähigkeitstyps in der Kanalregion; einer zweiten Halbleiterregion des zweiten Leitfähigkeitstyps, die so ausgebildet ist, daß sie in sich die Kanalregion enthält; einer Steuerelektrode über dem Teil der Kanalregion zwischen der Quellenregion und der zweiten Halbleiterregion, mit einer dazwischen angeordneten Steuerelektroden-Isolierschicht; wobei die erste Halbleiterregion und die zweite Halbleiterregion zusammenhängen, und die gesamte Netto Verunreinigungsmenge in der ersten Halbleiterregion kleiner ist als die gesamte Netto Verunreinigungsmenge in der zweiten Halbleiterregion.
  • Gemäß diesem Anspruch 4 wird ohne Vermehrung der Herstellungsschritte ein Aufbau geschaffen, der die Reduktion der Kompromißbeziehung zwischen der Durchbruch-Spannung und der EIN-Spannung sowie das Erzielen einer hohen Durchgreif-Durchbruch-Spannung ermöglicht werden.
  • Gemäß dem Gegenstand des Anspruchs 5 wird, ausgehend von einem Halbleiterbauteil nach Anspruch 4, die gesamte Netto Verunreinigungsmenge in der ersten Halbleiterregion auf der Seite der Abflußregion höher als auf der Seite der zweiten Halbleiterregion, wobei nach Anspruch 5 die EIN-Durchbruch-Spannung daran gehindert ist, niedriger zu werden.
  • Gemäß dem Gegenstand des Anspruchs 6 ist auch das Halbleiterbauteil nach Anspruch 4 oder 5 weiterhin versehen mit einer dicken Isolierschicht für die Relaxation des elektrischen Felds am Teil der ersten Halbleiterregion zwischen der Abflußregion und der Kanalregion, wobei der Teil der ersten Halbleiterregion einen Abstand von der Kanalregion aufweist. Gemäß diesem Anspruch 6 ist das elektrische Feld unterhalb der dicken Isolierschicht entspannt.
  • Gemäß Anspruch 7 liegt auch für den Gegenstand der Ansprüche 4 oder 5 die gesamte Netto Verunreinigungsmenge pro Flächeneinheit in der ersten Halbleiterregion im Bereich zwischen 0,5·1012 cm–2 und 3,0·1012 cm–2. Nach diesem Anspruch 7 ist die Kompromißbeziehung zwischen dem EIN-Widerstand und der Durchbruch-Spannung durch die RESURF-Effekte der ersten Halbleiterregion reduziert.
  • Nach dem Gegenstand des Anspruchs 8 enthält ein Verfahren zum Herstellen des Halbleiterbauteils nach Anspruch 2 und der darauf bezogenen Ansprüche die folgenden Schritte: Bilden von dicken Isolierschichten selektiv an der Oberfläche einer Halbleiterschicht eines ersten Leitfähigkeitstyps; Implantieren von Verunreinigungsionen eines zweiten Leitfähigkeitstyps in selbstjustierender Weise in die Teile der Halbleiterschicht, worin eine erste Halbleiterregion des zweiten Leitfähigkeitstyps und eine zweite Halbleiterregion des zweiten Leitfähigkeitstyps gebildet werden sollen, unter Verwendung der dicken Isolierschichten als Ionenimplantierungsmasken; Bedecken des Teils der Halbleiterschicht, in dem die erste Halbleiterregion gebildet werden soll, mit einem Maskenfilm; und Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps in selbstjustierender Weise in den Teil der Halbleiterschicht, in dem die zweite Halbleiterregion gebildet werden soll, unter Verwendung der dicken Isolierschichten und des Maskenfilms als Ionenimplantierungsmasken. Da die Ionenimplantationsregionen, in denen die erste Halbleiterregion und die zweite Halbleiterregion ausgeformt sind, durch die gleiche Art von Isoliermasken bestimmt werden, die nach dem Verfahren von Anspruch 8 gleichzeitig gebildet werden, werden die erste Halbleiterregion und die zweite Halbleiterregion präzise geschaffen, ohne von der Präzision der Maskenpositionierung abhängig zu sein.
  • Gemäß Anspruch 9 umfaßt das Verfahren zum Herstellen des Halbleiterbauteils nach Anspruch 4 oder einem der darauf rückbezogenen Ansprüche die folgenden Verfahrensschritte: Bilden einer dicken Isolierschicht selektiv auf der Oberfläche einer Halbleiterschicht eines ersten Leitfähigkeitstyps; Bedecken von Teilen der Halbleiterschicht, in denen eine erste und eine zweite Halbleiterregion eines zweiten Leitfähigkeitstyps gebildet werden sollen, mit einem Maskenfilm, der Öffnungen umfaßt; und Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps in selbstjustierender Weise in die Teile der Halbleiterschicht, in denen die erste und die zweite Halbleiterregion gebildet werden sollen, unter Verwendung der dicken Isolierschicht und des Maskenfilms als Ioneimplantierungsmasken.
  • Da die erste Halbleiterregion und die zweite Halbleiterregion gemäß Anspruch 9 gleichzeitig mit dem selben Maskenfilm hergestellt werden, sind nach Anspruch 9 die ersten Halbleiterregion und die zweite Halbleiterregion präzise in nur einem Schritt gebildet, ohne durch eventuelle Maskenpositionierungspräzisionsmängel beeinträchtigt zu sein.
  • Nach Anspruch 10 unterscheiden sich beim Herstellungsverfahren nach Anspruch 9 die Öffnungsform im Teil des Maskenfilms zum Bilden der ersten Halbleiterregion und die Öffnungsform im Teil des Maskenfilms zum Bilden der zweiten Halbleiterregion voneinander, wobei die Verunreinigungskonzentration und die Tiefe für die erste Halbleiterregion und die Verunreinigungskonzentration und die Tiefe für die zweite Halbleiterregion unabhängig voneinander eingestellt werden.
  • Gemäß Anspruch 11 ist das Verfahren von Anspruch 10 dadurch weiterdifferenziert, daß der Teil des Maskenfilms zum Bilden der ersten Halbleiterregion eine Vielzahl von Öffnungen umfaßt, wobei die Verunreinigungskonzentration in der ersten Halbleiterregion niedriger eingestellt wird als die in der zweiten Halbleiterregion, oder wobei die ersten Halbleiterregion weniger tief gebildet wird als die zweite Halbleiterregion.
  • Da gemäß der Erfindung die Verunreinigungskonzentration in der Halbleiterregion des zweiten Leitfähigkeitstyps in der Nachbarschaft des Übergangs zwischen der Kanalregion und der ersten Halbleiterregion unterhalb der Steuerelektrode hoch gemacht wird, erhält man ein Halbleiterbauteil, das die Reduktion der Kompromißbeziehung zwischen der Durchbruch-Spannung und der EIN-Spannung erleichtert. Und da gemäß der Erfindung die Verunreinigungsmenge und die Dicke der Halbleiterregion des zweiten Leitfähigkeitstyps unterhalb der Kanalregion erhöht sind, wird ein Halbleiterbauteil erhalten, das eine hohe Durchgreif-Durchbruch-Spannung aufweist, so daß es sich für einen spannungsseitigen Schalter eignet.
    •
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:
  • 1 einen Querschnitt durch einen lateralen MOSFET gemäß einer ersten Ausführungsform der Erfindung;
  • 2(a) schematisch den Aufbau des lateralen MOSFETs nach der ersten Ausführungsform nahe der Si-Oberfläche des lateralen MOSFETs gemäß der ersten Ausführungsform,
  • 2(b) das Verunreinigungskonzentrationsprofil quer durch die Struktur nahe der Si-Oberfläche, und
  • 2(c) das Feldstärkenprofil des elektrischen Felds quer über die Struktur nahe der Si-Oberfläche;
  • 3 einen Querschnitt durch einen lateralen MOSFET gemäß einer zweiten Ausführungsform der Erfindung;
  • 4 einen Querschnitt zur Veranschaulichung eines Zustands etwa in der Mitte des Herstellungsprozesses des Halbleiterbauteils mit dem Aufbau von 3;
  • 5 einen Querschnitt zur Veranschaulichung eines anderen Zustands um die Mitte des Herstellungsprozesses des Halbleiterbauteils mit dem Aufbau von 3;
  • 6 einen Querschnitt zur Veranschaulichung eines noch weiteren Zustands um die Mitte des Herstellungsprozesses des Halbleiterbauteils mit dem Aufbau von 3;
  • 7(a) einen Querschnitt durch einen lateralen MOSFET gemäß einer dritten Ausführungsform der Erfindung, und
  • 7(b) eine Draufsicht auf den MOSFET nach der dritten Ausführungsform unter Darstellung des planaren Musters einer Ionenimplantierungsmaske zum Bilden einer n-leitenden Topfregion;
  • 8(a) einen Querschnitt durch einen lateralen MOSFET gemäß einer vierten Ausführungsform der Erfindung, und
  • 8(b) eine Draufsicht auf den MOSFET nach der vierten Ausführungsform unter Darstellung des planaren Musters einer Ionenimplantierungsmaske zum Bilden einer n-leitenden Topfregion;
  • 9(a) einen weiteren Querschnitt durch einen lateralen MOSFET nach der vierten Ausführungsform der Erfindung, und
  • 9(b) eine Draufsicht auf den MOSFET nach der vierten Ausführungsform unter Darstellung des planaren Musters einer anderen Ionenimplantierungsmaske zum Bilden einer n-leitenden Topfregion;
  • 10(a) einen Querschnitt durch einen lateralen MOSFET gemäß einer fünften Ausführungsform der Erfindung, und
  • 10(b) eine Draufsicht auf den MOSFET nach der fünften Ausführungsform unter Darstellung des planaren Musters einer Ionenimplantierungs maske zum Bilden einer n-leitenden Topfregion;
  • 11(a) einen weiteren Querschnitt durch einen lateralen MOSFET gemäß der fünften Ausführungsform, und
  • 11(b) eine Draufsicht auf den MOSFET nach der fünften Ausführungsform unter Darstellung des planaren Musters einer anderen Ionenimplantierungsmaske zum Bilden einer n-leitenden Topfregion;
  • 12 einen Querschnitt durch einen lateralen MOSFET nach dem Stand der Technik;
  • 13(a) schematisch die Struktur nahe der Si-Oberfläche des lateralen MOS-FETs nach dem Stand der Technik,
  • 13(b) das Verunreinigungskonzentrationsprofil quer über die Struktur nahe der Si-Oberfläche, und
  • 13(e) das Feldstärkenprofil des elektrischen Felds quer über die Struktur nahe der Si-Oberfläche des MOSFETs nach dem Stand der Technik;
  • 14 eine Ersatzschaltung, die ein allgemeines Verbindungsbeispiel eines spannungsseitigen MOSFET-Schalters zeigt;
  • 15 eine Querschnittsansicht zur Veranschaulichung der Expansion der Verarmungsschicht im EIN-Zustand des lateralen MOSFETs von 12, der als spannungsseitiger Schalter verwendet wird.
  • In der folgenden Beschreibung bedeutet eine n-leitende Schicht oder Region, auch kurz n-Schicht oder n-Region genannt, eine Schicht oder Region, in der die Elektronen Majoritätsträger sind. Eine p-leitende Schicht oder Region, auch kurz p-Schicht oder p-Region genannt, ist eine Schicht oder Region, in der Löcher Majoritätsträger sind. Der Index "+" an der rechten Schulter der Buchstaben "n" oder "p", mit denen der Leitfähigkeitstyp der Schicht oder Region angegeben wird, bedeutet, daß die Schicht oder Region relativ stark dotiert ist. Der Index "-" an der rechten Schulter der Buchstaben "n" oder "p" bedeutet, daß die Schicht oder Region relativ schwach dotiert ist.
  • Zunächst wird unter Bezugnahme auf die 12 bis 14 der Stand der Technik anhand eines Beispiels erläutert.
  • Der einschlägige Stand der Technik wird anhand von 12 erläutert: 12 zeigt einen Querschnitt durch einen bekannten lateralen MOSFET, bei dem im Oberflächenteil eines p-leitenden Halbleitersubstrats 1 eine n-leitende Topfregion 2 gebildet ist, in deren Oberflächenteil wiederum, örtlich selektiv, eine p-leitende Topfregion 3 gebildet ist. Im Oberflächenteil der p-leitenden Topfregion 3 sind eine n+-leitende Quellenregion 4 und eine p+-leitende Kontaktregion 5 gebildet. Über einem Randbereich der p-leitenden Topfregion 3 befindet sich eine Steuerelektroden-Oxidschicht 6 und auf dieser eine Steuerelektrode 7, und in einem Oberflächenteil der n-leitenden Topfregion 2 ist eine n+-leitende Abflußregion 8 in einem Abstand von der p-leitenden Topfregion 3 gebildet. In Kontakt mit der Quellenregion 4 und der Kontaktregion 5 steht eine Quellenelektrode 10 und in Kontakt mit der Abflußregion 8 steht eine Abflußelektrode 11.
  • Die n+-leitende Quellenregion 4 und n-leitende Topfregion 2 sind im Abstand voneinander angeordnet und dazwischen liegt ein vorerstreckter Randbereich der p-leitenden Quellenregion 3, der zwischen die Regionen 2 und 4 hineinragt. Die Steuerelektroden-Oxidschicht 6 und die Steuerelektrode 7 erstrecken sich bis in die Nähe der n+-leitenden Abflußregion 8. Eine LOCOS-Oxidschicht 9 (local oxidation of silicon, örtliche Oxidation von Silizium) ist auf demjenigen Teil der Topfregion 2 gebildet, der zwischen dem Teil der Steuerelektrode 7 auf der Seite des Abflusses und der n+-leitenden Abflußregion 8 liegt, um in diesem dazwischenliegenden Teil der Topfregion 2 unterhalb der Steuerelektrode 7 das elektrische Feld zu vermindern und entspannen (Relaxation), und für derartige Zwecke. An der Rückseite des p-leitenden Halbleitersubstrats 1 ist eine rückseitige Elektrode 12 gebildet, die im Betrieb üblicherweise mit einem Potential vorgespannt wird, das gleich dem Potential der Quellenelektrode 10 ist.
  • Wenn im Zustand, in dem an die Abflußelektrode 11 eine bezüglich des Potentials der Quellenelektrode 10 positive Spannung anliegt, an die Steuerelektrode 7 eine Spannung angelegt wird, die niedriger ist als die Schwellenspannung, fließt im MOSFET nach 12 keinerlei Strom, da der pn-Übergang zwischen der p-leitenden Topfregion 3 und der n-leitenden Topfregion 2 in Sperrichtung vorgespannt ist. Ist jedoch die an die Steuerelektrode 7 angelegte Spannung höher als die Schwellenspannung, so wird im Oberflächenteil der p-leitenden Topfregion 3 unterhalb der Steuerelektrode 7 eine Inversionsschicht gebildet, und da dann ein Strom von der n+-leitenden Abflußregion 8 zur n+-leitenden Quellenregion 4 über die n-leitende Topfregion 2 und die im Oberflächenteil der p-leitenden Topfregion 3 gebildete Inversionsschicht fließt, werden die bekannten MOSFET Schaltoperationen ausgeführt.
  • Da die p-leitende Topfregion 3 und das p-leitende Halbleitersubstrat 1 voneinander aufgrund der n-leitenden Topfregion 2 einen Abstand haben, kann mit dem MOSFET des beschriebenen Aufbaus das spannungsseitige Schalten (high side switching) durchgeführt werden, bei dem im EIN-Zustand des MOSFETs die Potentiale der n+-leitenden Quellenregion 4 und der p-leitenden Topfregion 3 hoch werden. Zum Verbessern der Kompromißbeziehung zwischen der Durchbruch-Spannung und der EIN-Spannung im lateralen MOSFET mit dem beschriebenen Aufbau ist es wirksam, einen Aufbau mit reduziertem Oberflächen-Feld zu verwenden (im folgenden als "RESURF-Aufbau" bezeichnet, für reduced surface field structure). Bei der Anwendung des RESURF-Aufbaus ist die gesamte Verunreinigungsmenge pro Flächeneinheit in der n-leitenden Topfregion 2 auf etwa 1·1012 cm–2 festgesetzt, was die RESURF-Bedingung ist.
  • Beim bekannten lateralen MOSFET mit dem Aufbau nach 12 ist die Verunreinigungskonzentration im Teil der n-leitenden Topfregion 2 in der Nähe des Übergangs zwischen der p-leitenden Topfregion 3 und der n-leitenden Topfregion 2 aufgrund der Diffusion zum Bilden p-leitenden Topfregion 3 sehr niedrig. Beim Aufbringen der LOCOS-Oxidschicht 9 nach der Bildung der n-leitenden Topfregion 2 werden die üblicherweise als Verunreinigungen des p-Typs im Halbleitersubstrat 1 verwendeten Boratome in die wachsenden LOCOS-Oxidschicht herausgezogen. Aufgrund dieses Herausziehens des Bors steigt die Netto-n-Verunreinigungskonzentration in der n-leitenden Topfregion unter der LOCOS-Oxidschicht 9 an und der Gradient der Verunreinigungskonzentration wird von der Nachbarschaft des Übergangs zwischen den Topfregionen 2 und 3 zum quellenseitigen Ende der LOCOS-Oxidschicht 9 speziell steil, wie 13 zeigt. Die Struktur nahe der Siliziumoberfläche von der p-leitenden Topfregion 3 bis zum quellenseitigen Ende der LOCOS-Oxidschicht 9 ist schematisch in 13(a) gezeigt. Das Verunreinigungskonzentrationsprofil über den von 13(a) gezeigten Aufbau hinweg ist in 13(b) gezeigt.
  • 13(c) zeigt das Profil der elektrischen Feldstärke in der Nähe der Lawinenspannung unter den RESURF-Bedingungen, bei denen die Verarmungsschicht, die sich vom Übergang zwischen der Topfregion 2 und dem Substrat 1 (siehe 12) her ausdehnt, und die Verarmungsschicht, die sich vom Übergang zwischen der Topfregion 2 und der Topfregion 3 her ausdehnt, beim in 13(b) gezeigten Verunreinigungskonzentrationsprofil in Berührung zueinander kommen und die seitlichen Ausdehnungen der Verarmungsschichten vergrößert sind (RESURF-Effekte). Gemäß 13(c) ist die elektrische Feldstärke in der Nachbarschaft des Übergangs zwischen den Topfregionen 2 und 3 niedrig; sie weist ein Maximum im Bereich des quellenseitigen Endes der LOCOS-Oxidschicht 9 auf, bei dem die Verunreinigungskonzentration scharf ansteigt. Wenn die Verunreinigungskonzentration in der n-leitenden Topfregion 2 niedrig ist, zeigt die elektrische Feldstärke das Maximum im Bereich des abflußseitigen Endes der LOCOS-Oxidschicht 9.
  • Da die elektrische Feldstärke den Maximalwert im Bereich des quellenseitigen Endes der Oxidschicht 9 aufweist, ist die zwischen der Topfregion 3 und dem quellenseitigen Ende der LOCOS-Oxidschicht 9 gehaltene Komponente der Spannung, die angegeben wird durch die Integration der elektrischen Feldstärke, niedrig. Wenn die Verunreinigungskonzentration im Teil der n-leitenden Topfregion 2 zwischen der p-leitenden Topfregion 3 und dem quellenseitigen Endteil der LOCOS-Oxidschicht 9 niedrig ist, so sind die Elektronen, die von der im Oberflächenteil der Topfregion 3 unterhalb der Steuerelektrode 7 durch Anlegen einer Spannung, die höher ist als die Schwellenspannung, an die Steuerelektrode gebildete Kanalregion in die n-leitende Topfregion 2 fließen, dafür verantwortlich, sich den JFET-Effekten zu unterwerfen. Insofern steigt der EIN-Widerstand und die Kompromißbeziehung zwischen der Durchbruch-Spannung und dem EIN-Widerstand wird ungünstiger. Da die Verunreinigungskonzentration in der n-leitenden Topfregion 2 erniedrigt werden muß, wenn die RESURF-Effekte nicht gebraucht werden, wird der Anstieg des EIN-Widerstands durch die JFET-Effekte bemerkbarer. Da die elektrische Feldstärke unterhalb des steuerelektrodenseitigen Endteils der LOCOS-Oxidschicht 9 sehr hoch wird, wenn die Topfregion 2 stark dotiert ist, wird die Durchbruch-Spannung beeinträchtigt. Es ist deshalb nicht möglich, die n-leitende Topfregion 2 so hoch zu dotieren.
  • Wenn der laterale MOSFET mit dem Aufbau gemäß 12 als spannungsseitiger Schalter verwendet wird, treten die beschriebenen Probleme auf. 14 zeigt eine Ersatzschaltung eines allgemeinen Schaltungsbeispiels eines spannungsseitigen Schalters unter Verwendung eines MOSFETs 21. Der MOSFET 21 weist einen Abflußanschluß D auf, der mit einer Stromquelle verbunden ist, sowie einen Quellenanschluß S, der mit einer Belastung 22 verbunden ist. Das Quellenpotential im Ein-Zustand des MOSFETs 21 beträgt nahezu Vdd (= Vdd – EIN-Spannung des MOSFETs).
  • 15 veranschaulicht anhand einer Querschnittsansicht die Ausdehnung der Verarmungsschicht im EIN-Zustand des lateralen MOSFETs, der als spannungsseitiger Schalter verwendet wird. Im EIN-Zustand des MOSFETs 21 dehnt sich eine Verarmungsschicht vom pn-Übergang zwischen der n-leitenden Topfregion 2 und dem p-leitenden Halbleitersubstrats 1 durch die zwischen die Abflußelektrode 11 und die rückseitige Elektrode 12 angelegte Spannung (Abflußspannung Vdd – Erd- oder Massepotential GNB) aus. Bei ansteigender angelegter Spannung kommt die Verarmungsschicht, die sich vom pn-Übergang zwischen der Topfregion 2 und dem Substrat 1 ausdehnt, in Kontakt mit der Verarmungsschicht, die sich vom pn-Übergang zwischen der Topfregion 3 und der Topfregion 2 ausdehnt. Außerdem wird eine Durchgreiferscheinung, also die Sperrschichtenberührung (punchthrough), bewirkt, die einen Strom IPT. von der Topfregion 3 zum Halbleitersubstrat 1 zum Fließen bringt. Da der Strom IPT diese Belastung 22 umgeht, bewirkt er einen invaliden Strom. Es ist also unmöglich, den primären Zweck zu erreichen, einen durch die Belastung 22 fließenden Strom zu erzeugen.
  • Wenngleich die Durchgreifspannung vom Verunreinigungskonzentrationsgradienten in der n-leitenden Topfregion 2 abhängt, wird sie doch fundamental höher mit einer Erhöhung der gesamten Verunreinigungsmenge in dem Teil der Topfregion 2, der unterhalb der Topfregion 3 liegt, und mit einer Vergrößerung der wesentlichen Dicke der Topfregion 2. Hier besteht die wesentliche Dicke der Topfregion 2 aus der Dicke des verbleibenden Teils dieser Region nach Abzug des Teils, dessen Leitfähigkeitstyp durch die p-leitende Topfregion 3 invertiert worden ist, von der n-leitenden Topfregion 2. Wenn die Topfregion 2 sich unter RESURF-Bedingungen befindet, beträgt die gesamte Verunreinigungsmenge pro Flächeneinheit in der Topfregion 2 etwa 1·1012 cm–2. Die gesamte Verunreinigungsmenge im Teil der Topfregion 2 unterhalb der Topfregion 3 ist jedoch erheblich reduziert, da in diesem Teil der Region 2 die Verunreinigung vom n-Typ durch die Verunreinigung vom p-Typ in der Topfregion 3 gelöscht ist. Die verbleibende Dicke der Topfregion 2 unterhalb der Topfregion 3 ist also reduziert.
  • Da der hochdotierte Teil der n-leitenden Topfregion 2 nahe der Oberfläche durch die p-leitende Topfregion 3 speziell dann gelöscht ist, wenn die Topfregion 2 durch Diffusion gebildet ist, sind die gesamte Verunreinigungskonzentration und die Dicke der Topfregion 2 erheblich reduziert. Wenn auch diese Nachteile durch Verlängerung der Diffusionstiefe der Topfregion 2 vermieden werden, bleibt doch der Nachteil, daß die Diffusionsbehandlung bei hoher Temperatur für eine lange Zeit durchgeführt werden muß. Da es eine gewisse Grenze für die Verlängerung der Diffusionstiefe der n-leitenden Topfregion 2 in der beschriebenen Weise gibt, ist es schwierig, die gewünschten Verbesserungen zu erzielen. Da die p-leitende Topfregion 3 und das p-leitende Halbleitersubstrat 1 mit gleichem Potential vorgespannt sind, wenn der oben beschriebene MOSFET als unterspannungsseitiger Schalter verwendet wird, treten dann die beschriebenen Nachteile nicht auf.
  • Im folgenden wird unter Bezugnahme auf die 1 bis 11 im einzelnen die Erfindung anhand von bevorzugten Ausführungsbeispielen beschrieben.
  • Erste Ausführungsform
  • 1 zeigt im Querschnitt einen lateralen MOSFET gemäß der ersten erfindungsgemäßen Ausführungsform.
  • Im Vergleich zum Aufbau des MOSFETs nach dem Stand der Technik gemäß 12 enthält der MOSFET nach der ersten Ausführungsform eine zusätzliche n-leitende Topfregion 13, die von der auch beim Stand der Technik vorhandenen n-leitenden Topfregion 2 unterschiedlich ist. Zur klareren Beschreibung wird die Topfregion 2 im folgenden bezeichnet als "erste n-Topfregion 2" und die zusätzliche Topfregion 13 als "zweite n-Topfregion 13". Die zweite n-Topfregion 13 ist so ausgebildet, daß sie die p-leitende Topfregion 3 umgibt.
  • Die übrige Struktur und die Schaltoperationen sind die gleichen wie beim bekannten MOSFET nach 12 und werden hier nicht erneut beschrieben. Beim MOSFET nach der ersten Ausführungsform entsprechen das p-leitende Halbleitersubstrat 1 einer Halbleiterschicht, die erste n-Topfregion 2 einer ersten Halbleiterregion, die p-Topfregion 3 einer Kanalregion, die Steuerelektroden-Oxidschicht 6 einer Steuerelektroden-Isolierschicht und die LOCOS-Oxidschicht 9 einer dicken Isolierschicht für die Relaxation des elektrischen Felds. Die zweite n-Topfregion 13 stellt eine zweite Halbleiterregion dar. Soweit sich diese Konfigurationen von denen von 12 unterscheiden, werden sie später beschrieben.
  • Die Verunreinigung des n-Typs in der zweiten n-Topfregion 13 hat einen Konzentrationsgradienten aufgrund ihres seitwärtigen Eintreibens. Die Verunreinigungskonzentration im Teil der ersten n-Topfregion 2 steigt in der Nachbarschaft der LOCOS-Oxidschicht 9 nicht an, steigt aber im Teil der ersten n-Topfregion 2 in der Nachbarschaft der p-Topfregion 3 an. Insofern zeigt die Verunreinigungskonzentration im Teil der ersten n-Topfregion 2 unterhalb der Steuerelektrode 7 eine relativ gleichförmige Verteilung. Die Struktur nahe der Si-Oberfläche von der p-Topfregion 3 zur LOCOS-Oxidschicht 9 ist schematisch in 2(a) dargestellt, und das Verunreinigungskonzentrationsprofil über diese in 2(a) dargestellte Struktur ist in 2(b) aufgetragen. Die Verunreinigungskonzentration verteilt sich relativ gleichförmig in der Nachbarschaft der Si-Oberfläche von der p-Topfregion 3 zum quellenseitigen Endteil der LOCOS-Oxidschicht 9 mit Ausnahme der unmittelbaren Nachbarschaft zum Übergang zwischen der p-Topfregion 3 und der ersten n-Topfregion 2.
  • 2(c) zeigt schematisch für das in 2(b) gezeigte Verunreinigungskonzentrations Verteilungsprofil das Profil der Feldstärke des elektrischen Felds um die Lawinenspannung unter den RESURF-Bedingungen, bei denen die Verarmungsschicht, die sich von der Übergangsschicht zwischen der ersten n-Topfregion 2 und dem p-Halbleitersubstrat 1 (siehe 1) her ausdehnt, in Berührung mit der Verarmungsschicht kommt, die sich von der Übergangsschicht zwischen der n-Topfregion 2 und der p-Topfregion 3 her ausdehnt und die lateralen Ausdehnungen der Verarmungsschichten verstärkt werden (RESURF-Effekte). Gemäß 2(e) zeigt die elektrische Feldstärke Spitzen in der Nachbarschaft des Übergangs zwischen den Topfregionen 2 und 3 und in der Nachbarschaft des quellenseitigen Endteils der Oxidschicht 9. Insofern ist die Spannungskomponente, die sich zwischen der ersten n-Topfregion 2 und dem quellenseitigen Endteil der Oxidschicht 9 einstellt und die durch die Integration der elektrischen Feldstärke ausgedrückt wird, höher als die in 13(e) gezeigte Spannungskomponente nach dem Stand der Technik.
  • Da die Verunreinigungskonzentration nahe der Oberfläche der ersten n-Topfregion 2 unterhalb der Steuerelektrode 7 hoch ist und die JFET-Effekte unterdrückt werden, wird der EIN-Widerstand reduziert. Und da sich die zweite n-Topfregion 13 an die ersten n-Topfregion 2 anschließt, ist die Menge der Verunreinigung des n-Typs unter der p-Topfregion 3 höher als beim MOSFET nach dem in 12 gezeigten Stand der Technik. Die Übergangsschicht zwischen der zweiten n-Topfregion 13 und dem p-Halbleitersubstrat 1 kann sich tief erstrecken, und somit kann die Durchgreif-Durchbruch-Spannung des MOSFETs nach der ersten Ausführungsform, der als spannungsseitiger Schalter verwendet wird, erhöht werden. Und die zweite n-Topfregion 13 und die erste n-Topfregion 2 können problemlos gleichzeitig thermisch behandelt werden, so daß sich nur eine minimale Erhöhung des Aufwands an Herstellungsschritten ergibt.
  • Zweite Ausführungsform
  • 3 zeigt im Querschnitt einen lateralen MOSFET gemäß einer zweiten erfindungsgemäßen Ausführungsform. Er unterscheidet sich vom MOSFET gemäß der ersten Ausführungsform darin, daß eine erste n-Topfregion 22, die der mit 2 bezeichneten ersten Halbleiterregion von 12 und 1 entspricht, sich nicht bis unter der Quellenelektrode 10 erstreckt, und die zweite n-Topfregion 13 stärker dotiert ist als diese erste n-Topfregion 22. Dieses Verunreinigungskonzentrationsschema erleichtert es zu verhindern, daß die Verunreinigungskonzentration im Teil unter der Steuerelektroden-Oxidschicht 6 und zwischen der p-Topfregion 3 und der LOCOS-Oxidschicht 9 so hoch wird, daß sie die Durchbruch-Spannung erniedrigt, wenn die zweite n-Topfregion 13 stärker dotiert wird, um die Durchgreif-Durchbruch-Spannung weiter zu erhöhen. Da die anderen Konfigurationen und die Schaltoperationen die gleichen sind wie beim MOSFET gemäß der ersten Ausführungsform, werden sie hier nicht erneut beschrieben.
  • Der MOSFET mit dem Aufbau gemäß 3 wird in folgender Weise hergestellt: Zuerst werden örtlich selektiv im Oberflächenteil des p-Halbleitersubstrats 1, wie in 4 dargestellt ist, die LOCOS-Oxidschicht 9 und eine LOCOS-Oxidschicht 19 gebildet. Das p-Halbleitersubstrat 1 wird im Oberflächenbereich der Region, in der die erste n-Topfregion 22 gebildet werden soll, und im Oberflächenbereich der Region, in der die zweite n-Topfregion 13 gebildet werden soll, freigelegt und dann werden Verunreinigungsionen in selbstjustierender Weise in diejenigen Region des Substrats implantiert, in denen die Regionen 22 und 13 gebildet werden sollen, wobei die LOCOS-Oxidschichten 9 und 19 als Masken verwendet werden. Feine gepunktete Linien nahe der Oberfläche des p-Halbleitersubstrats 1 stellen in 4 die implantierten Verunreinigungsatome des n-Typs dar.
  • Sodann wird die Oberfläche der Substratregion, in der die erste n-Topfregion 22 gebildet worden ist, mit Photoresist bedeckt und eine in 5 dargestellte Maske 14 geschaffen, woraufhin Verunreinigungsionen des n-Typs in selbstjustierender Weise weiter in die Region des Substrats 1 implantiert werden, in der die zweite n-Topfregion 13 gebildet werden soll, wobei die LOCOS-Oxid schichten 9, 19 und der Film 14 als Masken verwendet werden. Bei diesem Schritt der Ionenimplantierung wird keine weitere Verunreinigung des n-Typs in den Bereich implantiert, in dem die erste n-Topfregion 22 gebildet ist. In 5 zeigen gepunktete Linien nahe der Oberfläche des Halbleitersubstrats 1 die implantierten Verunreinigungsatome des n-Typs an. Die breiter gestrichelten Linien symbolisieren hierbei eine höhere Verunreinigungskonzentration als die fein gepunkteten Linien.
  • Sodann wird, wie 6 zeigt, der Film der Implantierungsmaske 14 entfernt. Die Durchführung einer Wärmebehandlung dient dazu, die implantierten Verunreinigungsatome des n-Typs so vorzutreiben, daß die n-Topfregionen 22 und 13 gebildet werden. Da bei der zweien Ausführungsform die Ionenimplantierungsbereiche zum Bilden der ersten n-Topfregion 22 und der zweiten n-Topfregion 13 durch die gleiche Art von gleichzeitig gebildeten Oxidmasken (LOCOS-Oxidschichten 9 und 19) bestimmt werden, entstehen die Topfregionen 22 und 13 mit hervorragender Positionsgenauigkeit, ohne daß auf eine präzise Maskenpositionierung allzuviel Aufmerksamkeit verwendet werden müßte. Die LOCOS-Oxidschicht 9 wird dann einmal entfernt und anschließend wieder in der in 3 gezeigten Position gebildet. Bei anderen Ausführungsformen wird zum Bilden der Topfregionen 2 und 22 nur die LOCOS-Oxidschicht 19 verwendet und die LOCOS-Oxidschicht 9 in einem späteren Schritt hergestellt. Im Gegensatz hierzu wird bei der zweiten Ausführungsform die LOCOS-Oxidschicht 9 zweimal gebildet, an gegeneinander versetzten Positionen.
  • Dritte Ausführungsform
  • 7 zeigt einen lateralen MOSFET gemäß einer dritten Ausführungsform, und zwar in 7(a) im Querschnitt und in 7(b) in einer Draufsicht unter Darstellung des planaren Musters einer Ionenimplantierungsmaske zum Bilden einer n-Topfregion 32. Das Maskenmuster von 7(b) ist auf die Querschnittsstruktur von 7(a) ausgerichtet. Wie 7(a) zeigt, unterscheidet sich der MOSFET nach der dritten Ausführungsform von dem der ersten Ausführungsform dadurch, daß die Topfregionen 2 und 13 weggelassen sind und die n-Topfregion 32 im MOSFET anstelle der Topfregionen 2 und 13 in demjenigen Bereich gebildet ist, in dem sich bei der ersten Ausführungsform die Topfregionen 2 und 13 befinden. Für die Zwecke der folgenden Beschreibung wird der MOSFET nach der dritten Ausführungsform als in drei Abschnitte geteilt angesehen, nämlich einen Kanalabschnitt A, einen Driftabschnitt B und einen Abflußabschnitt C.
  • Der Kanalabschnitt A stellt einen Abschnitt zwischen dem abflußseitigen Ende der p-Topfregion 3 und deren gegenüberliegendem Ende dar; der Driftabschnitt B ist ein Abschnitt zwischen dem abflußseitigen Ende der p-Topfregion 3 und dem quellenseitigen Ende der n+-Abflußregion 8; und der Abflußabschnitt C enthält die n+-Abflußregion 8 von ihrem quellenseitigen Ende her. Beim in der beschriebenen Weise geteilten MOSFET ist die wesentliche Verunreinigungsmenge in der n-Topfregion 32 in der Nachbarschaft des Driftabschnitts B und des Abflußabschnitts C niedriger als in der Nähe des Kanalabschnitts A. Die n-Topfregion 32 ist im Kanalabschnitt A tiefer als im Driftabschnitt B und im Abflußabschnitt C. Da die weitere Konfiguration und die Schaltoperationen die gleichen sind wie die beim MOSFET nach der ersten Ausführungsform, werden sie hier nicht erneut beschrieben.
  • Im folgenden wird die Ionenimplantierungsmaske zum Bilden der n-Topfregion 32, die das oben beschriebene Verunreinigungsverteilungsprofil zeigt, beschrieben. Wie 7(b) zeigt, hat eine Ionenimplantierungsmaske 40 eine zum Kanalabschnitt A vollständige Öffnung und zum Driftabschnitt B und zum Abflußabschnitt C Öffnungen mit einem Öffnungsverhältnis von beispielsweise 1 : 2. In dem Teil der Maske 40, der den Abschnitten B und C entspricht, wechseln sich zueinander parallele Streifen, nämlich Öffnungsstreifen 41 und Nichtöffnungsstreifen 42, ab. Die Streifen 41 und 42 sind beispielsweise 1 μm breit. Die Öffnungen in der Ionenimplantierungsmaske 40 sind um die Diffusionslänge enger gemacht, mit der die implantierten Verunreinigungsatome durch die Wärmebehandlung durch den Halbleiter diffundieren. Bei der Herstellung der Ionenimplantierungsmaske 40 wurde die LOCOS-Oxidschicht 19 aufgebracht, die Schicht 9 jedoch nicht.
  • Die Netto-Verunreinigungsmenge in der n-Topfregion 32 ist nach Durchführung verschiedener Arten von Wärmebehandlungen zum Herstellen des Bauteils nicht immer proportional dem Öffnungsverhältnis aufgrund der Verunreinigungskonzentration im p-Halbleitersubstrat 1. Da jedoch die n-Topfregion 32 in dem den Nicht-Öffnungsstreifen 42 der Ionenimplantierungsmaske 40 entsprechenden Teil aufgrund der Verunreinigungsdiffusion durch die Wärmebehandlung kontinuierlich ist, ist die mittlere Verunreinigungsmenge in der n Topfregion 32 im Kanalabschnitt A höher als in den Drift- und Abflußabschnitten B und C. Es wird deshalb die einzige n-Topfregion 32 im Kanalabschnitt A tief gebildet und in den Abschnitten B und C weniger tief gebildet, wie 7(a) zeigt. Da es also nicht notwendig ist, wie bei der zweiten Ausführungsform die Ionenimplantierung zweimal auszuführen, werden die gleichen Effekte wie die der MOSFETs nach der ersten oder zweiten Ausführungsform erhalten, jedoch ohne daß eine Vermehrung der Herstellungsschritte bewirkt wird.
  • Durch Öffnen nur eines Teils der Ionenimplantierungsmaske 40 im Bereich des Kanalabschnitts A so, daß trotzdem noch das Öffnungsverhältnis dort höher ist als das Öffnungsverhältnis in den Abschnitten B und C, anstelle eines vollen Öffnens der Maske 40 im Abschnitt A, werden die gleichen Effekte erzielt. Beim thermischen Vorwärtstreiben der Verunreinigungsatome ist es für die n-Topfregion 32 nicht immer erforderlich, daß ihre Verteilung in dem den Nichtöffnungsstreifen 42 der Maske 40 entsprechenden Teil stetig wird. Wenn die mittlere Netto Verunreinigungskonzentration in der n-Topfregion 32 im Driftabschnitt B zwischen 0,5·1012 cm–2 und 3,0·1012 cm–2 beträgt, was die RESURF-Bedingung ist, kann die Kompromißbeziehung zwischen dem EIN-Widerstand und der Durchbruch-Spannung aufgrund der RESURF-Effekte reduziert werden, die man durch passende Vorgabe der Verunreinigungskonzentration im p-Halbleitersubstrat 1 erhält.
  • Vierte Ausführungsform
  • 8 zeigt einen lateralen MOSFET gemäß einer vierten Ausführungsform, und zwar in der 8(a) im Querschnitt und in der 8(b) in Draufsicht unter Darstellung des planaren Musters einer Ionenimplantierungsmaske zum Bilden der n Topfregion 32. Da die Querschnittstruktur des MOSFETs nach der vierten Ausführungsform die gleiche ist wie die des MOSFETs nach der dritten Ausführungsform, wie 8(a) zeigt, wird sie nicht erneut beschrieben. Unterschiedlich vom MOSFET nach der dritten Ausführungsform ist jedoch die Öffnungsform im Teil einer abgewandelten Ionenimplantierungsmaske 50 im Bereich des Driftabschnitts B und des Abflußabschnitts C im MOSFET nach der vierten Ausführungsform. Die Ionenimplantierungsmaske 50 weist hier im Bereich der Abschnitte B und C Öffnungen 51 in einem Maskengitter 52 auf. Die Öffnungen 50 sind als jeweilige quadratische Inseln geformt, wie 8(b) zeigt. Sie sind um die Diffusionslänge, für die die implantierten Verunreinigungsatome aufgrund der Wärmebehandlung durch den Halbleiter hindurch diffundieren, enger gestaltet.
  • Wenn das Öffnungsverhältnis im Teil der Ionenimplantierungsmaske 50, der den Abschnitten B und C entspricht, gleich dem Öffnungsverhältnis bei der dritten Ausführungsform ist, wird die n-Topfregion 32 mit im wesentlichen der gleichen Struktur wie die der dritten Ausführungsform gebildet und werden die gleichen Effekte wie beim MOSFET nach der dritten Ausführungsform erhalten. Werden die n-leitenden Inseln durch das thermische Eintreiben der Verunreinigungsatome nicht miteinander verbunden und wird somit nicht eine einzige n-Topfregion 32 gebildet, so können die plangemäßen MOSFET Operationen nicht ablaufen, da kein zusammenhängender Driftabschnitt B entsteht. Um diese Schwierigkeit zu vermeiden, muß die Ionenimplantierungsmaske 50 ein Muster haben, das es leicht macht, die Verunreinigungsdiffusionslänge von den Öffnungen 51 aus länger zu machen als wenigstens die Breite der Streifen des Maskengitters 52.
  • 9 zeigt eine abgewandelte Ausführung der vierten Ausführungsform, nämlich in 9(a) eine Querschnittsansicht und in 9(b) eine Draufsicht unter Darstellung des planaren Musters einer Ionenimplantierungsmaske 60. Der in 9(a) dargestellte Querschnitt ist der gleiche wie der in 8(a) dargestellte. Die Ionenimplantierungsmaske 60 hat Öffnungen 61 und ein Maskengitter 62, wie es in 9(b) dargestellt ist, und kann problemlos verwendet werden.
  • Die Formen der Öffnungen 51 und 61 sind nicht darauf beschränkt, quadratisch zu sein. Es sind viele Veränderungen und Modifizierungen für die Formen der Öffnungen und für das Maskengitter sowie für deren Anordnungsmuster möglich.
  • Fünfte Ausführungsform
  • 10 zeigt einen lateralen MOSFET gemäß einer fünften Ausführungsform, und zwar zeigt die 10(a) eine Schnittansicht und die 10(b) eine Draufsicht unter Darstellung des planaren Musters einer Ionenimplantierungsmaske 80 zum Bilden einer n-Topfregion 72. Das planare Maskenmuster gemäß der 10(b) ist auf die Darstellung des Querschnittsaufbaus gemäß 10(a) ausgerichtet. In der Zeichnung ist der MOSFET wiederum eingeteilt in einen Kanalabschnitt A, einen Driftabschnitt B und einen Abflußabschnitt C. Wie die 10(a) zeigt, umfaßt der MOSFET nach der fünften Ausführungsform die n-Topfregion 72, die im Kanalabschnitt A und im Abflußabschnitt C tiefer ausgebildet ist als im Driftabschnitt B. Die wesentliche Verunreinigungsmenge in der n-Topfregion 72 ist im Driftabschnitt B kleiner als in der Nachbarschaft des Kanalabschnitts A oder in der Nachbarschaft des Abflußabschnitts C. Da die anderen MOSFET Konfigurationen die gleichen sind wie die der dritten Ausführungsform, werden sie hier zur Vermeidung von Wiederholungen nicht erneut beschrieben.
  • Im folgenden wird die Ionenimplantierungsmaske 80 zum Bilden der n-Topfregion 72 mit der Verunreinigungsverteilung und den Tiefenprofilen wie angegeben beschrieben. Entsprechend 10(b) ist die Ionenimplantierungsmaske 80 in ihren dem Kanalabschnitt A und dem Abflußabschnitt C entsprechenden Teilen vollständig offen, während ihr Öffnungsverhältnis in dem dem Driftabschnitt B entsprechenden Teil kleiner als 1 ist. Im dargestellten Beispiel besteht die Ionenimplantierungsmaske 80 in ihrem dem Abschnitt B entsprechenden Teil aus Öffnungsstreifen 81 und Nichtöffnungs- oder Gitterstreifen 82, die parallel zueinander laufen. Alternativ kann der dem Abschnitt B entsprechende Teil der Maske 80 ein planares Muster mit inselförmigen Öffnungen in gleicher Weise wie die Maske der vierten Ausführungsform umfassen. Die Öffnungen in der Maske 80 sind um die Diffusionslänge enger gemacht, für die die implantierten Verunreinigungsatome aufgrund der Wärmebehandlung durch den Halbleiter hindurch diffundieren.
  • Da in dem im Driftabschnitt B liegenden Teil der n-Topfregion 72 in der Nachbarschaft des Abflußabschnitts C ein Gradient der Verunreinigungsmenge bewirkt wird, wird die Erniedrigung der Durchbruch-Spannung im EIN-Zustand des Bauteils (die EIN-Durchbruch-Spannungs-Erniedrigung) verringert. Diese Erniedrigung tritt dann auf, wenn die Raumladungsverteilung im Bereich des starken elektrischen Felds des Driftabschnitts B, das dann erscheint, wenn eine hohe Spannung angelegt wird, durch die in diesen Bereich des starken elektrischen Felds fließenden Majoritätsträger (im beschriebenen Beispiel Elektronen) modifiziert wird und die elektrische Feldstärke im abflußseitigen Endteil der Driftregion B ansteigt. Wenn die elektrische Feldstärke im abflußseirigen Randteil des Driftabschnitts B ansteigt, erniedrigen die durch die Stoßionisation der Träger erzeugten Minoritätsträger (in diesem Fall Löcher) die elektrische Feldstärke im zentralen Teil des Bereichs des starken elektrischen Felds und die Folge ist eine Spannungserniedrigung durch eine Stromerhöhung (negativer Widerstand). Als Ergebnis ist die Durchbruch-Spannung im EIN-Zustand des Bauteils erniedrigt.
  • Wenn der Gradient der Verunreinigungsmenge im abflußseitigen Randteil des Driftabschnitts B existiert, kann verhindert werden, daß die EIN-Durchbruch-Spannung niedriger wird, und zwar aufgrund des Unterdrückungseffekts des negativen Widerstands, der auf dem durch den Stromanstieg langgestreckten Bereich des starken elektrischen Felds beruht. Durch passende Vorgabe des Gradienten der Verunreinigungskonzentration ist es möglich, die EIN-Durchbruch-Spannung so festzusetzen, daß sie höher ist als die statische Durchbruch-Spannung. Im Falle des vollständigen Öffnens der Teile der Ionenimplantierungsmaske 80, die dem Kanalabschnitt A und dem Abflußabschnitt C entsprechen, kann das Öffnungsverhältnis in dem dem Kanalabschnitt A entsprechenden Teil und das Öffnungsverhältnis in dem dem Abflußabschnitt C entsprechenden Teil so vorgegeben werden, daß sie voneinander unterschiedlich sind, angesichts der notwendigen Durchgreif-Durchbruch-Spannung und EIN-Durchbruch-Spannung. Der dem Abschnitt A entsprechende Teil und der dem Abschnitt C entsprechende Teil der Ionenimplantierungsmaske 80 können ohne Problem mit veränderlichem Öffnungsverhältnis geschaffen werden.
  • 11 zeigt eine Abwandlung des lateralen MOSFETs gemäß der fünften Ausführungsform, und zwar zeigt 11(a) eine Schnittansicht und 11(b) eine Draufsicht unter Darstellung eines abgewandelten planaren Musters einer Ionenimplantierungsmaske 100 zum Bilden einer n-Topfregion 92. In dem dem Driftabschnitt B entsprechenden Teil der Maske 100 sind Öffnungen 101 gebildet, die auf der dem Abflußabschnitt C zugewandten Seite breiter sind als auf der dem Kanalabschnitt A zugewandten Seite. Zwischen den Öffnungen 101 liegende Gitterstreifen 102 sind im dem dem Driftabschnitt B entsprechenden Teil der Maske 100 auf der nahe beim Abschnitt C liegenden Seite schmaler als auf der dem Abschnitt A naheliegenden Seite. Die Maske 100 mit dem beschriebenen Muster kann problemlos zum Herstellen der Abwandlung des MOSFETs nach der fünften Ausführungsform verwendet werden. Kurz dargestellt, wird das Öffnungsverhältnis in dem dem Abschnitt B entsprechenden Teil der Maske 100 in Richtung zum dem Abschnitt C entsprechenden Teil der Maske höher. Hierdurch wird die in 11(a) erkennbare n-Topfregion 92 unter Verwendung der Ionenimplantierungsmaske 100 geschaffen und das Kompromißverhältnis zwischen dem EIN-Widerstand und der EIN-Durchbruch-Spannung ist weiter reduziert.
  • Wie oben beschrieben, erhält man gemäß der Erfindung einen lateralen MOSFET mit hoher Durchbruch-Spannung und niedrigem EIN widerstand aufgrund der Tatsache, daß die Verunreinigungskonzentration in den n-leitenden Topfregionen 2, 22, 32, 72 oder 92 zwischen der p-Topfregion 3 und der LOCOS-Oxidschicht 9 optimiert ist. Da im Rahmen der Erfindung die Menge der Verunreinigung und die Dicke der n-Topfregion unter der p-Topfregion 3 erhöht werden können, wird die für eine Anordnung als spannungsseitiger Schalter notwendige Durchgreif-Durchbruch-Spannung zwischen dem p-Halbleitersubstrat 1 und der p-Topfregion 3 höher.
  • Obwohl die Erfindung anhand von Ausführungsbeispielen beschrieben wurde, sind Änderungen und Modifikationen dem Fachmann zugänglich. Beispielsweise ist, obwohl bei der Beschreibung der Ausführungsbeispiele der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ ist, die Erfindung auch bei MOSFETs anwendbar, bei denen der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ ist.
  • Das Halbleiterbauteil und das Verfahren zu seiner Herstellung gemäß der Erfindung sind nützlich zum Erhalten einer Halbleiter-Schaltvorrichtung und sind besonders geeignet zum Erhalten eines lateralen MOSFETs, der sich als spannungsseitiger Schalter eignet.

Claims (9)

  1. Halbleiterbauteil mit: einer Halbleiterschicht (1) eines ersten Leitfähigkeitstyps; einer ersten Halbleiterregion (2) eines zweiten Leitfähigkeitstyps im Oberflächenteil der Halbleiterschicht (1); einer Abflußregion (8) des zweiten Leitfähigkeitstyps in der ersten Halbleiterregion (2); einer Kanalregion (3) des ersten Leitfähigkeitstyps im Oberflächenteil der ersten Halbleiterregion (2), wobei diese Kanalregion einen Abstand von der Abflußregion (8) hat; einer Quellenregion (4) des zweiten Leitfähigkeitstyps in der Kanalregion (3); einer Steuerelektrode (7) über dem Teil der Kanalregion (3) zwischen der Quellenregion (4) und der ersten Halbleiterregion (2), mit einer dazwischen angeordneten Steuerelektroden-Isolierschicht (6); und einer zweiten Halbleiterregion (13) des zweiten Leitfähigkeitstyps, die so ausgebildet ist, daß sie die Kanalregion (3) in sich enthält.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die gesamte Netto Verunreinigungsmenge pro Flächeneinheit in der ersten Halbleiterregion (2) zwischen 0,5·1012 cm–2 und 3,0·1012 cm–2 beträgt.
  3. Halbleiterbauteil mit: einer Halbleiterschicht (1) eines ersten Leitfähigkeitstyps; einer ersten Halbleiterregion (22) eines zweiten Leitfähigkeitstyps in einem Oberflächenteil der Halbleiterschicht (1); einer Abflußregion (8) des zweiten Leitfähigkeitstyps in der ersten Halbleiterregion (22); einer zweiten Halbleiterregion (13) des zweiten Leitfähigkeitstyps, die so ausgebildet ist, daß sie in Kontakt mit der ersten Halbleiterregion (22) steht, wobei die zweite Halbleiterregion stärker dotiert ist als die erste Halbleiterregion; einer Kanalregion (3) des ersten Leitfähigkeitstyps im Oberflächenteil der zweiten Halbleiterregion (13); einer Quellenregion (4) des zweiten Leitfähigkeitstyps in der Kanalregion (3); und einer Steuerelektrode (7) über dem Teil der Kanalregion (3) zwischen der Quellenregion (4) und der ersten Halbleiterregion (22), mit einer dazwischen angeordneten Steuerelektroden-Isolierschicht (6).
  4. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, daß die gesamte Netto Verunreinigungsmenge pro Flächeneinheit in der ersten Halbleiterregion (22) zwischen 0,5·1012 cm–2 und 3,0·1012 cm–2 beträgt.
  5. Halbleiterbauteil mit: einer Halbleiterschicht (1) eines ersten Leitfähigkeitstyps; einer ersten Halbleiterregion (Abschnitte B und C von 32, 72, 92) eines zweiten Leitfähigkeitstyps im Oberflächenteil der Halbleiterschicht (1); einer Abflußregion (8) des zweiten Leitfähigkeitstyps in der ersten Halbleiterregion; einer Kanalregion (3) des ersten Leitfähigkeitstyps im Oberflächenteil der ersten Halbleiterregion (32, 72, 92), wobei diese Kanalregion einen Abstand von der Abflußregion (8) hat; einer Quellenregion (4) des zweiten Leitfähigkeitstyps in der Kanalregion (3); einer zweiten Halbleiterregion (Abschnitt A von 32, 72, 92) des zweiten Leitfähigkeitstyps, die so ausgebildet ist, daß sie in sich die Kanalregion (3) enthält; einer Steuerelektrode (7) über dem Teil der Kanalregion (3) zwischen der Quellenregion (4) und der zweiten Halbleiterregion, mit einer dazwischen angeordneten Steuerelektroden-Isolierschicht (6); wobei die erste Halbleiterregion und die zweite Halbleiterregion zusammenhängen, und die gesamte Netto Verunreinigungsmenge in der ersten Halbleiterregion (Abschnitte B und C von 32, 72, 92) kleiner ist als die gesamte Netto-Verunreinigungsmenge in der zweiten Halbleiterregion (Abschnitt A von 32, 72, 92).
  6. Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, daß die gesamte Netto Verunreinigungsmenge in der ersten Halbleiterregion (Abschnitte B und C von 92) größer ist auf der Seite der Abflußregion (8) als auf der Seite der zweiten Halbleiterregion (Abschnitt A von 92).
  7. Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, daß die gesamte Netto Verunreinigungsmenge pro Flächeneinheit in der ersten Halbleiterregion zwischen 0,5·1012 cm–2 und 3,0·1012 cm–2 beträgt.
  8. Verfahren zum Herstellen eines Halbleiterbauteils nach Anspruch 5 oder 6, mit den Verfahrensschritten: Bilden einer dicken Isolierschicht (9, 19) selektiv auf der Oberfläche einer Halbleiterschicht (1) eines ersten Leitfähigkeitstyps; Bedecken von Teilen der Halbleiterschicht, in denen eine erste und eine zweite Halbleiterregion (32, 72, 92) eines zweiten Leitfähigkeitstyps gebildet werden sollen, mit einem Maskenfilm (40, 50, 60, 80, 100), der Öffnungen (41, 51, 61, 81, 101) umfaßt; und Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps in selbstjustierender Weise in die Teile der Halbleiterschicht (1), in denen die erste und die zweite Halbleiterregion (32, 72, 92) gebildet werden sollen, unter Verwendung der dicken Isolierschicht und des Maskenfilms als Ionenimplantierungsmasken.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Öffnungsform im Teil des Maskenfilms (40, 50, 60, 80, 100) zum Bilden der ersten Halbleiterregion (Abschnitte B und C von 32, 72, 92) sich von der Öffnungsform im Teil des Maskenfilms zum Bilden der zweiten Halbleiterregion (Abschnitt A von 32, 72, 92) unterscheidet.
DE102005035029A 2004-08-04 2005-07-27 Halbleiterbauteil und Verfahren zu seiner Herstellung Withdrawn DE102005035029A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004228598A JP4972855B2 (ja) 2004-08-04 2004-08-04 半導体装置およびその製造方法
JP2004/228598 2004-08-04

Publications (1)

Publication Number Publication Date
DE102005035029A1 true DE102005035029A1 (de) 2006-03-16

Family

ID=35756589

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005035029A Withdrawn DE102005035029A1 (de) 2004-08-04 2005-07-27 Halbleiterbauteil und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US7436024B2 (de)
JP (1) JP4972855B2 (de)
DE (1) DE102005035029A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP4989085B2 (ja) * 2006-02-24 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100840667B1 (ko) * 2007-06-26 2008-06-24 주식회사 동부하이텍 수평형 디모스 소자 및 그 제조방법
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
US7649224B2 (en) * 2007-12-13 2010-01-19 Sanyo Electric Co., Ltd. DMOS with high source-drain breakdown voltage, small on- resistance, and high current driving capacity
JP2009231811A (ja) * 2008-02-27 2009-10-08 Seiko Instruments Inc 半導体装置およびその製造方法
JP2010016180A (ja) * 2008-07-03 2010-01-21 Panasonic Corp 半導体装置
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP2010118622A (ja) * 2008-11-14 2010-05-27 Panasonic Corp 半導体装置及びその製造方法
JP2010199138A (ja) * 2009-02-23 2010-09-09 Seiko Instruments Inc 半導体装置およびその製造方法
US8399924B2 (en) * 2010-06-17 2013-03-19 Texas Instruments Incorporated High voltage transistor using diluted drain
JP2013122948A (ja) * 2011-12-09 2013-06-20 Seiko Instruments Inc 半導体装置およびその製造方法
JP5801713B2 (ja) * 2011-12-28 2015-10-28 株式会社ソシオネクスト 半導体装置とその製造方法、およびｃａｎシステム
EP2665101B1 (de) * 2012-05-14 2018-10-31 ams AG Verfahren zur Herstellung eines Hochspannungs-LDMOS-Transistors
US9245997B2 (en) * 2013-08-09 2016-01-26 Magnachip Semiconductor, Ltd. Method of fabricating a LDMOS device having a first well depth less than a second well depth
KR101941295B1 (ko) * 2013-08-09 2019-01-23 매그나칩 반도체 유한회사 반도체 소자
KR101842318B1 (ko) * 2014-02-25 2018-03-27 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
EP2896737B1 (de) * 2014-01-15 2017-03-22 Electrolux Appliances Aktiebolag Flüssigkeitszufuhr für ein Haushaltsgerät und Haushaltsgerät
US11088031B2 (en) * 2014-11-19 2021-08-10 Key Foundry Co., Ltd. Semiconductor and method of fabricating the same
KR102389294B1 (ko) * 2015-06-16 2022-04-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3144974B1 (de) * 2015-09-18 2022-01-26 Ampleon Netherlands B.V. Halbleiterbauelement
TWI709196B (zh) * 2018-12-21 2020-11-01 新唐科技股份有限公司 半導體裝置及其形成方法
US20230090314A1 (en) * 2020-02-14 2023-03-23 Rohm Co., Ltd. Semiconductor device
JPWO2023002763A1 (de) * 2021-07-21 2023-01-26

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730107A (ja) * 1993-07-13 1995-01-31 Sony Corp 高耐圧トランジスタ及びその製造方法
JPH08153803A (ja) * 1994-11-30 1996-06-11 Sony Corp 半導体装置及び半導体装置の製造方法
JPH11102982A (ja) 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 半導体集積回路
JP3315356B2 (ja) 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
JP2001185720A (ja) * 1999-12-24 2001-07-06 Seiko Epson Corp Ｄｍｏｓ型トランジスタ及びその製造方法
JP2001352070A (ja) 2000-04-07 2001-12-21 Denso Corp 半導体装置およびその製造方法
JP3875460B2 (ja) * 2000-07-06 2007-01-31 株式会社東芝 半導体装置
US6552392B2 (en) * 2001-07-03 2003-04-22 Intersil Americas Inc. MOS integrated circuit with reduced ON resistance
TW548835B (en) * 2001-08-30 2003-08-21 Sony Corp Semiconductor device and production method thereof
AU2003264483A1 (en) * 2002-10-25 2004-05-13 Shindengen Electric Manufacturing Co., Ltd. Lateral short-channel dmos, method for manufacturing same and semiconductor device
JP2005236142A (ja) * 2004-02-20 2005-09-02 Shindengen Electric Mfg Co Ltd 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
JP4972855B2 (ja) 2012-07-11
US20060027863A1 (en) 2006-02-09
US7436024B2 (en) 2008-10-14
JP2006049582A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE19954351B4 (de) Halbleiterbauelement
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE2853736C2 (de) Feldeffektanordnung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102006051285A1 (de) MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE3509899A1 (de) Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
DE1913052A1 (de) Halbleitervorrichtung
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE10393627T5 (de) Lateraler Kurzkanal-dmos, Verfahren zur Herstellung desselben und Halbleiterbauelement
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
EP1719184A2 (de) Hochvolt-pmos-transistor
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE112004001846T5 (de) LDMOS-Transistor
DE102008035537B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE102008029868B4 (de) Halbleiterbauteil und Herstellungsverfahren desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R016 Response to examination communication
R120 Application withdrawn or ip right abandoned