DE102008035537B4

DE102008035537B4 - Halbleitervorrichtung und Verfahren zu ihrer Bildung

Info

Publication number: DE102008035537B4
Application number: DE102008035537A
Authority: DE
Inventors: Dr. Treu Michael; Dr. Rupp Roland; Dr. Rüb Michael; Dr. Elpelt Rudolf
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2007-07-30
Filing date: 2008-07-30
Publication date: 2012-12-20
Anticipated expiration: 2028-07-31
Also published as: US20090032848A1; US7745273B2; DE102008035537A1

Abstract

Es wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers eines ersten Leitfähigkeitstyps, wobei der Halbleiterkörper eine erste Oberfläche (11) aufweist. In dem Halbleiterkörper wird wenigstens ein vergrabenes Gebiet (14) eines zweiten Leitfähigkeitstyps ausgebildet und an der ersten Oberfläche (11) des Halbleiterkörpers wird wenigstes ein Oberflächengebiet (16) des zweiten Leitfähigkeitstyps ausgebildet, wobei das vergrabene Gebiet (14) und das Oberflächengebiet (16) in der Weise ausgebildet werden, dass sie voneinander beabstandet sind. Das vergrabene Gebiet (14) wird durch tiefe Implantation eines ersten Dotierungsmittels (12) des zweiten Leitfähigkeitstyps ausgebildet.

Description

HINTERGRUND DER ERFINDUNG
Halbleitervorrichtungen weisen häufig Funktionsschichten auf, die epitaktisch ausgebildet werden. Die epitaktische Abscheidung ermöglicht die Ausbildung eines Einkristallmaterials und ist somit ein vielseitiges Verfahren, das für die Herstellung einer Vielzahl von Leistungshalbleitervorrichtungen wie etwa SiC-JFETs (Siliciumcarbid-Sperrschicht-Feldeffekttransistoren) verwendet wird. Während der Abscheidung kann das abgeschiedene Material dotiert werden, sodass häufig keine nachfolgende Dotierung durch Implantation erforderlich ist.
Allerdings erfordert die epitaktische Abscheidung eine genaue Handhabung und ist recht kostspielig. Trotz fortgeschrittener Steuersysteme und angepasster Abscheidekammern können Fluktuationen sowohl der Dicke als auch der Dotierungskonzentration auftreten, die die Leistung der so hergestellten Halbleitervorrichtungen nachteilig beeinflussen könnten. Zum Beispiel ist die Abschnürspannung eines JFET durch die Geometrie und durch die Dotierungskonzentration seines Kanals bestimmt. Eine Änderung irgendwelcher dieser Parameter ändert die Abschnürspannung auf unerwünschte Werte und kann die Sättigungseigenschaften des JFET abändern. Ferner sind zum Ausbilden eines JFET mehrere getrennte epitaktische Abscheidungsschritte erforderlich. Halbleitervorrichtungen mit Epitaxieschichten und JFETs sind in WO 98/49762 A1 , WO 97/23911 A1 , WO 02/09195 A1 , WO 00/16402 A1 , WO 00/05768 A1 und US 6 459 108 B1 beschrieben. Angesichts dessen besteht ein fortdauernder Wunsch, die Herstellungsprozeduren zu verbessern, um hochwertige Vorrichtungen mit gut definierten und einheitlichen Eigenschaften zu erhalten.
US 7 221 010 B2 beschreibt ein Verfahren zur Herstellung eines lateralen MOS-Transistors, bei dem zwischen benachbarten p-Wannen parasitische JFET-Strukturen vorhanden sind. Um den Einfluss der JFET-Strukturen abzumildern, werden zwischen den p-Wannen und der n-Driftzone höher dotierte n-Gebiete vorgesehen, welche die Ausdehnung der Raumladungszone begrenzen sollen.
KURZE ZUSAMMENFASSUNG
Gemäß einer Ausführungsform wird ein Verfahren zum Herstellen einer Halbleitervorrichtung geschaffen. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers eines ersten Leitfähigkeitstyps, der eine erste Oberfläche aufweist. In dem Halbleiterkörper wird durch tiefe Implantation eines ersten Dotierungsmittels des zweiten Leitfähigkeitstyps wenigstens ein vergrabenes Gebiet eines zweiten Leitfähigkeitstyps ausgebildet und in dem Halbleiterkörper wird an der ersten Oberfläche des Halbleiterkörpers wenigstens ein Oberflächengebiet des zweiten Leitfähigkeitstyps ausgebildet, wobei das vergrabene Gebiet und das Oberflächengebiet in der Weise ausgebildet werden, dass sie voneinander beabstandet sind.
Gemäß einer weiteren Ausführungsform wird eine Halbleitervorrichtung bereitgestellt, die einen Halbleiterkörper eines ersten Leitfähigkeitstyps aufweist. In dem Halbleiterkörper sind wenigstens zwei vergrabene Gebiete eines zweiten Leitfähigkeitstyps in beabstandeter Beziehung zu der ersten Oberfläche angeordnet, wobei die vergrabenen Gebiete im Wesentlichen in einer selben Ebene angeordnet und durch ein Abstandsgebiet des ersten Leitfähigkeitstyps voneinander beabstandet sind. An der ersten Oberfläche des Halbleiterkörpers ist ein Oberflächengebiet des zweiten Leitfähigkeitstyps angeordnet, wobei das vergrabene Gebiet und das Oberflächengebiet voneinander beabstandet sind. In dem Halbleiterkörper ist wenigstens ein vergrabenes Kompensationsgebiet des ersten Leitfähigkeitstyps angeordnet. Das vergrabene Kompensationsgebiet definiert das Abstandsgebiet und weist eine Dotierungskonzentration des ersten Leitfähigkeitstyps auf, die höher als die Dotierungskonzentration des zweiten Leitfähigkeitstyps der vergrabenen Gebiete ist.
Gemäß einer weiteren Ausführungsform wird eine Halbleitervorrichtung bereitgestellt, die einen Halbleiterkörper eines ersten Leitfähigkeitstyps aufweist, der eine erste Oberfläche aufweist. In dem Halbleiterkörper sind wenigstens zwei vergrabene Gebiete eines zweiten Leitfähigkeitstyps in beabstandeter Beziehung zu der ersten Oberfläche angeordnet. Die vergrabenen Gebiete sind im Wesentlichen in einer selben Ebene angeordnet und durch ein Abstandsgebiet des ersten Leitfähigkeitstyps voneinander beabstandet. An der ersten Oberfläche ist ein Oberflächengebiet des zweiten Leitfähigkeitstyps angeordnet, wobei das vergrabene Gebiet und das Oberflächengebiet voneinander beabstandet sind. Zwischen den vergrabenen Gebieten und dem Oberflächengebiet ist ein Kanalgebiet des ersten Leitfähigkeitstyps angeordnet, wobei das Kanalgebiet eine Dotierungskonzentration des ersten Leitfähigkeitstyps aufweist. In dem Halbleiterkörper ist oberhalb des Abstandsgebiets wenigstens ein vergrabenes Kompensationsgebiet des ersten Leitfähigkeitstyps angeordnet, wobei die Dotierungskonzentration des vergrabenen Kompensationsgebiets höher als die Dotierungskonzentration des Kanalgebiets ist.
Die Ausbildung der vergrabenen Schicht in dem Halbleiterkörper kann fein gesteuert werden, sodass Schwankungen ihrer Anordnung, Dicke und Dotierungskonzentration verringert werden können. Die Entfernung zu anderen Funktionsgebieten wie etwa zu dem Oberflächengebiet kann gleichfalls fein und leicht eingestellt werden. Dadurch werden die Leistungseigenschaften der Halbleitervorrichtung verbessert und wird die Schwankung zwischen den einzelnen Vorrichtungen verringert. Ferner ermöglicht die tiefe Implantation die Verringerung der Anzahl der Epitaxieschichtablagerungen.
KURZBESCHREIBUNG DER ZEICHNUNG
Im Rest der Beschreibung einschließlich der Bezugnahme auf die beigefügten Figuren ist eine umfassende und ausführbare Offenbarung der vorliegenden Erfindung einschließlich deren bester Art für den Durchschnittsfachmann im Gebiet ausführlicher dargelegt. Darin ist Folgendes gezeigt:
1A bis 1F veranschaulichen Verfahrensschritte einer Ausführungsform in Bezug auf ein Verfahren zum Ausbilden einer Halbleitervorrichtung, die ein vergrabenes Gebiet aufweist.
2A bis 2C veranschaulichen Verfahrensschritte einer geänderten Ausführungsform.
3A bis 3D veranschaulichen Verfahrensschritte einer weiteren geänderten Ausführungsform.
4A bis 4G veranschaulichen Verfahrensschritte einer weiteren Ausführungsform zum Ausbilden einer Halbleitervorrichtung, die eine vergrabene Schicht aufweist.
5A und 5B veranschaulichen Verfahrensschritte einer geänderten Ausführungsform.
6A und 6B veranschaulichen Verfahrensschritte einer weiteren Ausführungsform.
7A und 7B veranschaulichen das Dotierungsprofil eines vergrabenen Gebiets in Abhängigkeit von dem Flankenwinkel einer Implantationsmaske.
8 veranschaulicht die resultierende Dotierungskonzentration eines durch getrennte Implantationsschritte bei verschiedenen Implantationsenergien ausgebildeten Kompensationsgebiets.
9 veranschaulicht die resultierende Dotierungskonzentration einer Halbleitervorrichtung, die eine strukturierte vergrabene Schicht aufweist, die durch eine maskierte tiefe Implantation ausgebildet worden ist.
10A und 10B zeigen einen Vergleich zwischen dem Durchlassstrom eines Implantations-JFET und eines Epitaxie-JFET.
11 zeigt einen Vergleich zwischen dem Sperrstrom eines Implantations-JFET und eines Epitaxie-JFET.
12 zeigt einen Vergleich zwischen der Übertragungscharakteristik eines Implantations-JFET und eines Epitaxie-JFET.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen eines oder mehrere Beispiele in den Figuren veranschaulicht sind. Die Zeichnungen sind nicht maßstäblich und dienen nur zu Veranschaulichungszwecken.
Der Begriff „lateral” beziehungsweise ”seitlich”, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung parallel zu der Hauptoberfläche eines Halbleiterwafers oder -chips beschreiben.
Der Begriff ”vertikal”, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die senkrecht zu der Hauptoberfläche des Halbleiterwafers oder -chips angeordnet ist.
Der Begriff tiefe ”Implantation”, wie er in dieser Beschreibung verwendet wird, soll eine Implantation eines Dotierungsmittels beschreiben, die zur Ausbildung eines vergrabenen Dotierungsgebiets führt, das von der Oberfläche des Halbleiterkörpers beabstandet ist. Je nach der verwendeten Implantationsenergie können die vergrabenen Gebiete in verschiedenen Tiefen ausgebildet werden.
Im Gegensatz dazu soll der Begriff ”flache Implantation”, wie er in dieser Beschreibung verwendet wird, eine Implantation eines Dotierungsmittels beschreiben, die zur Ausbildung eines Dotierungsgebiets an der Oberfläche des Halbleiterkörpers führt.
Spezifische in dieser Beschreibung beschriebene Ausführungsformen beziehen sich auf Leistungshalbleitervorrichtungen und insbesondere auf Sperrschicht-Feldeffekttransistoren (Sperrschicht-JFET), ohne dass sie darauf beschränkt sein sollen.
In den 6A und 6B ist ein erster Ansatz zur Ausbildung eines vergrabenen Gebiets veranschaulicht. Auf einer ersten Oberfläche 2 eines Halbleiterkörpers 3, der aus irgendeinem geeigneten Halbleitermaterial wie etwa Silicium oder Siliciumcarbid bestehen kann, wird eine Maske 1 ausgebildet. Die Maske 1 weist eine Öffnung 4 auf, die den Ort und die laterale Ausdehnung eines vergrabenen Gebiets 5 definiert, das nachfolgend ausgebildet wird. Daraufhin wird mit hoher Energie ein Dotierungsmittel 6 implantiert, was zur Ausbildung des vergrabenen Gebiets 5 führt. Das Dotierungsmittel 6 wird unter Verwendung einer tiefen Implantation tief in den Halbleiterkörper 1 gebracht, sodass die Spitzenkonzentration des implantierten Dotierungsmittels 6 in einem Bereich liegt, der von der ersten Oberfläche 2 beabstandet ist. Die Implantationstiefe (die Entfernung des somit ausgebildeten vergrabenen Gebiets 5 von der ersten Oberfläche 2) kann durch geeignetes Auswählen der Implantationsenergie genau eingestellt werden. Ferner kann die teure Abscheidung von Epitaxieschichten vermieden werden. Außerdem wird durch Vermeiden der epitaktischen Abscheidung eine Störung mit auf dem Halbleiterkörper angeordneten Ausrichtungsmarkierungen verringert. Ausrichtungsmarkierungen dienen zum Ausrichten von Lithographiemasken auf den Halbleiterkörper.
Allerdings haben ausführliche Untersuchungen des Dotierungsprofils tief implantierter Gebiete offenbart, dass an der Grenze des vergrabenen Gebiets 5 Artefakte auftreten können. Solche Artefakte sind in 6B veranschaulicht und werden im Rest der Beschreibung als ”Dotierungsfortsätze” bezeichnet. Die Dotierungsfortsätze 8 sind schmale Gebiete, die von der Außengrenze des vergrabenen Gebiets 5 bis zu der ersten Oberfläche 2 verlaufen und in dem Bereich über dem vergrabenen Gebiet 5 die Ausbildung unerwünschter npn- oder pnp-Strukturen verursachen, die einen Stromfluss durch ihn verhindern oder wenigstens stören.
Ohne darauf beschränkt zu sein, wird angenommen, dass die Dotierungsfortsätze 8 z. B. durch nicht vertikale Maskenflanken 7 verursacht werden, wie sie in 6B veranschaulicht sind. Vertikal auftreffende Dotierungsmittel 6, die auf die nicht vertikalen Maskenflanken 7 treffen, werden gestreut oder reflektiert und weichen somit von einer idealen vertikalen Einfallsrichtung ab. Solche gestreuten oder reflektierten Dotierungsmittel reichen nicht so weit wie nicht gestreute Dotierungsmittel und bilden somit recht flache Dotierungsgebiete. Da die Reflexion und die Streuung eng mit den Maskenflanken 7 zusammenhängen, werden die Dotierungsfortsätze 8 in der Nähe der und unter den Maskenflanken ausgebildet.
Ein realistischerer Eindruck der Ausbildung von Dotierungsfortsätzen 8 ist in den 7A und 7B gegeben, die die Simulation eines 3-dimensionalen Dotierungsprofils eines vergrabenen Gebiets in Abhängigkeit von dem Winkel der Maskenflanken zeigen. In beiden Simulationen ist der Rand der Maske 1 bei 0 μm, während die Maske 1 entlang positiver Werte verläuft. In 7A ist der Winkel der Maskenflanke in Bezug auf die Oberfläche des Halbleiterkörpers 70°, während er in 7B 80° ist. Für beide Figuren ist das Folgende angenommen worden: (i) Implantation von Aluminium mit einer Energie von etwa 1400 keV; (ii) Implantationsdosis von etwa 1·10¹⁴ cm^–2 unter der Annahme einer Gaußschen Strahlverteilung; (iii) Siliciumoxidmaske.
Wie beim Vergleich dieser Simulationen hervorgeht, werden die Dotierungsfortsätze 8 wie Stege ausgebildet, die auf geneigte Weise in Bezug auf eine Normale der ersten Oberfläche 2 von der Grenze des vergrabenen Gebiets 5 ausgehen. Obgleich die Spitzendotierungskonzentration bei dem Übergang des vergrabenen Gebiets 5 zu dem Dotierungsfortsatz 8 wesentlich abfällt, bleibt sie ausreichend hoch, um die Hintergrunddotierung zu stören. Für Maskenflanken 7 mit einem Winkel von etwa 70° in Bezug auf die erste Oberfläche 2 kann der Dotierungsfortsatz 8 an der ersten Oberfläche 2 eine Spitzendotierungskonzentration von etwa 1·10¹⁸ cm^–3 aufweisen, was im Vergleich zu der Spitzenkonzentration von etwa 2,5·10¹⁸ cm^–3 des vergrabenen Gebiets 5 immer noch erheblich ist. Wie in 7B gezeigt ist, kann die Spitzendotierungskonzentration der Dotierungsfortsätze 8 an der ersten Oberfläche 2 durch Erhöhen des Winkels der Maskenflanken 7 so verringert werden, dass sie eine Spitzendotierungskonzentration von etwa 0,5·10¹⁸ cm^–3 aufweisen.
Außerdem bestimmt der Winkel der Maskenflanken 7 den Ort der Dotierungsfortsätze 8. In 7A ist die Spitzenkonzentration des Dotierungsfortsatzes 8 an der ersten Oberfläche um etwa 0,6 μm zu der Maskenflanke 7 seitlich beabstandet, während sie in 7B nur etwa 0,3 μm beabstandet ist.
Somit sollte die Implantationsmaske idealerweise vertikale Maskenflanken aufweisen, um die Dotierungsfortsätze zu verringern. Da die Maske 1 eine bestimmte Dicke haben muss, wenn sie als Implantationsmaske für die tiefe Implantation verwendet wird, werden aber wahrscheinlich nicht ideale Maskenflanken ausgebildet, sodass die oben beschriebene Erscheinung auftritt. Darüber hinaus könnte die Ausbildung von Dotierungsfortsätzen wegen einer Streuungserscheinung innerhalb des Halbleiterkörpers und entlang der Maskenflanken selbst bei ideal vertikalen Maskenflanken nicht verhindert werden. Ferner ist der Einfallswinkel des Dotierungsmittels nicht ideal senkrecht zu der ersten Oberfläche und zeigt eine bestimmte Schwankung. Somit könnten selbst bei vertikaler Maskenflanke Streuung oder Reflexion und somit Dotierungsfortsätze auftreten.
Angesichts dessen könnte die oben beschriebene Ausführungsform geändert werden, um den nachteiligen Einfluss der Dotierungsfortsätze auf andere Funktionsgebiete zu verringern. Allerdings wird angemerkt, dass die folgenden Änderungen nicht erforderlich sein könnten, falls der Umfang des Dotierungsfortsatzes, insbesondere seine Spitzendotierungskonzentration, durch Ausbilden im Wesentlichen vertikaler oder sogar überhängender Maskenflanken oder durch Verringern der Fluktuationen des Einfallswinkels des Dotierungsmittels wesentlich verringert werden kann. In einigen Ausführungsformen sind die Dotierungsfortsätze tolerierbar, sodass ebenfalls keine Änderungen notwendig sind.
Die oben beschriebenen Artefakte können durch geeignetes Anordnen von Kompensationsgebieten eines Leitfähigkeitstyps, der zu dem Leitfähigkeitstyp des vergrabenen Gebiets entgegengesetzt ist, wenigstens teilweise kompensiert werden. Zum Beispiel werden die Kompensationsgebiete in dem Bereich angeordnet, in dem die Dotierungsfortsätze ausgebildet werden. Eine weitere Option ist das Anordnen eines Kompensationsgebiets in einem vergrabenen Gebiet, was das ”Strukturieren” des vergrabenen Gebiets ermöglicht. In diesem Fall könnte das vergrabene Gebiet ohne Verwendung einer Maske ausgebildet werden, um die Ausbildung von Dotierungsfortsätzen zu vermeiden. Diese und weitere Optionen gehen besser in Verbindung mit der ausführlicheren Beschreibung der folgenden Ausführungsformen hervor.
In Bezug auf die 1A bis 1F wird eine Ausführungsform beschrieben, die sich auf ein Verfahren zum Ausbilden einer Halbleitervorrichtung, insbesondere eines JFET, die/der ein vergrabenes Gebiet aufweist, bezieht. Allerdings wird angemerkt, dass das Verfahren darauf nicht beschränkt ist und zur Herstellung anderer Halbleitervorrichtungen, die ein vergrabenes Gebiet aufweisen, verwendet werden kann.
Es wird ein Halbleiterkörper 10 eines ersten Leitfähigkeitstyps mit einer ersten Oberfläche 11 bereitgestellt. Der Halbleiterkörper 10 kann aus irgendeinem geeigneten Halbleitermaterial wie etwa Silicium (Si), Siliciumcarbid (SiC) oder aus einem Verbindungshalbleiter wie etwa Galliumarsenid (GaAs) bestehen. In dieser spezifischen Ausführungsform besteht der Halbleiterkörper 10 aus n-dotiertem (erster Leitfähigkeitstyp) SiC. Für Leistungshalbleitervorrichtungen wird üblicherweise SiC verwendet, da in SiC wegen der verringerten Diffusion während der Temperschritte nach Implantation schärfere oder steilere Dotierungsprofile ausgebildet werden können. Üblicherweise weist der Halbleiterkörper 10 ein stark dotiertes Einkristallsubstrat und eine auf einer Oberfläche des Substrats ausgebildete schwach dotierte Epitaxieschicht auf. Die Epitaxieschicht kann eine minimale Dicke in einem Bereich von etwa 4 μm bis etwa 6 μm und eine maximale Dicke in einem Bereich von etwa 30 μm bis etwa 40 μm aufweisen. Diese Bereiche sind für Unipolarbauelemente typisch. Bipolarbauelemente können eine noch dickere Epitaxieschicht aufweisen. Die Dotierungskonzentration und die Dicke der Epitaxieschicht definieren die Durchbruchspannung der Bauelemente. Da Einkristall-SiC-Substrate häufig üblicherweise stark dotiert sind, wird eine schwach dotierte Epitaxieschicht abgelagert, um die Herstellung von Leistungshalbleitervorrichtungen beziehungsweise Halbleiterbauelemente mit hohen Durchbruchspannungen zu ermöglichen. Darüber hinaus kann die Epitaxieschicht Dotierungsstufen aufweisen, d. h., dass die Dotierungskonzentration während der Abscheidung schrittweise geändert worden ist. Dies verbessert die Durchbrucheigenschaft der auszubildenden Vorrichtung. Falls ein schwach dotiertes Einkristallsubstrat verwendet wird, kann keine Epitaxieschicht erforderlich sein. In der folgenden Beschreibung umfasst der Begriff ”Halbleiterkörper” die schwach dotierte Epitaxieschicht, wobei die Halbleitergebiete in der schwach dotierten Epitaxieschicht auf einem nicht gezeigten Einkristallsubstrat ausgebildet werden.
Anders als bei üblichen Halbleitervorrichtungen wie etwa JFETs sind keine zusätzlichen getrennten epitaktischen Ablagerungsschritte erforderlich, um die Funktionsgebiete der Halbleitervorrichtung auszubilden. Stattdessen werden tiefe und flache Implantationsschritte verwendet. Somit wird zum Ausbilden einer Hauptepitaxieschicht (die in einigen der Figuren mit 10-2 bezeichnet ist), in der die Funktionsgebiete durch geeignete Implantation ausgebildet werden, nur eine einzelne epitaktische Ablagerung verwendet.
Unter Verwendung tiefer Implantation eines ersten Dotierungsmittels 12 eines zweiten Leitfähigkeitstyps (in dieser Ausführungsform p-Typs) wie etwa Aluminium oder Bor wird in beabstandeter Beziehung zu der ersten Oberfläche ein vergrabenes Gebiet 14 ausgebildet. Die tiefe Implantation wird in dieser Ausführungsform ohne eine Implantationsmaske ausgeführt (unmaskierte oder flächendeckende Implantation); somit verläuft das vergrabene Gebiet 14 in dem gesamten Halbleiterkörper 10 im Wesentlichen lateral.
Das erste Dotierungsmittel 12 wird mit einer spezifischen Implantationsenergie implantiert, die den vertikalen Ort oder die vertikale Tiefe des vergrabenen Gebiets 14 in dem Halbleiterkörper 10 definiert. Ein typischer Energiebereich für diese tiefe Implantation ist von etwa 1000 keV bis etwa 1800 keV. In einigen Ausführungsformen wird eine mittlere Implantationsenergie von etwa 1400 keV verwendet. Die resultierende Entfernung zwischen dem vergrabenen Gebiet 14 und der ersten Oberfläche 11, d. h. die Entfernung zwischen dem (durch einen pn-Übergang definierten) oberen Rand des vergrabenen Gebiets 14 und der ersten Oberfläche, liegt in dem Bereich von etwa 500 nm bis 900 nm.
Die verwendete Implantationsdosis liegt üblicherweise in dem Bereich von etwa 0,5·10¹⁴ cm^–2 bis etwa 2·10¹⁴ cm^–2 und kann z. B. 1·10¹⁴ cm^–2 sein.
Je nach der verwendeten Implantationsdosis und -energie weist das vergrabene Gebiet 14 eine typische Spitzendotierungskonzentration von etwa 1·10¹⁸ cm^–3 bis etwa 6·10¹⁸ cm^–3 und insbesondere von etwa 2·10¹⁸ cm^–3 bis etwa 3·10¹⁸ cm^–3 auf. In einigen Ausführungsformen kann die Spitzendotierungskonzentration von etwa 4·10¹⁸ cm^–3 bis etwa 5·10¹⁸ cm^–3 sein. In anderen Ausführungsformen kann die Spitzendotierungskonzentration von etwa 2·10¹⁸ cm^–3 bis etwa 5·10¹⁸ cm^–3 sein.
Wie in 1B veranschaulicht ist, wird nachfolgend in dem Halbleiterkörper 10 auf der ersten Oberfläche 11 des Halbleiterkörpers 10 und über dem vergrabenen Gebiet 14 ein Oberflächengebiet 16 des zweiten Leitfähigkeitstyps ausgebildet. Das Oberflächengebiet 16 kann z. B. durch flache Implantation eines Dotierungsmittels 18 des zweiten Leitfähigkeitstyps, das im Folgenden als drittes Dotierungsmittel 18 bezeichnet wird, ausgebildet werden. Typische Beispiele des dritten Dotierungsmittels 18 sind Aluminium und Bor, die insbesondere zum Dotieren von SiC verwendet werden. Die Implantationsdosis kann ähnlich der für das vergrabene Gebiet 14 verwendeten Implantationsdosis sein und liegt z. B. in dem Bereich von etwa 0,5·10¹⁴ cm^–2 bis etwa 2·10¹⁴ cm^–2 und ist insbesondere etwa 1·10¹⁴ cm^–2, was im Wesentlichen zu derselben Spitzendotierungskonzentration führt, wie sie oben für das vergrabene Gebiet 14 gegeben ist. Im Unterschied zu der tiefen Implantation ist die Implantationsenergie für das Oberflächengebiet 16 wesentlich niedriger und kann in dem Bereich von etwa 30 keV bis etwa 140 keV sein. In dieser spezifischen Ausführungsform wird das Oberflächengebiet 16 ebenfalls maskenlos implantiert (flächendeckende Implantation). Üblicherweise werden zum Ausbilden des Oberflächengebiets 16 zwei Implantationsschritte mit verschiedenen Implantationsenergien verwendet. Für den Fachmann ist klar, dass ebenfalls einer oder mehr als zwei Implantationsschritte verwendet werden können.
Das Oberflächengebiet 16 ist in der Nähe oder an der ersten Oberfläche 11 des Halbleiterkörpers 10 angeordnet. Zum Beispiel kann seine Spitzendotierungskonzentration etwas beabstandet zu der ersten Oberfläche 11 angeordnet sein. Allerdings ist in dieser Ausführungsform beabsichtigt, dass das Oberflächengebiet 16 so angeordnet ist, dass die erste Oberfläche 11 vom zweiten Leitfähigkeitstyp ist.
In dieser Ausführungsform bilden das vergrabene Gebiet 14 und das Oberflächengebiet 16 später die Gate- oder Bodygebiete eines JFET. Das Gebiet des ersten Leitfähigkeitstyps, das zwischen den lateral verlaufenden Gebieten 14 und 16 angeordnet ist und sie trennt, ist das Kanalgebiet 25 des JFET. Um zwischen dem Oberflächengebiet 16 und dem vergrabenen Gebiet 14 einen ausreichenden Abstand sicherzustellen, sollte das Letztere in dem Halbleiterkörper 10 tief genug ausgebildet werden. Ein typisches Beispiel für die vertikale Entfernung zwischen dem vergrabenen Gebiet 14 und dem Oberflächengebiet 16 ist von etwa 200 nm bis etwa 600 nm. Allerdings ist für den Fachmann klar, dass die vertikale Entfernung je nach spezifischen Notwendigkeiten geändert werden kann.
Obgleich die tiefe Implantation üblicherweise vor der flachen Implantation ausgeführt wird, um den nachteiligen Einfluss einer durch eine vorherige flache Implantation verursachten gestörten oder amorphen Oberfläche auf die tiefe Implantation zu vermeiden, kann die Reihenfolge der tiefen und der flachen Implantation umgekehrt werden.
Nach jeder Implantation oder nach einer Gruppe von Implantationen können optionale Temperschritte nach Implantation ausgeführt werden. Außerdem ist es möglich, die Temperschritte in einem abschließenden Temperschritt zu kombinieren. Das Tempern kann bei einer Temperatur von etwa 1400°C bis etwa 1800°C und üblicherweise bei etwa 1700°C stattfinden. Falls ein schnelles thermisches Tempern (RTA) verwendet wird, kann der Halbleiterkörper für etwa 60 s bis etwa 90 s getempert werden. Im Fall eines Ofentemperns kann die Temperzeit etwa 30 min sein. Für den Fachmann ist klar, dass die Temperzeit von der Tempertemperatur abhängt und somit wesentlich variieren kann. Auf der Oberfläche des Halbleiterkörpers 10 kann eine optionale Oberflächenschutzschicht ausgebildet werden, die z. B. aus Graphit besteht, um die Oberflächendiffusion zu verringern.
Wie in 1C gezeigt ist, werden Abschnitte des Halbleiterkörpers 10 entfernt, um das vergrabene Gebiet 14 teilweise freizulegen und wenigstens eine Mesastruktur 20 auszubilden, die das vergrabene Gebiet 14 teilweise bedeckt. Üblicherweise wird auf der ersten Oberfläche 11 eine Maske 21 ausgebildet und zum Beispiel durch Lithographie geeignet strukturiert. Die Maske 21 kann entweder eine Resistmaske oder eine harte Maske sein. Geeignete Maskenmaterialien sind ein Resist, ein Metall wie etwa Nickel und ein Oxid. Im Fall von SiC als das Material des Halbleiterkörpers 10 wird ein geeignetes Ätzgas verwendet, das z. B. aus der Gruppe ausgewählt werden kann, die SF₆, CF₄, O₂, Ätzgase auf Chlorgrundlage und Gemische davon umfasst. Üblicherweise wird ein Plasmaätzprozess verwendet. Die resultierende Struktur ist in 1C gezeigt, wobei hier die Mesastruktur 20 geneigte Flanken 22 aufweist.
In einigen Ausführungsformen, z. B. im Fall eines JFET, ist eine elektrische Verbindung zwischen dem Kanal 25 und einer gegenüber der ersten Oberfläche 11 angeordneten zweiten Oberfläche 24 erwünscht. Ferner ist in einigen Anwendungen ein strukturiertes vergrabenes Gebiet 14 erwünscht. Zu diesem Zweck werden wenigstens zwei vergrabene Gebiete ausgebildet, die im Wesentlichen in einer selben Ebene angeordnet und durch ein Abstandsgebiet des ersten Leitfähigkeitstyps voneinander beabstandet sind. Die Ebene ist im Wesentlichen parallel zu der ersten Oberfläche 11 angeordnet und zu ihr beabstandet. 1D gibt ein Beispiel, wie diese zwei Gebiete ausgebildet werden können.
Das wie oben beschriebene vergrabene Gebiet 14 bildet hier ein unstrukturiertes primäres vergrabenes Gebiet. Dieses primäre vergrabene Gebiet 14 wird nachfolgend durch ein vergrabenes Kompensationsgebiet 26 des ersten Leitfähigkeitstyps strukturiert oder unterteilt. Zu diesem Zweck wird das vergrabene Kompensationsgebiet 26 in einem Abschnitt des primären vergrabenen Gebiets 14 in der Weise ausgebildet, dass es dort den Leitfähigkeitstyp des primären vergrabenen Gebiets umkehrt. Der Abschnitt mit der umgekehrten Leitfähigkeit definiert das Abstandsgebiet 26. Das somit ausgebildete Abstandsgebiet 26 schafft eine elektrische Verbindung zwischen dem Kanalgebiet 25 und der zweiten Oberfläche 24.
Durch diesen Zugang wird das primäre vergrabene Gebiet 14 indirekt strukturiert. Dies führt zur Ausbildung wenigstens zweier seitlich voneinander beabstandeter vergrabener Gebiete 14-1 und 14-2. Da das primäre vergrabene Gebiet 14 maskenlos implantiert wird, werden keine Dotierungsfortsätze ausgebildet, sodass keine unerwünschten pnp- oder npn-Übergänge auftreten. Andererseits wird zum Ausbilden des vergrabenen Kompensationsgebiets 26 eine Maske 28 (1D) verwendet, die die Ausbildung von Dotierungsfortsätzen 26-1 des vergrabenen Kompensationsgebiets 26 verursacht. Da das vergrabene Kompensationsgebiet 26 wie das Kanalgebiet 25 vom ersten Leitfähigkeitstyp ist, werden aber in dem Kanalgebiet 25 keine unerwünschten pnp- oder npn-Übergänge ausgebildet.
Um das vergrabene Kompensationsgebiet 26 auszubilden, wird auf der Oberfläche des Halbleiterkörpers 10 eine Maske 28 ausgebildet und geeignet so strukturiert, dass sie eine Öffnung 30 aufweist, die die laterale Lage des vergrabenen Kompensationsgebiets 26 definiert. Zum Beispiel kann die Maske 28 in Bezug auf die Maske 21 durch isotropes Ätzen der Maske 21 selbstjustierend in der Weise ausgebildet werden, dass nur ein zentraler Abschnitt der Mesastruktur 20 von der geätzten Maske 21 bedeckt bleibt. Daraufhin wird auf den unbedeckten Abschnitten der Mesastruktur 20 die Maske 28 ausgebildet. Die Maske 28 kann aus demselben oder aus einem anderen Maskenmaterial der Maske 21 wie oben beschrieben bestehen. Üblicherweise ist die Maske 28 eine harte Maske wie etwa eine Oxidmaske. Daraufhin wird ein zweites Dotierungsmittel 32 des ersten Leitfähigkeitstyps, z. B. Stickstoff oder Phosphor, tief implantiert. Um die Leitfähigkeit des primären vergrabenen Gebiets 14 umzukehren, wird das zweite Dotierungsmittel 32 mit einer Gesamtdosis implantiert, die höher als die zum Implantieren des primären vergrabenen Gebiets 14 verwendete Dosis ist. Zum Beispiel kann die Gesamtdosis des zweiten Dotierungsmittels 32 höher als 2·10¹⁴ cm^–2 und insbesondere höher als 3·10¹⁴ cm^–2 sein. Um den Leitfähigkeitstyp zuverlässig umzukehren, kann die resultierende Spitzendotierungskonzentration von etwa 4·10¹⁸ cm^–3 bis etwa 1·10¹⁹ cm^–3 oder sogar höher als 1·10¹⁹ cm^–3 sein, was ausreichend höher als die oben gegebenen Beispiele für die Dotierungskonzentration des primären vergrabenen Gebiets 14 ist.
Um sicherzustellen, dass der Leitfähigkeitstyp des primären vergrabenen Gebiets 14 in dem Abstandsgebiet 26 umgekehrt wird, kann die tiefe Implantation des zweiten Dotierungsmittels 32 wenigsten zwei getrennte Implantationsschritte aufweisen, die mit verschiedenen Implantationsenergien ausgeführt werden. Verschiedene Implantationsenergien führen zu verschiedener Implantationstiefe, sodass das vergrabene Kompensationsgebiet 26 eine vertikale Ausdehnung oder Dicke aufweist, die größer als die vertikale Ausdehnung oder Dicke des primären vergrabenen Gebiets 14 ist. Zur Veranschaulichung ist das resultierende Dotierungsprofil einer tiefen Implantation unter Verwendung dreier getrennter Implantationsschritte mit verschiedenen Energien z. B. in 8 gezeigt. Darin bezeichnen 81, 82, 83 die Dotierungsprofile der einzelnen Implantationsschritte, während 84 das resultierende Dotierungsprofil der drei Schritte bezeichnet. Wie aus 8 hervorgeht, weist das resultierende Dotierungsprofil 84 bei der Spitzendotierungskonzentration eine erhebliche vertikale Ausdehnung (Ausdehnung in Tiefenrichtung) auf, die zu einem kastenartigen Dotierungsprofil führt.
Unabhängig davon, ob einer, zwei oder drei Implantationsschritte verwendet worden sind, können die Implantationsenergien für das vergrabene Kompensationsgebiet z. B in dem Bereich von etwa 800 keV bis etwa 2000 keV liegen. Für den Fachmann ist klar, dass auf Wunsch noch mehr Schritte angewendet werden können.
Wie oben in Verbindung mit 5A und 5B beschrieben worden ist, nimmt die Dotierungskonzentration der Dotierungsfortsätze 26-1 in vertikaler Richtung in Richtung der ersten Oberfläche 11 des Halbleiterkörpers 10 ab. Falls die verwendete Implantationsmaske 28 im Wesentlichen vertikale Maskenflanken aufweist, ist die Verringerung ausgeprägter. Somit ist es erwünscht, im Wesentlichen vertikale Maskenflanken auszubilden. Ferner ist außerdem ein Implantationsstrahl mit einer verringerten Schwankung oder Fluktuation des Einfallswinkels erwünscht.
In vielen Anwendungen ist die Dotierungskonzentration der Dotierungsfortsätze 26-1 in der Nähe der ersten Oberfläche 11 niedriger als die Dotierungskonzentration des Oberflächengebiets 16, sodass keine Umkehr des Leitfähigkeitstyps in dem Oberflächengebiet 16 auftritt. Daher sind die Dotierungsfortsätze 26-1 in 1D in dem Bereich des Oberflächengebiets 16 durch eine Strichlinie angegeben.
Falls die Dotierungsfortsätze 26-1 eine Leitfähigkeitsumkehr in dem Oberflächengebiet 16 verursachen, sichert eine optionale zusätzliche flache Implantation eines Dotierungsmittels des zweiten Leitfähigkeitstyps eine geeignete Kompensation dafür.
In einem weiteren Schritt, der in 1E veranschaulicht ist, wird in dem Halbleiterkörper 10 durch Implantation eines vierten Dotierungsmittels 35 des ersten Leitfähigkeitstyps wenigstens ein Source-Gebiet 34 des ersten Leitfähigkeitstyps in der Weise ausgebildet, dass das Source-Gebiet 34 wenigstens teilweise in einem freiliegenden Bereich des vergrabenen Gebiets 14-1, 14-2 angeordnet ist und an die Mesastruktur 20 angrenzt. Üblicherweise werden in den freiliegenden Abschnitten der vergrabenen Gebiete 14-1 und 14-2 wenigstens zwei Source-Gebiete 34 in der Weise implantiert, dass die Source-Gebiete 34 mit dem Kanalgebiet 25 an den geneigten Flanken 22 der Mesastrukturen 20 in Kontakt stehen. Wie in 1E angegeben ist, können Abschnitte der Source-Gebiete 34 in den geneigten Flanken 22 ausgebildet werden. Ein typischer Implantationsdosisbereich für die Implantation der Source-Gebiete 34 ist von etwa 5·10¹⁴ cm^–2 bis etwa 1,5·10¹⁵ cm^–2 und kann z. B. 9·10¹⁴ cm^–2 sein. Die Enddotierungskonzentration der Source-Gebiete 34 liegt üblicherweise in dem Bereich von etwa 1·10¹⁸ cm^–3 bis etwa 1·10¹⁹ cm^–3. Für diese Implantation wird eine Maske 33 verwendet.
In weiteren Schritten wird auf der Mesastruktur 20 wenigstens eine erste Elektrodenschicht 36 für den Kontakt mit dem Oberflächengebiet 16 ausgebildet. Ferner werden auf den Source-Gebieten 34 und auf dem freiliegenden vergrabenen Gebiet 14-1 und 14-2 zweite Elektrodenschichten 38 ausgebildet, um zu diesen Gebieten einen elektrischen Kontakt bereitzustellen. Die erste und die zweite Elektrodenschicht 36 und 38 bestehen aus einem leitfähigen Material wie etwa aus einem Metall. Übliche Beispiele des verwendeten Materials sind Ti, Al, TiAl, NiAl und NiSiAl. Um einen guten Ohmschen Kontakt zum p-dotierten Oberflächengebiet 16 auszubilden, ist für die erste Elektrodenschicht 36 z. B. eine Metallschicht mit einem hohen Al-Gehalt von mehr als etwa 30% oder mehr als etwa 40%, z. B. etwa 50% Al, erwünscht. Im Gegensatz dazu ist für die zweite Elektrodenschicht 38 ein Metall mit niedrigem Al-Gehalt von weniger als 10% Al erwünscht, um einen guten Kontakt zum n-dotierten Source-Gebiet 34 auszubilden. Dies kann den Kontaktwiderstand der zweiten Elektrodenschicht 38 zu den vergrabenen Gebieten 14-1, 14-2 erhöhen. Da der Hauptzweck der zweiten Elektrodenschicht 38 der Kontakt mit dem Source-Gebiet 34 ist, ist dies allerdings für viele Anwendungen unkritisch. Die erste und die zweite Elektrodenschicht 36, 38 bilden zusammen die Gate-Anschlüsse des JFET zum Steuern der Leitfähigkeit des Kanals 25. Außerdem stellen die zweiten Elektrodenschichten 38 einen Anschluss für den Kontakt mit dem Kanal 25 bereit.
Darüber hinaus wird auf der zweiten Oberfläche 24 eine dritte Elektrodenschicht 40 ausgebildet, um einen Drain-Anschluss bereitzustellen.
Außerdem kann die Dotierungskonzentration des Kanals 25, d. h. des zwischen den vergrabenen Gebieten 14-1 und 14-2 und dem Oberflächengebiet 16 angeordneten Gebiets, auf einen vorgegebenen Spitzenwert eingestellt werden. Dies kann durch Implantation eines Dotierungsmittels des ersten Leitfähigkeitstyps (z. B. Stickstoff oder Phosphor) näherungsweise in eine zentrale Ebene des Kanalgebiets 25 erfolgen. In einem symmetrischen JFET (in Bezug auf einen Querschnitt senkrecht zu der ersten Oberfläche 11, wie er z. B. in 1F veranschaulicht ist) trägt der Mittelabschnitt des Kanals 25 zwischen den zwei Gate- oder Bodygebieten (den vergrabenen Gebieten 14-1, 14-2 und dem Oberflächengebiet 16) wesentlich zu dem Stromfluss des JFET bei. Um den elektrischen Widerstand zu verringern und die Abschnürspannung zu definieren, sollte die Spitzendotierung des Kanals 25 in seinem Mittelabschnitt geeignet eingestellt werden. Üblicherweise liegt die Spitzendotierung in dem Bereich von etwa 2·10¹⁷ cm^–3 bis etwa 5·10¹⁷ cm^–3. Das Dotierungsmittel kann z. B. mit einer Energie von etwa 300 keV bis etwa 600 keV und mit einer Dosis von etwa 3·10¹² cm^–2 bis etwa 5·10¹² cm^–2 implantiert werden. Bei der Auswahl der Implantationsdosis sollte der Beitrag der Dotierungsfortsätze 26-1 zu der Enddotierungskonzentration beachtet werden.
Für den Fachmann ist klar, dass die Kanaldotierung, wie in anderen Ausführungsformen veranschaulicht ist, vor Ausbildung der Mesastruktur 20 erfolgen kann.
Die oben beschriebenen Implantationsschritte zum Ausbilden des vergrabenen Gebiets, des Oberflächengebiets, des Source-Gebiets und der Kanaldotierung können ebenfalls bei erhöhten Temperaturen bis zu etwa 1000°C ausgeführt werden. Erwärmen des Halbleiterkörpers 10 verschiebt die Amorphisierung des SiC-Materials zu höheren Implantationsdosen. Somit ist insbesondere für Implantationsschritte bei hohen Dosen wie etwa für die Source-Gebiets-Implantation eine Hochtemperaturimplantation vorteilhaft.
In 1F ist die Struktur eines so ausgebildeten Halbleiterbauelements gezeigt. Das Bauelement weist einen Halbleiterkörper 10 auf. Hier ist die Anordnung des Halbleiterkörpers 10 veranschaulicht, der durch einen stark n-dodierten Einkristallhalbleiterkörper 10-1 und durch eine einzelne schwach n-dodierte Epitaxieschicht 10-2 ausgebildet werden kann. Die aktiven Gebiete des Halbleiterbauelements sind nicht getrennt epitaktisch abgelagert, sondern durch Implantation in der Einzelepitaxieschicht 10-2 ausgebildet worden. Somit kann das Bauelement mit verringerten Kosten leichter hergestellt werden. Die vergrabenen Gebiete 14-1 und 14-2 sind seitlich voneinander beabstandet und verlaufen in einer lateralen Richtung parallel zu und sind von der ersten Oberfläche 11 beabstandet. Der jeweilige Kanal 25 ist ebenfalls im Wesentlichen lateral verlaufend und kann eine jeweilige Länge (zwischen einer Mesaflanke 22 und einem inneren Ende eines jeweiligen vergrabenen Gebiets) von etwa 1,5 μm aufweisen. Die Dicke der Kanäle 25 kann etwa 700 nm sein. In einer Durchlassbetriebsart fließt der Strom von den jeweiligen Source-Gebieten 34 durch die Kanäle 25 und daraufhin durch das Abstandsgebiet 26 zu der zweiten Oberfläche 24. Ein typischer gemäß der oben beschriebenen Ausführungsform ausgebildeter SiC-JFET ist je nach der Dotierungskonzentration des Halbleiterkörpers 10 so ausgelegt, dass er eine Sperrspannung von etwa 600 V bis etwa mehr als 2000 V und sogar bis zu 3500 V sperrt.
In einer weiteren Ausführungsform weist eine Halbleitervorrichtung beziehungsweise ein Halbleiterbauelement ein Halbleitersubstrat eines ersten Leitfähigkeitstyps auf, das eine Oberfläche aufweist. Das Halbleitersubstrat ist durch einen Abschnitt des Halbleiterkörpers ausgebildet und verläuft von der zweiten Oberfläche bis zu einem oberen Rand des vergrabenen Gebiets. Dementsprechend ist das vergrabene Gebiet, das ein erstes Gebiet eines zweiten Leitfähigkeitstyps bildet, an der Oberfläche dieses Halbleitersubstrats angeordnet. Eine Mesastruktur des ersten Leitfähigkeitstyps ist auf der Oberfläche des Halbleitersubstrats angeordnet und bedeckt das erste Gebiet teilweise. Andere Abschnitte des ersten Gebiets sind nicht von der Mesastruktur bedeckt und liegen frei. Ein zweites Gebiet des zweiten Leitfähigkeitstyps ist so auf einer Oberfläche der Mesastruktur angeordnet, dass das erste Gebiet und das zweite Gebiet voneinander beabstandet sind und dazwischen ein Kanalgebiet des ersten Leitfähigkeitstyps bilden. Das zweite Gebiet bildet hier das Oberflächengebiet. Das Halbleitersubstrat und die Mesastruktur bilden einen einzelnen epitaktischen Halbleiterkörper, d. h., die Mesastruktur ist einteilig mit dem Halbleitersubstrat ausgebildet. An den Flanken der Mesastruktur ist ein Zugang zu dem Kanal bereitgestellt. Außerdem können wie oben beschrieben Source-Gebiete und eine erste, eine zweite und eine dritte Elektrodenschicht angeordnet sein.
In Bezug auf die 2A bis 2C wird eine weitere Ausführungsform beschrieben. Diese Ausführungsform ist eine Änderung der in 1A bis 1F gezeigten Ausführungsform. Um Wiederholungen zu vermeiden, werden nur die Änderungen ausführlich beschrieben.
Ähnlich 1A und 1B werden eine unstrukturierte primäre vergrabene Schicht 14 und ein Oberflächengebiet 16 ausgebildet. Wie in 2A veranschaulicht ist, werden nachfolgend durch tiefe Implantation eines Dotierungsmittels 35 des ersten Leitfähigkeitstyps unter Verwendung einer Maske 42 Source-Gebiete 34 ausgebildet. Die für die Ausbildung der Source-Gebiete 34 verwendete Implantationsdosis ist vergleichbar der oben gegebenen Implantationsdosis, während eine höhere Implantationsenergie verwendet wird. Die tiefe Implantation führt außerdem zur Ausbildung von Dotierungsfortsätzen 34-1 des Source-Gebiets 34, deren Dotierungskonzentration nahe der ersten Oberfläche 11 aber üblicherweise niedriger als die Dotierungskonzentration des Oberflächengebiets 16 ist.
Für den Fachmann ist klar, dass die Reihenfolge, in der das Source-Gebiet 34, das vergrabenen Gebiet 14 und das Oberflächengebiet 16 ausgebildet werden, geändert werden kann.
In einem nachfolgenden Schritt (2B) wird das vergrabene Kompensationsgebiet 26 auf ähnliche Weise wie oben in Verbindung mit 1D beschrieben unter Verwendung einer Maske 29 ausgebildet.
In weiteren Schritten werden auf ähnliche Weise wie oben beschrieben die Mesastruktur 20 und die erste, die zweite und die dritte Elektrodenschicht 36, 38, 40 ausgebildet. Die resultierende Struktur ist in 2C gezeigt.
In der Ausführungsform gemäß dieser Änderung wird die Mesastruktur 20 nach Ausbildung des vergrabenen Kompensationsgebiets 26 ausgebildet. Ferner kann die Kanaldotierung ebenfalls vor der Ausbildung der Mesastruktur durch flächendeckende Implantation eingestellt werden.
In 3A bis 3D ist eine weitere Änderung gezeigt. In dieser Ausführungsform wird das vergrabene Kompensationsgebiet 26 vor der Ausbildung des Oberflächengebiets 16 ausgebildet. Da die Reihenfolge die relativen Enddotierungskonzentrationen nicht beeinflusst, ist es ebenfalls möglich, mit der Ausbildung des vergrabenen Kompensationsgebiets 26 zu beginnen, auf die die Ausbildung des primären vergrabenen Gebiets 14 folgt. Allerdings könnte der Beginn mit der tiefen Implantation des primären vergrabenen Gebiets 14 den Vorteil haben, dass diese Implantation nicht durch irgendeine durch andere Implantationen verursachte Kristallstörung beeinflusst wird. Optional kann wie in irgendeiner anderen Ausführungsform ein thermisches Zwischentempern bewirkt werden, um Kristallbaufehler wesentlich zu entfernen.
Nach Ausbildung des vergrabenen Kompensationsgebiets 26 wird auf ähnliche Weise wie oben beschrieben (1B) das Oberflächengebiet 16 ausgebildet, gefolgt von einer Implantation zum Einstellen des Spitzendotierungsgrads des zentralen Gebiets 25-1 des Kanals 25 (in 3C gezeigt) wie z. B. oben beschrieben folgt. Nachfolgend wird durch Ätzen des Halbleiterkörpers 10 die Mesastruktur 20 ausgebildet. Die Mesastruktur 20 kann ebenfalls im Wesentlichen vertikale Seitenwände 22 aufweisen. Die Ausbildung der Mesastruktur 20 führt zu einer teilweisen Freilegung der vergrabenen Gebiete 14-1, 14-2 und der Source-Gebiete 34. Schließlich werden die erste, die zweite und die dritte Elektrodenschicht 36, 38, 40 ausgebildet (3D).
Dadurch, dass die Implantationen vor der Ausbildung der Mesastruktur 20 ausgeführt werden, weist diese geänderte Ausführungsform denselben Vorteil wie die geänderte Ausführungsform der 2A bis 2C auf.
Obgleich dies in den obigen Ausführungsformen nicht explizit erwähnt ist, wird ein thermisches Tempern ausgeführt, um das Dotierungsmittel zu aktivieren und durch Implantation verursachte Kristallbaufehler zu entfernen. Üblicherweise wird der Halbleiterkörper 10 bei Temperaturen in dem Bereich von etwa 1400°C bis etwa 1800°C und insbesondere bei etwa 1700°C getempert. Die Temperzeit hängt von dem Temperverfahren und von der Tempertemperatur ab (RTA z. B. etwa 60 s bis 90 s, Ofentempern etwa 60 min). Wie oben beschrieben wurde, kann wieder eine Oberflächenschutzschicht verwendet werden. Außerdem kann mehrfaches thermisches Zwischentempern ausgeführt werden.
Ferner weisen Leistungshalbleitervorrichtungen beziehungsweise Leistungshalbleiterbauelemente üblicherweise mehrere im Wesentlichen gleiche Zellen auf, von denen jede eine getrennte Vorrichtung definiert. Die getrennten Vorrichtungen weisen z. B. eine gemeinsame Drain-Elektrode (dritte Elektrodenschicht 40) und eine gemeinsame Source-Elektrodenstruktur (zweite Elektrodenschicht 38) auf, sodass die getrennten Vorrichtungen zueinander parallel geschaltet sind.
Anhand der 4A bis 4G wird eine weitere Ausführungsform beschrieben, die die Ausbildung zweier vergrabener Gebiete durch tiefe Implantation unter Verwendung einer Maske zeigt.
Ähnlich dem oben Beschriebenen wird ein Halbleiterkörper 10 bereitgestellt. Auf der ersten Oberfläche 11 des Halbleiterkörpers 10 wird eine erste Maske 50 ausgebildet. Die erste Maske 50 besteht aus einer ersten, unteren Schicht 51 und aus einer zweiten, oberen Schicht 52. Die erste und die zweite Schicht 51, 52 bestehen aus verschiedenen Materialien, die in Bezug zueinander selektiv ätzbar sind. Die erste Schicht 51 kann z. B. eine Oxidschicht wie etwa eine Siliciumoxidschicht sein, während die zweite Schicht 52 eine Resistschicht sein kann. Die zweite Schicht 52 kann photolithographisch strukturiert sein, um als eine Ätzmaske für die erste Schicht 51 zu dienen. Die erste Schicht 51 wird so geätzt, dass die zweite Schicht 52 teilweise über die erste Schicht 51 vorsteht.
Die erste Maske 50 weist wenigstens zwei Öffnungen 53 (erste Öffnungen) auf, um die laterale Anordnung wenigstens zweier vergrabener Gebiete zu definieren, die nachfolgend ausgebildet werden.
Daraufhin werden sowohl die erste als auch die zweite Schicht 51, 52 als erste Maske 50 zum Implantieren eines ersten Dotierungsmittels 12 des zweiten Leitfähigkeitstyps in den Halbleiterkörper 10 verwendet, um zwei vergrabene Gebiete 54 auszubilden, die durch ein Abstandsgebiet 55 seitlich voneinander beabstandet sind. Es können dieselbe Implantationsdosis und -energie wie für die Ausbildung des oben gegebenen primären vergrabenen Gebiets 14 genutzt werden, um im Wesentlichen dieselbe Dotierungskonzentration und -tiefe zu erhalten.
Da eine Maske verwendet wird, werden Dotierungsfortsätze 54-1 ausgebildet, die später. kompensiert werden.
Wie in 4B gezeigt ist, wird in einem nachfolgenden Schritt selbstjustierend in Bezug auf die erste Maske 50 eine zweite Maske 56 ausgebildet. Zum Ausbilden der zweiten Maske 56 kann z. B. ein sogenannter Lift-off-Prozess verwendet werden. Zu diesem Zweck wird für die zweite Maske 56 ein Material ausgewählt, das die selektive Entfernung der ersten Maske 50 in Bezug auf die zweite Maske 56 ermöglicht. Das Material der zweiten Maske 56 sollte in Bezug auf die zum Entfernen der ersten Maske verwendeten Lösungen insbesondere im Wesentlichen inert sein. Beispielsweise wird ein Metall wie etwa Al, Ni, Ti ganzflächig durch im Wesentlichen vertikale Ablagerung in der Weise abgeschieden, dass ein Maskenabschnitt der auf der ersten Maske 50 ausgebildeten zweiten Maske 56 von Maskenabschnitten der direkt auf der ersten Oberfläche 11 des Halbleiterkörpers 10 ausgebildeten zweiten Maske 56 getrennt ist. Durch Entfernen der zweiten Schicht 52, z. B. durch chemisches Auflösen des Resists, wird der Abschnitt der zweiten Maske 56 auf der ersten Maske 50 ebenfalls entfernt. Nachfolgend wird die erste Schicht 51 ebenfalls entfernt. Alternativ kann die erste Schicht 51 entfernt werden, was direkt ein Abheben der zweiten Schicht 52 und des darauf angeordneten Abschnitts der Maskenschicht 56 verursacht.
Der Rücksprung bzw. Aussparung der ersten Schicht 51 in Bezug auf die zweite Schicht 52 stellt sicher, dass die abgelagerte Schicht, die die zweite Maske 56 bildet, an den Rändern der ersten Maske 51 zuverlässig getrennt ist. Der Rücksprung bzw. Aussparung kann außerdem durch einen zusätzlichen isotropen Ätzschritt direkt vor der Abscheidung der zweiten Maskenschicht 56 ausgebildet werden.
Die zweite Maske 56 weist an dem Ort, an dem die erste Maske 50 ausgebildet wurde, eine Öffnung 57 (zweite Öffnung) auf und bedeckt den Bereich über den vergrabenen Gebieten 54. Wie in 4C veranschaulicht ist, wird daraufhin in dem Halbleiterkörper 10 ein zweites Dotierungsmittel 32 des ersten Leitfähigkeitstyps implantiert, um ein vergrabenes Kompensationsgebiet 58 des ersten Leitfähigkeitstyps auszubilden. Das vergrabene Kompensationsgebiet 58 wird in einer Ebene über den vergrabenen Gebieten 54 ausgebildet und bedeckt einen über und zwischen den vergrabenen Gebieten 54 angeordneten Bereich in der Weise, dass die Dotierungsfortsätze 54-1 der vergrabenen Gebiete 54 wenigstens teilweise kompensiert werden. Somit ist das vergrabene Gebiet 58 in dem Kanalgebiet des JFET angeordnet. Eine Kompensation in der Nähe der ersten Oberfläche ist nicht erforderlich, da dort das Oberflächengebiet 16 ausgebildet wird. Da die Dotierungskonzentration der Dotierungsfortsätze 54-1 niedriger als die Dotierungskonzentration der vergrabenen Gebiete 54 ist, kann die Enddotierungskonzentration des vergrabenen Kompensationsgebiets 58 im Vergleich zu dem in Verbindung mit den 1A bis 1F beschriebenen vergrabenen Kompensationsgebiet 26 verringert sein. Zum Beispiel kann eine Gesamtimplantationsdosis von etwa 1·10¹³ cm^–2 bis etwa 1,75·10¹³ cm^–2 mit einer Implantationsenergie von etwa 300 keV bis etwa 600 keV verwendet werden. Die resultierende Spitzendotierungskonzentration des vergrabenen Kompensationsgebiets 58 liegt üblicherweise in dem Bereich von etwa 2·10¹⁷ cm^–3 bis etwa 2·10¹⁸ cm^–3 und ist z. B. etwa 1,2·10¹⁸ cm^–3. Zum Ausbilden des vergrabenen Kompensationsgebiets 58 können ebenfalls zwei, drei oder mehr Implantationsschritte mit verschiedenen Energien verwendet werden. Das resultierende Kompensationsgebiet weist einen stärker kastenartigen Querschnitt auf.
Die Ausbildung des vergrabenen Kompensationsgebiets 58 kann die Ausbildung von Dotierungsfortsätzen 58-1 verursachen, die durch eine nachfolgende flache Implantation eines dritten Dotierungsmittels 18 des zweiten Leitfähigkeitstyps kompensiert werden. Die flache Implantation führt zur Ausbildung eines Oberflächengebiets 16 über und beabstandet von den vergrabenen Gebieten 54 und kann wie oben beschrieben ausgeführt werden. Die Reihenfolge der Ausbildung des vergrabenen Kompensationsgebiets 58 und des Oberflächengebiets 16 kann ebenfalls umgekehrt sein.
In einem weiteren Schritt kann die Spitzenkanaldotierungskonzentration durch eine flächendeckende beziehungsweise ganzflächige Implantation eines Dotierungsmittels des ersten Leitfähigkeitstyps eingestellt werden. Beim Ausführen einer Kanalimplantation sollte die zum Ausbilden des vergrabenen Kompensationsgebiets 58 verwendete Implantationsdosis beachtet werden, da beide Implantationen zu der Enddotierungskonzentration des Kanals 25 beitragen. Die Endspitzendotierungskonzentration in dem zentralen Gebiet 25-1 des Kanals 25 ist ähnlich der oben beschriebenen Ausführungsform von etwa 2·10¹⁷ cm^–3 bis etwa 3·10¹⁷ cm^–3. Für die Kanalimplantation werden eine ähnliche Implantationsdosis und -energie wie oben beschrieben verwendet. Das implantierte Dotierungsmittel ist in 4E durch die Strichlinie 25-1 bezeichnet.
Die Reihenfolge zum Einstellen der Kanaldotierung und zum Ausbilden des Oberflächengebiets 16 kann ebenfalls umgekehrt werden.
In einem in 4F veranschaulichten weiteren Schritt wird der Halbleiterkörper 10 geätzt, um eine Mesastruktur 20 auszubilden, die zu einem teilweisen Freilegen der vergrabenen Gebiete 54 führt. Schließlich werden wie oben beschrieben die Source-Gebiete 34 und die erste, die zweite und die dritte Elektrodenschicht 36, 38 und 40 ausgebildet. Die resultierende Struktur ist in 4G gezeigt. Die Funktionsgebiete dieser Struktur umfassen Dotierungskonzentrationen ähnlich den Dotierungskonzentrationen der jeweiligen Funktionsgebiete, wie sie in Verbindung mit den obigen Ausführungsformen beschrieben sind. Ferner kann der Halbleiterkörper 10 wie in den obigen Ausführungsformen durch einen stark n-dotierten Einkristallhalbleiterkörper 10-1 und durch eine einzelne schwach n-dotierte Epitaxieschicht 10-2 ausgebildet werden, wobei die Funktionsgebiete (vergrabenes Gebiet, Oberflächengebiet, Kanalgebiet und Source-Gebiet) anders als in üblichen JFETs, die durch mehrere getrennte epitaktische Ablagerungsschritte ausgebildet werden, durch Implantation in dem einen schwach dotierten Epitaxiegebiet 10-2 ausgebildet werden.
In Verbindung mit den 5A und 5B wird eine Modifikation der in 4A bis 4G veranschaulichten Ausführungsform beschrieben.
In dieser Modifikation werden die vergrabenen Gebiete 54 und die vergrabenen Kompensationsgebiete 58 unter Verwendung der ersten und der zweiten Maske 50 bzw. 56 ausgebildet, während für die Kanaldotierung und für die Ausbildung des Oberflächengebiets 16 eine flächendeckende Implantation verwendet wird. Außerdem werden die Source-Gebiete 34 durch tiefe Implantation einer Maske 42, wie in Verbindung mit 2A beschrieben, ausgebildet. Die resultierende Struktur ist in 5A gezeigt.
Nach den obigen Implantationen wird durch Ätzen des Halbleiterkörpers 10 unter Verwendung einer geeigneten Ätzmaske die Mesastruktur 20 ausgebildet. Nachfolgend werden die Elektrodenschichten 36, 38 und 40 ausgebildet. Die resultierende Struktur ist in 5B gezeigt.
Die Schaltcharakteristik eines durch tiefe Implantation in einem Halbleiterkörper ausgebildeten JFET ist simuliert worden, um seine Leistung zu bewerten. Ferner ist ein solcher JFET mit einem durch Epitaxie ausgebildeten JFET verglichen worden. Im Rest dieser Beschreibung wird der wie hier beschrieben ausgebildete JFET als Implantations-JFET bezeichnet, während der Referenz-JFET als Epitaxie-JFET bezeichnet wird. Ferner werden die vergrabenen Gebiete 14, 54 als p2-Gebiet bezeichnet, während das Oberflächengebiet 16 als p1-Gebiet bezeichnet wird. Außerdem umfasst der Epitaxie-JFET ein p1- und ein p2-Gebiet mit einem dazwischen angeordneten Kanal.
Für einen realistischen Vergleich ist für die Kanalbreite beider JFETs angenommen worden, dass sie in der Größenordnung von etwa 600 nm liegt, um spezifische Effekte der jeweiligen Herstellungsprozesse zu kompensieren. Zum Beispiel führt die epitaktische Abscheidung einer Schicht eines ersten Leitfähigkeitstyps auf der p2-Schicht zu einem recht scharfen vertikalen pn-Übergang, da die für die epitaktische Ablagerung verwendete Temperatur für eine wesentliche Ausdiffusion des Dotierungsmittels aus dem p2-Gebiet nicht hoch genug ist. Im Unterschied dazu zeigt die tiefe Implantation in vertikaler Richtung eine typische Gaußverteilung, was somit im Vergleich zu dem pn-Übergang des Epitaxie-JFET zu einem ”weicheren” pn-Übergang führt.
Ferner kann der Kanal des Implantations-JFET Implantationskristallbaufehler aufweisen, falls bei der ausgewählten Tempertemperatur nicht alle Kristallbaufehler im SiC entfernt werden konnten.
Die Verteilung der Dotierungskonzentration des implantierten JFET in einem vertikalen Querschnitt senkrecht zu der ersten Oberfläche 11 ist in 9 gezeigt, wobei nur die linke Hälfte der in 1 bis 5 gezeigten Strukturen veranschaulicht ist. Wie in 9 gezeigt ist, verursacht der (durch den Pfeil 71 bezeichnete) Dotierungsfortsatz des vergrabenen Gebiets 72 (p2-Gebiets) eine Verringerung oder ein Abschnüren der Querschnittsfläche des Kanalgebiets 73. Im Unterschied dazu führt der Dotierungsfortsatz 74 des Source-Gebiets 75 zu einer Zunahme der Querschnittsfläche des Kanals 73.
Die Verringerung der Querschnittsfläche des Kanals durch den Dotierungsfortsatz 71 könnte durch Erhöhen der Dotierungskonzentration des Kanals 73 und/oder des vergrabenen Kompensationsgebiets 76 abgeschwächt werden. Das vergrabene Kompensationsgebiet 76 weist nur verringerte Dotierungsfortsätze 77 auf, da dieses Gebiet in einem Bereich über dem vergrabenen Gebiet 72 mit weniger Implantationsenergie und mit einer niedrigeren Dosis als der zum Implantieren des vergrabenen Gebiets 72 verwendeten implantiert wurde. Dagegen erhöht das Erhöhen der Dotierungskonzentration des vergrabenen Kompensationsgebiets 76 und des Kanalgebiets 73 die Abschnürspannung des JFET so, dass eine Abwägung zwischen der Abschnürspannung und dem (durch die Kanalleitfähigkeit definierten) Durchlassstrom angestrebt werden muss.
Außerdem veranschaulicht 9, dass eine Verringerung der Dotierungsfortsätze stark erwünscht ist, um ihren Einfluss zu verringern und die Anforderungen an die Kompensationskonzentration zu senken.
Ferner zeigt 9 außerdem, dass die Größe und die Dotierungskonzentration der Dotierungsfortsätze mit der Implantationsdosis zunehmen. Zum Beispiel ist der Dotierungsfortsatz 74 des Source-Gebiets 75 ausgeprägter als der Dotierungsfortsatz 77 des vergrabenen Kompensationsgebiets 76. Da das vergrabene Kompensationsgebiet 76 nur zum Kompensieren des Dotierungsfortsatzes 71 des vergrabenen Gebiets 72 dient, ist die für das vergrabene Kompensationsgebiet 76 erforderliche Gesamtdosis kleiner als die zum Ausbilden des vergrabenen Gebiets 72 verwendete Dosis. Somit übersteigt die resultierende Dotierungskonzentration des Kanalgebiets 73 in dem Bereich des vergrabenen Kompensationsgebiets 76 die optimale Kanaldotierungskonzentration nicht wesentlich. Ferner ist der kompensierte Bereich vergleichsweise klein, wenn nur die Dotierungsfortsätze 71 kompensiert werden müssen, was ebenfalls die Bereiche mit verringerter Ladungsträgerbeweglichkeit beschränkt. Somit führen die in Verbindung mit 4A bis 5B beschriebenen Ausführungsformen zu JFETs mit einer etwas besseren Leistung als die gemäß den in 1A bis 3D gezeigten Ausführungsformen ausgebildeten JFETs.
Der Implantations-JFET weist in allen Simulationen eine Kompensationsdotierungskonzentration von etwa 1,5·10¹³ cm^–3 auf. Ferner sind die vergrabenen Gebiete durch maskierte Implantation mit einer nachfolgenden Ausbildung eines vergrabenen Kompensationsgebiets wie z. B. in Verbindung mit den 4A bis 4G und 5A bis 5B beschrieben ausgebildet worden.
10A und 10B zeigen die Simulationsergebnisse für eine einzelne Zelle eines Leistungs-JFET, wobei 91 den Durchlassstrom des Epitaxie-JFET bezeichnet, während 92 den Durchlassstrom des Implantations-JFET bezeichnet. 10B zeigt einen vergrößerten Abschnitt der in 10A gezeigten Übertragungscharakteristik. Wie aus 10A hervorgeht, neigt der Durchlassstrom 91 des Epitaxie-JFET dazu, bei mittleren Spannungen (Spannung zwischen Source und Drain) seine Sättigung zu erreichen, während der Durchlassstrom 92 des Implantations-JFET noch steigt. Es wird angenommen, dass dies das Ergebnis der unterschiedlichen Dotierungsprofile des Epitaxie-JFET und des Implantations-JFET ist. Der Epitaxie-JFET weist üblicherweise schärfere Dotierungsprofile als der Implantations-JFET auf, da die Implantation zu typischen Gaußschen Dotierungsprofilen führt, während durch getrennte epitaktische Ablagerungen scharfe Dotierungsprofile erhalten werden können.
Wie in 11 gezeigt ist, in der 93 die Charakteristik des Epitaxie-JFET bezeichnet, während 94 die des Implantations-JFET ist, ist die Gate-Drain-Sperrcharakteristik für beide Vorrichtungen im Wesentlichen dieselbe.
12 zeigt die Abschnürcharakteristiken (pinch-off, durchgezogene Linien) und die Durchgriffcharakteristiken (punch-through, Strichlinien) des Epitaxie-JFET 95, 97 bzw. des Implantations-JFET 96, 98. Die Spannung der Abszisse bezieht sich auf die Spannung zwischen den p1- und den p2-Gebieten, die die Leitfähigkeit des Kanals steuert.
Die Kurven 95 und 96 zeigen den Drain-Strom, der eine plötzliche Verringerung zeigt, wenn der Kanal gesperrt wird. Wegen der verschiedenen Dotierungsprofile des Epitaxie-JFET (95) und des Implantations-JFET ist das Einsetzen für den Implantations-JFET (96) zu höheren negativen Spannungen verschoben. Andererseits zeigt der durch die Kurve 97 für den Epitaxie-JFET und durch die Kurve 98 für den Implantations-JFET angegebene Gate-Strom, dass der Durchgriff, d. h. das Einsetzen des parasitären Bipolartransistors, für den Implantations-JFET ebenfalls zu höheren negativen Spannungen verschoben ist.
Die Simulationen zeigen, dass das Abschnüren und der Durchgriff des Implantations-JFET bei verschiedenen Spannungen auftreten und dass zwischen ihnen eine ausreichend hohe Spannungslücke verfügbar ist, die ein zuverlässiges Schalten der Vorrichtung ermöglicht.
Die Simulationen zeigen, dass durch Anwenden einer tiefen Implantation anstelle einer epitaktischen Ablagerung ein vollständig funktionaler JFET hergestellt werden kann. Irgendwelche Implantationsartefakte können durch geeignete Kompensationsgebiete teilweise oder im Wesentlichen vollständig kompensiert werden.

Claims

Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bereitstellen eines Halbleiterkörpers eines ersten Leitfähigkeitstyps, wobei der Halbleiterkörper eine erste Oberfläche (11) aufweist; Ausbilden wenigstens eines vergrabenen Gebiets (14, 54) eines zweiten Leitfähigkeitstyps in dem Halbleiterkörper, wobei das vergrabene Gebiet (14, 54) durch tiefe Implantation eines ersten Dosierungsmittels (12) des zweiten Leitfähigkeitstyps ausgebildet wird; und Ausbilden wenigstens eines Oberflächengebiets (16) des zweiten Leitfähigkeitstyps an der ersten Oberfläche (11) des Halbleiterkörpers, wobei das vergrabene Gebiet (14, 54) und das Oberflächengebiet (16) in zueinander beabstandeter Beziehung ausgebildet werden.
Verfahren nach Anspruch 1, wobei das erste Dotierungsmittel (12) mit einer Implantationsenergie in dem Bereich von etwa 1000 keV bis etwa 1800 keV implantiert wird.
Verfahren nach Anspruch 1 oder 2, wobei das erste Dotierungsmittel (12) mit einer Dosis von etwa 0,5·10¹⁴ cm^–2 bis etwa 2·10¹⁴ cm^–2 implantiert wird.
Verfahren nach einem der Ansprüche 1 bis 3, wobei der Schritt des Ausbildens wenigstens eines vergrabenen Gebiets (14, 54) das Ausbilden wenigstens zweier vergrabener Gebiete (14-1, 14-2, 54) umfasst, die im Wesentlichen in einer selben Ebene angeordnet und durch ein Abstandsgebiet (26, 55) des ersten Leitfähigkeitstyps voneinander beabstandet sind.
Verfahren nach Anspruch 4, wobei der Schritt des Ausbildens wenigstens zweier vergrabener Gebiete umfasst: Ausbilden wenigstens eines primären vergrabenen Gebiets (14) des zweiten Leitfähigkeitstyps durch tiefe Implantation des ersten Dotierungsmittels (12); und Ausbilden wenigstens eines vergrabenen Kompensationsgebiets (26) des ersten Leitfähigkeitstyps in dem Halbleiterkörper durch tiefe Implantation eines zweiten Dotierungsmittels (32) des ersten Leitfähigkeitstyps zum Unterteilen des primären vergrabenen Gebiets (14) in wenigstens zwei vergrabene Gebiete (14-1, 14-2), wobei das vergrabene Kompensationsgebiet (26) in der Weise ausgebildet wird, dass der Leitfähigkeitstyp des primären vergrabenen Gebiets (14) in wenigstens einem vorgegebenen Gebiet, das das Abstandsgebiet (26) definiert, umgekehrt ist.
Verfahren nach Anspruch 5, wobei das zweite Dotierungsmittel (32) mit einer Gesamtdosis implantiert wird, die höher als eine zum Implantieren des primären vergrabenen Gebiets (14) verwendete Dosis ist.
Verfahren nach Anspruch 5 oder 6, wobei die Gesamtdosis des zweiten Dotierungsmittels (32) höher als 2·10¹⁴ cm^–2 ist.
Verfahren nach einem der Ansprüche 5 bis 7, wobei die tiefe Implantation des zweiten Dotierungsmittels (32) wenigstens zwei getrennte Implantationsschritte bei verschiedenen Implantationsenergien umfasst.
Verfahren nach einem der Ansprüche 5 bis 8, wobei die Implantationsenergie zum Implantieren des zweiten Dotierungsmittels (32) in dem Bereich von etwa 800 keV bis etwa 2000 keV liegt.
Verfahren nach einem der Ansprüche 5 bis 9, wobei das wenigstens eine primäre vergrabene Gebiet (14) auf der ersten Oberfläche (11) des Halbleiterkörpers ohne Verwendung einer Maske ausgebildet wird.
Verfahren nach Anspruch 4, wobei der Schritt des Ausbildens der wenigstens zwei vergrabenen Gebiete umfasst Ausbilden einer ersten Maske (50), die wenigstens zwei erste Öffnungen (53) aufweist, auf der ersten Oberfläche (11) des Halbleiterkörpers, um den Ort der vergrabenen Gebiete (54) zu definieren; und Implantieren des ersten Dotierungsmittels (12) des zweiten Leitfähigkeitstyps in den Halbleiterkörper zum Ausbilden der zwei vergrabenen Gebiete (54).
Verfahren nach Anspruch 11, ferner umfassend: Ausbilden einer zweiten Maske (56), die wenigstens eine zweite Öffnung (57) aufweist, auf der ersten Oberfläche (11) des Halbleiterkörpers, um den Ort wenigstens eines vergrabenen Kompensationsgebiets (58) zu definieren, wobei die zweite Öffnung (57) über dem Abstandsgebiet (55) angeordnet wird; und Implantieren eines zweiten Dotierungsmittels (32) des ersten Leitfähigkeitstyps in den Halbleiterkörper zum Ausbilden des vergrabenen Kompensationsgebiets (58) des ersten Leitfähigkeitstyps in der Weise, dass das vergrabene Kompensationsgebiet (58) zwischen dem Abstandsgebiet (55) und dem Oberflächengebiet (16) angeordnet wird.
Verfahren nach Anspruch 12, wobei die zweite Maske (56) selbstjustierend in Bezug auf die erste Maske (50) ausgebildet wird.
Verfahren nach Anspruch 12 oder 13, wobei das zweite Dotierungsmittel (32) mit einer Implantationsenergie in dem Bereich von etwa 300 keV bis etwa 600 keV implantiert wird.
Verfahren nach einem der Ansprüche l2 bis 14, wobei das zweite Dotierungsmittel (32) mit einer Gesamtdosis in dem Bereich von etwa 1·10¹³ cm^–2 bis etwa 1,75·10¹³ cm^–2 implantiert wird.
Verfahren nach einem der Ansprüche 1 bis 15, das ferner das Entfernen von Abschnitten des Halbleiterkörpers umfasst, um das vergrabene Gebiet oder die vergrabenen Gebiete (14, 14-1, 14-2, 54) teilweise freizulegen und um wenigstens eine Mesastruktur (20) auszubilden, die das vergrabene Gebiet oder die vergrabenen Gebiete (14, 14-1, 14-2, 54) teilweise bedeckt.
Verfahren nach Anspruch 16, das ferner das Ausbilden wenigstens einer ersten Elektrodenschicht (36) auf der Mesastruktur (20) umfasst.
Verfahren nach Anspruch 16 oder 17, das ferner das Ausbilden wenigstens eines Source-Gebiets (34) des ersten Leitfähigkeitstyps in dem Halbleiterkörper in der Weise umfasst, dass das Source-Gebiet (34) wenigstens teilweise in einem freiliegenden Bereich des vergrabenen Gebiets oder der vergrabenen Gebiete (14, 14-1, 14-2, 54) angeordnet wird, das bzw. die an die Mesastruktur (20) angrenzt bzw. angrenzen.
Verfahren nach Anspruch 18, das ferner das Ausbilden einer zweiten Elektrodenschicht (38) in der Weise umfasst, dass die zweite Elektrodenschicht (38) mit dem Source-Gebiet (34) und mit dem freiliegenden vergrabenen Gebiet oder mit den freiliegenden vergrabenen Gebieten (14, 14-1, 14-2, 54) in Kontakt steht.
Verfahren nach einem der Ansprüche 1 bis 19, das ferner das Einstellen der Dotierungskonzentration des Halbleiterkörpers in einem zwischen dem vergrabenen Gebiet oder den vergrabenen Gebieten (14, 14-1, 14-2, 54) und dem Oberflächengebiet (16) angeordneten Gebiet auf einen vorgegebenen Spitzenwert umfasst.
Verfahren zum Ausbilden eines Sperrschicht-Feldeffekttransistors, wobei das Verfahren umfasst: Bereitstellen eines Halbleiterkörpers eines ersten Leitfähigkeitstyps, wobei der Halbleiterkörper eine erste Oberfläche (11) aufweist; Ausbilden wenigstens zweier vergrabener Gebiete (14-1, 14-2, 54) eines zweiten Leitfähigkeitstyps in dem Halbleiterkörper durch tiefe Implantation eines ersten Dotierungsmittels (12) des zweiten Leitfähigkeitstyps, wobei die vergrabenen Gebiete (14-1, 14-2, 54) im Wesentlichen in einer selben Ebene angeordnet und durch ein Abstandsgebiet (26, 55) des ersten Leitfähigkeitstyps voneinander beabstandet sind; und Ausbilden wenigstens eines Oberflächengebiets (16) des zweiten Leitfähigkeitstyps an der ersten Oberfläche (11) des Halbleiterkörpers durch eine flache Implantation eines Dotierungsmittels (18) des zweiten Leitfähigkeitstyps in der Weise, dass die vergrabenen Gebiete (14-1, 14-2, 54) und das Oberflächengebiet (16) voneinander beabstandet sind.
Verfahren nach Anspruch 21, das ferner das Entfernen von Abschnitten des Halbleiterkörpers umfasst, um die vergrabenen Gebiete (14-1, 14-2, 54) teilweise freizulegen und um wenigstens eine Mesastruktur (20) auszubilden, die die vergrabenen Gebiete teilweise bedeckt.
Verfahren nach Anspruch 21 oder 22, wobei der Schritt des Ausbildens der wenigstens zwei vergrabenen Gebiete umfasst: Ausbilden eines primären vergrabenen Gebiets (14) des zweiten Leitfähigkeitstyps durch tiefe Implantation des ersten Dotierungsmittels (12); und Ausbilden wenigstens eines vergrabenen Kompensationsgebiets (26) des ersten Leitfähigkeitstyps in dem Halbleiterkörper zum Unterteilen des primären vergrabenen Gebiets (14) in die wenigstens zwei vergrabenen Gebiete (14-1, 14-2), wobei das vergrabene Kompensationsgebiet (26) in der Weise ausgebildet wird, dass der Leitfähigkeitstyp des primären vergrabenen Gebiets (14) wenigstens in einem vorgegebenen Gebiet, das das Abstandsgebiet (26) definiert, umgekehrt wird, und wobei das vergrabene Kompensationsgebiet (26) durch tiefe Implantation eines zweiten Dotierungsmittels (32) des ersten Leitfähigkeitstyps ausgebildet wird.
Verfahren nach Anspruch 21 oder 22, wobei der Schritt des Ausbildens wenigstens zweier vergrabener Gebiete umfasst: Ausbilden einer ersten Maske (50), die wenigstens zwei erste Öffnungen (53) aufweist, auf der ersten Oberfläche (11) des Halbleiterkörpers, um den Ort der zwei vergrabenen Gebiete zu definieren; und Implantieren des ersten Dotierungsmittels (12) des zweiten Leitfähigkeitstyps in den Halbleiterkörper zum Ausbilden der zwei vergrabenen Gebiete (54), die durch das Abstandsgebiet (55) voneinander beabstandet sind.
Verfahren nach Anspruch 24, das ferner umfasst: Ausbilden einer zweiten Maske (56), die wenigstens eine zweite Öffnung (57) aufweist, auf der ersten Oberfläche (11) des Halbleiterkörpers, um den Ort wenigstens eines vergrabenen Kompensationsgebiets zu definieren, wobei die zweite Öffnung (57) über dem Abstandsgebiet (55) angeordnet wird; und Ausbilden des vergrabenen Kompensationsgebiets (58) des ersten Leitfähigkeitstyps durch tiefe Implantation eines zweiten Dotierungsmittels (32) des ersten Leitfähigkeitstyps in der Weise, dass das vergrabene Kompensationsgebiet (58) zwischen dem Abstandsgebiet (55) und dem Oberflächengebiet (16) und über dem Abstandsgebiet (55) angeordnet wird.
Halbleitervorrichtung, die aufweist: einen Halbleiterkörper eines ersten Leitfähigkeitstyps, der eine erste Oberfläche (11) aufweist; wenigstens zwei vergrabene Gebiete (14-1, 14-2) eines zweiten Leitfähigkeitstyps, die in dem Halbleiterkörper in beabstandeter Beziehung zu der ersten Oberfläche (11) angeordnet sind, wobei die vergrabenen Gebiete (14-1, 14-2) im Wesentlichen in einer selben Ebene angeordnet und durch ein Abstandsgebiet (26) des ersten Leitfähigkeitstyps voneinander beabstandet sind; ein Oberflächengebiet (16) des zweiten Leitfähigkeitstyps an der ersten Oberfläche (11), wobei die vergrabenen Gebiete (14-1, 14-2) und das Oberflächengebiet (16) voneinander beabstandet sind; und wenigstens ein vergrabenes Kompensationsgebiet (26) des ersten Leitfähigkeitstyps in dem Halbleiterkörper, wobei das vergrabene Kompensationsgebiet (26) das Abstandsgebiet definiert und eine Dotierungskonzentration des ersten Leitfähigkeitstyps aufweist, die höher als die Dotierungskonzentration des zweiten Leitfähigkeitstyps der vergrabenen Gebiete (14-1, 14-2) ist.
Halbleitervorrichtung nach Anspruch 26, wobei die vergrabenen Gebiete (14-1, 14-2) eine Dotierungskonzentration von etwa 1·10¹⁸ cm^–3 bis etwa 6·10¹⁸ cm^–3 aufweisen.
Halbleitervorrichtung nach Anspruch 26 oder 27, die ferner zwischen den vergrabenen Gebieten (14-1, 14-2) und dem Oberflächengebiet (16) ein Kanalgebiet (25) des ersten Leitfähigkeitstyps aufweist, wobei das Kanalgebiet (25) eine Dotierungskonzentration des ersten Typs aufweist.
Halbleitervorrichtung nach Anspruch 28, wobei die Spitzendotierungskonzentration des Kanalgebiets (25) in dem Bereich von etwa 2·10¹⁷ cm^–3 bis etwa 5·10¹⁷ cm^–3 liegt.
Halbleitervorrichtung nach einem der Ansprüche 26 bis 29, wobei die Dotierungskonzentration des ersten Leitfähigkeitstyps des vergrabenen Kompensationsgebiets (26) in dem Bereich von etwa 4·10¹⁸ cm^–3 bis etwa 1·10¹⁹ cm^–3 liegt.
Halbleitervorrichtung nach einem der Ansprüche 26 bis 30, wobei die Halbleitervorrichtung ein Sperrschicht-Feldeffekttransistor ist.
Halbleitervorrichtung nach einem der Ansprüche 26 bis 31, die ferner eine Mesastruktur (20) aufweist, wobei die Mesastruktur (20) die wenigstens zwei vergrabenen Gebiete (14-1, 14-2) teilweise bedeckt, wobei die vergrabenen Gebiete teilweise Freiliegen.
Halbleitervorrichtung, umfassend: einen Halbleiterkörper eines ersten Leitfähigkeitstyps, der eine erste Oberfläche (11) aufweist; wenigstens zwei vergrabene Gebiete (54) eines zweiten Leitfähigkeitstyps, die in dem Halbleiterkörper in beabstandeter Beziehung zu der ersten Oberfläche (11) angeordnet sind, wobei die vergrabenen Gebiete (54) im Wesentlichen in einer selben Ebene angeordnet sind und durch ein Abstandsgebiet (55) des ersten Leitfähigkeitstyps voneinander beabstandet sind; ein Oberflächengebiet (16) des zweiten Leitfähigkeitstyps an der ersten Oberfläche (11), wobei die vergrabenen Gebiete (54) und das Oberflächengebiet (16) voneinander beabstandet sind; ein Kanalgebiet (25) des ersten Leitfähigkeitstyps zwischen den vergrabenen Gebieten (54) und dem Oberflächengebiet (16), wobei das Kanalgebiet (25) eine Dotierungskonzentration des ersten Leitfähigkeitstyps aufweist; und wenigstens ein vergrabenes Kompensationsgebiet (58) des ersten Leitfähigkeitstyps in dem Halbleiterkörper, wobei das vergrabene Kompensationsgebiet (58) in dem Kanalgebiet (25) über dem Abstandsgebiet (55) angeordnet ist, wobei die Dotierungskonzentration des vergrabenen Kompensationsgebiets (58) höher als die Dotierungskonzentration des Kanalgebiets (25) ist.
Halbleitervorrichtung nach Anspruch 33, wobei die vergrabenen Gebiete (54) eine Dotierungskonzentration von etwa 1·10¹⁸ cm^–3 bis etwa 6·10¹⁸ cm^–3 aufweisen.
Halbleitervorrichtung nach Anspruch 33 oder 34, wobei die Spitzendotierungskonzentration des Kanalgebiets (25) in dem Bereich von etwa 2·10¹⁷ cm^–3 bis etwa 5·10¹⁷ cm^–3 liegt.
Halbleitervorrichtung nach einem der Ansprüche 33 bis 35, wobei die Spitzendotierungskonzentration des vergrabenen Kompensationsgebiets (58) in dem Bereich von etwa 2·10¹⁷ cm^–3 bis 2·10¹⁸ cm^–3 liegt.
Halbleitervorrichtung nach einem der Ansprüche 33 bis 36, wobei die Halbleitervorrichtung ein Sperrschicht-Feldeffekttransistor ist.
Halbleitervorrichtung nach einem der Ansprüche 33 bis 37, die ferner eine Mesastruktur (20) aufweist, wobei die Mesastruktur (20) die wenigstens zwei vergrabenen Gebiete (54) teilweise bedeckt, wobei die vergrabenen Gebiete teilweise freiliegen.