JP5047133B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5047133B2
JP5047133B2 JP2008295826A JP2008295826A JP5047133B2 JP 5047133 B2 JP5047133 B2 JP 5047133B2 JP 2008295826 A JP2008295826 A JP 2008295826A JP 2008295826 A JP2008295826 A JP 2008295826A JP 5047133 B2 JP5047133 B2 JP 5047133B2
Authority
JP
Japan
Prior art keywords
layer
junction
semiconductor substrate
schottky
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008295826A
Other languages
English (en)
Other versions
JP2010123741A (ja
Inventor
昭彦 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008295826A priority Critical patent/JP5047133B2/ja
Priority to CN200980145836.8A priority patent/CN102217071B/zh
Priority to KR1020117012042A priority patent/KR101273108B1/ko
Priority to EP09827305A priority patent/EP2360727A4/en
Priority to PCT/JP2009/005606 priority patent/WO2010058524A1/ja
Priority to US13/129,890 priority patent/US8637872B2/en
Publication of JP2010123741A publication Critical patent/JP2010123741A/ja
Application granted granted Critical
Publication of JP5047133B2 publication Critical patent/JP5047133B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、電力用半導体装置に好適に用いられる半導体装置および半導体装置の製造方法に関する。
電力変換等に使用される電力用半導体装置として、金属と半導体とのショットキー接合を利用したショットキーバリアダイオード（ＳＢＤ）がある（例えば、特許文献１および特許文献２参照）。ＳＢＤは、多数キャリアデバイスであるため、大きな順方向サージ電流が流れたときに、順方向電圧降下が大きくなり素子破壊を起こす場合がある。
また、ＳＢＤとして、ＳｉＣ半導体基板を用いたものがある（例えば、特許文献３参照）。
特開平６−１１２４７４号公報 特開平８−２３６７９１号公報 特開２０００−２５２４７８号公報
順方向サージ電流による素子破壊の耐量を向上させる方法としては、ショットキー接合とＰＮ接合とを複合化した半導体装置とし、ＰＮ接合からの少数キャリア注入により順方向電圧降下を下げる方法が考えられる。ＰＮ接合からの少数キャリア注入を円滑に行うためには、半導体装置のＰ型領域に接触する電極とＰ型領域とはオーミックコンタクトを形成していなければならない。
しかしながら、ＳｉＣ半導体基板を用いたＳＢＤにおいて、Ｎ型領域とショットキーコンタクトを形成するショットキー電極は、Ｐ型領域と良好なオーミックコンタクトを形成することが困難であるという不都合がある。
ＳｉＣ半導体基板を用いたＳＢＤにおいて、Ｎ型領域とショットキーコンタクトを形成するとともに、Ｐ型領域と良好なオーミックコンタクトを形成するショットキー電極を形成するためには、Ｐ型領域とショットキー電極との間にコンタクト金属膜が配置された半導体装置とする方法が考えられる。ここで、Ｐ型領域とショットキー電極との間にコンタクト金属膜が配置された従来の半導体装置の課題について、図４を用いて説明する。図４（ａ）は、従来の半導体装置の一例を示した断面図である。また、図４（ｂ）および図４（ｃ）は、図４（ａ）に示す半導体装置の製造工程の一例を説明するための工程図である。
図４（ａ）において、符号１１はＳｉＣからなるＮ型半導体基板を示している。Ｎ型半導体基板１１は、Ｎ+ＳｉＣ層１１ａからなるものであり、Ｎ+ＳｉＣ層１１ａ上にはＮ−ＳｉＣ層１１ｂが形成されている。Ｎ型半導体基板１１のＮ−ＳｉＣ層１１ｂ側の面には、Ｎ型半導体基板１１にＰＮ接合されたＰ型領域１２の設けられているＰＮ接合領域１７ａと、Ｎ型半導体基板１１のＮ−ＳｉＣ層１１ｂにショットキー電極１４がショットキー接触されてなるショットキー接合領域１７ｂとが設けられている。
図４（ａ）に示すように、ＰＮ接合領域１７ａには、断面視矩形状の複数のＰ型領域１２が埋め込まれるように形成されている。各Ｐ型領域１２上には、Ｐ型領域１２よりも平面積の小さいコンタクト金属膜１３が形成されている。コンタクト金属膜１３は、Ｐ型領域１２と良好なオーミックコンタクトを形成するものである。また、図４（ａ）に示すように、ショットキー電極１４が、各コンタクト金属膜１３上を覆い、ＰＮ接合領域１７ａおよびショットキー接合領域１７ｂに連続して設けられている。したがって、図４（ａ）に示す半導体装置では、ＰＮ接合領域１７ａにおいて、Ｐ型領域１２とショットキー電極１４との間にコンタクト金属膜１３が配置されたものとなっている。また、Ｎ型半導体基板１１のＮ+ＳｉＣ層１１ａ側（図４においては下側）の面には、Ｎ型半導体基板１１のＮ+ＳｉＣ層１１ａにオーミック接触されたオーミック電極１５が設けられている。
図４（ａ）に示す半導体装置を製造する方法としては、以下に示す方法などが挙げられる。まず、Ｎ+ＳｉＣ層１１ａとＮ+ＳｉＣ層１１ａ上に形成されたＮ−ＳｉＣ層１１ｂとを有するＮ型半導体基板１１上に、ショットキー接合領域１７ｂとなる領域を覆うマスク（図示略）を形成して、Ｎ型半導体基板１１のＰＮ接合領域１７ａとなる領域にＰ型不純物をイオン注入し、マスクを除去する。次いで、Ｎ型半導体基板１１にイオン注入されたＰ型不純物を拡散させて活性化するために、高温で熱処理を行う。このことにより、図４（ｂ）に示すように、Ｎ型半導体基板１１に埋め込まれ、Ｎ型半導体基板１１にＰＮ接合された断面視矩形状の複数のＰ型領域１２を形成する。
その後、図４（ｂ）に示すように、Ｎ型半導体基板１１のＮ+ＳｉＣ層１１ａ側にオーミック電極１５を形成する。
続いて、Ｐ型領域１２上に、コンタクト金属膜１３となる金属膜を形成し、Ｐ型領域１２と良好なオーミックコンタクトを形成するための熱処理を行う。次に、コンタクト金属膜１３となる金属膜上に、Ｐ型領域１２と平面視で重なる領域を覆うマスク（図示略）を形成して、ショットキー接合領域１７ｂとなる領域のコンタクト金属膜１３となる金属膜をエッチングしてパターニングし、図４（ｂ）に示すように、コンタクト金属膜１３を形成する。
その後、図４（ｃ）に示すように、ＰＮ接合領域１７ａおよびショットキー接合領域１７ｂに連続して設けられ、コンタクト金属膜１３上を覆い、ショットキー接合領域１７ｂにおいてＮ型半導体基板１１にショットキー接触されたショットキー電極１４を形成する。
以上のようにして、図４（ａ）に示す半導体装置が得られる。
図４（ａ）に示す半導体装置は、イオン注入して熱処理することにより形成された断面視矩形状のＰ型領域１２が、Ｎ型半導体基板１１に埋め込まれているものであるので、図４（ａ）において点線で示される逆電圧印加時の空乏層の広がりが、ＰＮ接合領域１７ａとショットキー接合領域１７ｂとでＮ型半導体基板１１の深さ方向に大きく異なるものとなっており、空乏層の厚みが薄いＰ型領域１２の側面と底面との境界である隅部（図４（ａ）において点線の円形で示される領域）に電界が集中し、大きなリーク電流が発生しやすいという不都合があった。リーク電流は、半導体装置の信頼性を損なうものであるので、電界集中を緩和してリーク電流を抑えることが要求されていた。
また、図４（ａ）〜図４（ｃ）に示す半導体装置の製造方法では、コンタクト金属膜１３を形成するために、コンタクト金属膜１３となる金属膜上にＰ型領域１２と平面視で重なる領域を覆うマスクを形成している。コンタクト金属膜１３がＮ型半導体基板１１上に形成されると、漏れ電流が生じてしまう。したがって、コンタクト金属膜１３は、図４（ｂ）に示すように、少なくともコンタクト金属膜１３を形成するためのマスクの位置合わせマージンの寸法ｄ１を考慮した面積分、Ｐ型領域１２よりも平面積の小さいものとされている。位置合わせマージンの寸法ｄ１は、マスクを形成する際に用いられる露光装置の位置合せ精度などに応じて決定されるものであり、通常３μｍ程度の寸法とされる。
しかしながら、Ｐ型領域１２上のコンタクト金属膜１３と重なり合わない領域は、ＰＮ接合領域１７ａにおいてショットキー電極１４とオーミックコンタクトを形成することができない無効領域となるので、半導体装置に余分な電力損失を生じさせるものとなってしまう。このため、図４（ａ）に示す半導体装置では、Ｐ型領域１２上のコンタクト金属膜１３と重なり合わない領域を小さくし、半導体装置の性能を向上させることが要求されていた。
また、図４（ａ）に示す半導体装置では、コンタクト金属膜１３の平面積を、少なくともコンタクト金属膜１３を形成するためのマスクの位置合わせマージンの寸法ｄ１を考慮した面積分、Ｐ型領域１２よりも小さくしなければならないことが、コンタクト金属膜１３およびＰ型領域１２の微細加工を行う際の妨げとなり、半導体装置上におけるショットキー接合領域１７ｂの面積を十分に確保することができない場合があった。ショットキー接合領域１７ｂの面積が小さいと、半導体装置の順方向電圧降下を十分に小さくできない場合がある。
また、図４（ａ）〜図４（ｃ）に示す半導体装置の製造方法では、製造工程を簡略化して、効率よく製造できる生産性に優れた方法とすることが望まれていた。
本発明は、上記事情に鑑みてなされたものであり、電界集中が生じにくくリーク電流を抑えることができ、ＰＮ接合領域における無効領域を小さくでき、ショットキー接合領域の面積を十分に確保でき、効率よく容易に製造できる高性能の半導体装置を提供することを目的とする。
また、本発明は、電界集中が生じにくくリーク電流を抑えることができ、ＰＮ接合領域における無効領域を小さくでき、ショットキー接合領域の面積を十分に確保できる半導体装置を、効率よく容易に製造できる製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
（１） ＳｉＣからなる第１導電型の半導体基板の一方の面に、前記半導体基板に第２導電型層がＰＮ接合されてなるＰＮ接合領域と、前記半導体基板にショットキー電極がショットキー接触されてなるショットキー接合領域とが設けられた半導体装置を製造する方法であって、前記半導体基板上に、第２導電型のＰＮ接合層と、前記ＰＮ接合層上にオーミック接触されたオーミック接触層とをこの順で形成する工程と、前記オーミック接触層上に、前記ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくとも前記オーミック接触層と前記ＰＮ接合層とをエッチングすることにより、前記ＰＮ接合層からなる第２導電型層を含む断面視台形状の凸状部と、前記凸状部上の前記オーミック接触層からなるコンタクト層とを前記ＰＮ接合領域に形成し、前記マスクを除去するエッチング工程と、前記ＰＮ接合領域および前記ショットキー接合領域に連続して設けられ、前記凸状部の側面と前記コンタクト層とを覆い、前記ショットキー接合領域において前記半導体基板にショットキー接触された前記ショットキー電極を形成する工程とを備え、前記エッチング工程を行うことにより、前記ショットキー接合領域の前記半導体基板の表面の延在方向と前記凸状部の側面の延在方向とのなす角度が、１００°〜１３５°の範囲である前記凸状部を形成することを特徴とする半導体装置の製造方法。
（２） ＳｉＣからなる第１導電型の半導体基板の一方の面に、前記半導体基板に第２導電型層がＰＮ接合されてなるＰＮ接合領域と、前記半導体基板にショットキー電極がショットキー接触されてなるショットキー接合領域とが設けられた半導体装置を製造する方法であって、前記半導体基板上に、第２導電型のＰＮ接合層と、前記ＰＮ接合層上にオーミック接触されたオーミック接触層とをこの順で形成する工程と、前記オーミック接触層上に、前記ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくとも前記オーミック接触層と前記ＰＮ接合層とをエッチングすることにより、前記ＰＮ接合層からなる第２導電型層を含む断面視台形状の凸状部と、前記凸状部上の前記オーミック接触層からなるコンタクト層とを前記ＰＮ接合領域に形成し、前記マスクを除去するエッチング工程と、前記ＰＮ接合領域および前記ショットキー接合領域に連続して設けられ、前記凸状部の側面と前記コンタクト層とを覆い、前記ショットキー接合領域において前記半導体基板にショットキー接触された前記ショットキー電極を形成する工程とを備え、前記エッチング工程を行うことにより、前記ショットキー接合領域の前記半導体基板と前記凸状部の側面との接する領域が、曲面となるようにすることを特徴とする半導体装置の製造方法。
（３） ＳｉＣからなる第１導電型の半導体基板の一方の面に、前記半導体基板に第２導電型層がＰＮ接合されてなるＰＮ接合領域と、前記半導体基板にショットキー電極がショットキー接触されてなるショットキー接合領域とが設けられた半導体装置を製造する方法であって、前記半導体基板上に、第２導電型のＰＮ接合層と、前記ＰＮ接合層上にオーミック接触されたオーミック接触層とをこの順で形成する工程と、前記オーミック接触層上に、前記ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくとも前記オーミック接触層と前記ＰＮ接合層とをエッチングすることにより、前記ＰＮ接合層からなる第２導電型層を含む断面視台形状の凸状部と、前記凸状部上の前記オーミック接触層からなるコンタクト層とを前記ＰＮ接合領域に形成し、前記マスクを除去するエッチング工程と、前記ＰＮ接合領域および前記ショットキー接合領域に連続して設けられ、前記凸状部の側面と前記コンタクト層とを覆い、前記ショットキー接合領域において前記半導体基板にショットキー接触された前記ショットキー電極を形成する工程とを備え、前記エッチング工程が、前記ＰＮ接合層を前記半導体基板に達するまでエッチングした後、平面視で前記凸状部の頂部と重ならない領域に残存する前記オーミック接触層を、ウェットエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
（４） 前記エッチング工程が、前記オーミック接触層をエッチングして前記ＰＮ接合層を露出させた後、前記ＰＮ接合層をＣＦ４とＯ２との混合ガスを用いて前記半導体基板に達するまでドライエッチングすることにより前記凸状部を形成する工程を含むことを特徴とする（１）〜（３）のいずれかに記載の半導体装置の製造方法。
（５） 前記エッチング工程において、前記第２導電型層の上面全面に前記コンタクト層を残すことを特徴とする（１）〜（４）のいずれかに記載の半導体装置の製造方法。
（６） 前記ＰＮ接合層を、イオン注入法を用いて形成することを特徴とする（１）〜（５）のいずれかに記載の半導体装置の製造方法。
（７） 前記ＰＮ接合層を、エピタキシャル成長法を用いて形成することを特徴とする（１）〜（５）のいずれかに記載の半導体装置の製造方法。
（８） 前記半導体基板の他方の面に、前記半導体基板にオーミック接触されたオーミック電極を設ける工程を備えることを特徴とする（１）〜（７）のいずれかに記載の半導体装置の製造方法。
本発明の半導体装置は、ＳｉＣからなる第１導電型の半導体基板の一方の面に、前記半導体基板に第２導電型層がＰＮ接合されてなるＰＮ接合領域と、前記半導体基板にショットキー電極がショットキー接触されてなるショットキー接合領域とが設けられ、ＰＮ接合領域には、半導体基板上に設けられた前記第２導電型層を含む断面視台形状の凸状部と、前記凸状部の前記第２導電型層上にオーミック接触されたコンタクト層とが備えられ、前記ショットキー電極が、前記凸状部の側面と前記コンタクト層とを覆い、前記ＰＮ接合領域および前記ショットキー接合領域に連続して設けられているものであるので、半導体基板と第２導電型層とのＰＮ接合面の形状が平面状になるとともに、半導体基板とショットキー電極とのショットキー接合面とＰＮ接合面とが、略直線状に配置されるものとなり、逆電圧印加時の空乏層に広がりは、ＰＮ接合領域とショットキー接合領域とで半導体基板の深さ方向における差がほとんどなく、空乏層の厚みが略均一なものとなる。したがって、本発明の半導体装置は、電界集中が生じにくく、リーク電流の発生を抑えることができ、信頼性の高いものとなる。
また、本発明の半導体装置は、ＰＮ接合領域に、半導体基板上に設けられた前記第２導電型層を含む凸状部と、前記凸状部の前記第２導電型層上にオーミック接触されたコンタクト層とが備えられているものであるので、半導体基板上に、第２導電型のＰＮ接合層と、ＰＮ接合層にオーミック接触されたオーミック接触層とをこの順で形成し、オーミック接触層上に、前記ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくともオーミック接触層とＰＮ接合層とをエッチングする方法により、凸状部とコンタクト層とをＰＮ接合領域に形成できるものとなる。
よって、本発明の半導体装置は、コンタクト層を形成するために、コンタクト層となる層上に第２導電型層と平面視で重なる領域を覆うマスクを形成する場合のように、コンタクト層を形成するためのマスクの位置合わせマージンの寸法を考慮した面積分、コンタクト層の平面積を第２導電型層よりも小さくする必要はなく、第２導電型層上のコンタクト層と重なり合わない領域を小さくすることができる。したがって、ＰＮ接合領域における無効領域を小さくすることができ、低損失で高性能な半導体装置とすることができる。
また、本発明の半導体装置では、コンタクト層を形成するためのマスクの位置合わせマージンの寸法を考慮した面積分、コンタクト層の平面積を第２導電型層よりも小さくする必要がないので、コンタクト層および第２導電型層の微細加工が容易となり、ショットキー接合領域の面積を十分に確保することが可能となり、半導体装置の順方向電圧降下を十分に小さくできる。
また、本発明の半導体装置の製造方法は、半導体基板上に、第２導電型のＰＮ接合層と、前記ＰＮ接合層上にオーミック接触されたオーミック接触層とをこの順で形成する工程と、前記オーミック接触層上に、前記ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくとも前記オーミック接触層と前記ＰＮ接合層とをエッチングすることにより、前記ＰＮ接合層からなる第２導電型層を含む断面視台形状の凸状部と、前記凸状部上の前記オーミック接触層からなるコンタクト層とを前記ＰＮ接合領域に形成し、前記マスクを除去するエッチング工程と、前記ＰＮ接合領域および前記ショットキー接合領域に連続して設けられ、前記凸状部の側面と前記コンタクト層とを覆い、前記ショットキー接合領域において前記半導体基板にショットキー接触された前記ショットキー電極を形成する工程とを備える方法であるので、エッチング工程において形成されるマスクを、第２導電型層の形成時にもコンタクト層の形成時にも用いることができ、第２導電型層の形成時とコンタクト層の形成時とにおいてそれぞれマスクを形成する場合と比較して、製造工程を簡略化することができ、効率よく製造できる。
また、本発明の半導体装置の製造方法では、オーミック接触層上に、ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくとも前記オーミック接触層と前記ＰＮ接合層とをエッチングすることにより、前記ＰＮ接合層からなる第２導電型層を含む凸状部と、前記凸状部上の前記オーミック接触層からなるコンタクト層とを前記ＰＮ接合領域に形成するので、コンタクト層を形成するためのマスクの位置合わせマージンの寸法を考慮した面積分、コンタクト層の平面積を第２導電型層よりも小さくする必要がなく、ＰＮ接合領域における無効領域を小さくすることができ、低損失で高性能な半導体装置とすることができるとともに、コンタクト層および第２導電型層の微細加工が容易となり、ショットキー接合領域の面積を十分に確保することが可能となり、半導体装置の順方向電圧降下を十分に小さくできる。
以下、本発明を、図面を参照して詳細に説明する。なお、以下の説明において参照する図面に図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なっている場合がある。
「半導体装置」
図１（ａ）は、本発明の半導体装置の一例であるショットキーバリアダイオード（ＳＢＤ）を示した断面図である。また、図１（ｂ）〜図１（ｅ）は、図１（ａ）に示す半導体装置の製造工程の一例を説明するための工程図である。
図１（ａ）において、符号１はＮ型（第１導電型）の半導体基板を示している。
半導体基板１は、低抵抗のＮ+ＳｉＣ層１ａ（第１ＳｉＣ層）上に、Ｎ−型エピタキシャル層を成長させることにより設けられたＮ−ＳｉＣ層１ｂ（第２ＳｉＣ層）が形成されてなるものである。Ｎ−ＳｉＣ層１ｂは、Ｎ+ＳｉＣ層１ａよりも低濃度のＮ型不純物を含むものである。
半導体基板１のＮ−ＳｉＣ層１ｂ側の面（一方の面）には、半導体基板１にＰ型層２（第２導電型層）がＰＮ接合されてなるＰＮ接合領域７ａと、半導体基板１にショットキー電極４がショットキー接触されてなるショットキー接合領域７ｂとが設けられている。
図１（ａ）に示すように、ＰＮ接合領域７ａには、断面視台形状の凸状部２ａと、コンタクト層３とが備えられている。本実施形態においては、凸状部２ａは、半導体基板１からなり、半導体基板１のＮ−ＳｉＣ層１ｂ側の面から突出して形成された断面視台形状の凸部１ｃと、凸部１ｃの頂部上の全面に設けられた断面視台形状のＰ型層２とから形成されている。Ｐ型層２は、半導体基板１のＮ−ＳｉＣ層１ｂにＡｌやＢなどのP型不純物が注入拡散されてなるものである。
また、ショットキー接合領域７ａの半導体基板１の表面の延在方向と凸状部２ａの側面の延在方向とのなす角度θは、鈍角とされており、１００°〜１３５°の範囲とされていることが好ましい。上記のなす角度θが１００°〜１３５°の範囲内である場合、より効果的に電界集中を防止することができ、リーク電流の発生を効果的に抑えることができ、より一層信頼性の高いものとなるとともに、凸状部２ａとコンタクト層３とによって形成される段差に起因するショットキー電極４の形成不良を効果的に防止でき、しかも、Ｐ型層２上のコンタクト層３と重なり合わない領域を十分に小さくできる。なお、上記のなす角度θが１８０°に近い程、リーク電流の発生や段差に起因する形成不良を効果的に防止できる。また、上記のなす角度θが９０°に近い程、Ｐ型層２上のコンタクト層３と重なり合わない領域を小さくすることができ、ＰＮ接合領域における無効領域を小さくすることができる。
また、図１（ａ）に示すように、コンタクト層３は、Ｐ型層２のコンタクト層３側の面（上面）の全面に設けられており、凸状部２ａのＰ型層２上にオーミック接触されている。コンタクト層３は、Ｐ型層２とオーミックコンタクトを形成するものであり、ＴｉとＡｌとを含む合金などの金属からなるものである。コンタクト層３が、ＴｉとＡｌとを含む合金からなるものである場合、コンタクト層３の抵抗値が十分に低いものとなり、Ｐ型層２に良好にオーミック接合するものとなる。
また、図１（ａ）に示すように、ショットキー電極４は、凸状部２ａの側面とコンタクト層３の側面および上面とを覆い、ＰＮ接合領域７ａおよびショットキー接合領域７ｂに連続して設けられている。そして、図１（ａ）に示す半導体装置では、ＰＮ接合領域７ａにおいて、Ｐ型層２とショットキー電極４との間にコンタクト層３が配置されたものとなっている。ショットキー電極４は、ＭｏやＴｉなどの金属からなるものであり、Ｍｏを主成分とする金属からなるものであることが好ましい。ショットキー電極４がＭｏを主成分とする金属からなるものである場合、半導体基板１のＮ−ＳｉＣ層１ｂに良好にショットキー接触するものとなる。
さらに、コンタクト層３が、ＴｉとＡｌとを含む合金からなり、ショットキー電極４が、Ｍｏを主成分とする金属からなるものである場合、コンタクト層３とショットキー電極４との電気的な接続も良好なものとなる。
また、ショットキー電極４の半導体基板１と反対側の面（図１（ａ）においては上側の面）には、Ａｌを含む金属からなる表面パッド電極（図示略）が形成され、表面パッド電極上には、所定の形状で感光性ポリイミド膜などからなるパッシベーション膜（図示略）が形成されている。
また、図１（ａ）に示すように、半導体基板１のＮ+ＳｉＣ層１１ａ側の面（他方の面）に、半導体基板１のＮ+ＳｉＣ層１１ａにオーミック接触されたオーミック電極５が設けられている。オーミック電極５は、Ｎｉを主成分とする金属などの金属からなるものである。
また、オーミック電極５の半導体基板１と反対側の面（図１（ａ）においては下側の面）には、Ｎｉ層とＡｇ層などの金属からなる裏面パッド電極（図示略）が形成されている。
「半導体装置の製造方法」
図１（ａ）に示す半導体装置は、例えば、以下に示す方法により製造できる。
まず、Ｎ+ＳｉＣ層１ａからなる半導体基板上に、Ｎ−型エピタキシャル層を成長させてＮ−ＳｉＣ層１ｂを形成し、Ｎ+ＳｉＣ層１ａ上にＮ−ＳｉＣ層１ｂを備えるＮ型の半導体基板１とする。
次に、半導体基板１のＮ−ＳｉＣ層１ｂ上に、イオン注入法を用いてＰＮ接合層（図示略）を形成する。具体的には、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成した酸化膜をマスクとして、半導体基板１のＮ−ＳｉＣ層１ｂ上の所望の領域に、ＡｌやＢなどのＰ型不純物をイオン注入する。その後、酸化膜からなるマスクを除去する。
次いで、半導体基板１にイオン注入されたＰ型不純物を拡散させて活性化するために、高温で熱処理を行う。ここでの熱処理は、例えば、Ａｒなどの不活性ガス雰囲気中または真空中で１７００℃程度の温度で行う。このことにより、半導体基板１上の所望の領域に半導体基板１のＮ−ＳｉＣ層１ｂにＰＮ接合されたＰ型のＰＮ接合層が形成される。
その後、半導体基板１のＮ+ＳｉＣ層１ａ側の面に、例えば、スパッタ法によりＮｉを主成分とする金属からなる金属膜を形成する。次いで、良好なオーミックコンタクトを得るために、例えばＡｒなどの不活性ガス雰囲気中１０００℃程度の温度で熱処理を行う。このことにより、図１（ｂ）に示すように、半導体基板１のＮ+ＳｉＣ層１ａにオーミック接触されたオーミック電極５を形成する。
その後、ＰＮ接合層の形成されている半導体基板１のＮ−ＳｉＣ層１ｂ側の面に、例えば、スパッタ法によりＴｉとＡｌとを含む合金からなる金属膜を形成する。次いで、良好なオーミックコンタクトを得るために、例えばＡｒなどの不活性ガス雰囲気中９００℃程度の温度で熱処理を行う。このことにより、ＰＮ接合層上にオーミック接触されたオーミック接触層３ａを形成する。
（エッチング工程）
次に、オーミック接触層３ａとＰＮ接合層と半導体基板１のＮ−ＳｉＣ層１ｂの一部とをエッチングするエッチング工程を行う。
エッチング工程においては、まず、オーミック接触層３ａ上にレジスト層を形成し、リソグラフィ技術を用いてパターニングを行い、図１（ｂ）に示すように、ショットキー接合領域７ｂを露出させるとともにＰＮ接合領域７ａを覆うレジストパターンからなるマスク６を形成する。
その後、オーミック接触層３ａを、例えばＣｌガスを用いるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングによりエッチングして、ショットキー接合領域７ｂのＰＮ接合層を露出させる。
次いで、ＰＮ接合層と半導体基板１のＮ−ＳｉＣ層１ｂの一部とを、例えばＣＦ４とＯ２との混合ガスを用いてドライエッチングする。このとき、エッチング速度などのエッチング条件を調整する方法などにより、図１（ｂ）に示すように、半導体基板１のＮ−ＳｉＣ層１ｂからなる凸部１ｃと、ＰＮ接合層からなるＰ型層２とからなり、ショットキー接合領域７ａの半導体基板１の表面の延在方向と凸状部２ａの側面の延在方向とのなす角度θが１００°〜１３５°の範囲である断面視台形状の凸状部２ａを、ＰＮ接合領域７ａに形成する。
なお、本実施形態においては、ＰＮ接合層とともにＮ−ＳｉＣ層１ｂの一部をドライエッチングして除去することにより、半導体基板１のＮ−ＳｉＣ層１ｂの一部を含む凸状部２ａを形成する場合を例に挙げて説明したが、ここでのドライエッチングは、ＰＮ接合層を除去することができればよく、少なくとも半導体基板１に達するまで行えばよい。したがって、ここでのドライエッチングにおいて、半導体基板１は除去されなくてもよいが、ショットキー接合領域７ｂのＰＮ接合層を完全に除去するために、Ｎ−ＳｉＣ層１ｂの一部を除去することが好ましい。しかし、除去されるＮ−ＳｉＣ層１ｂの厚みが多くなると、半導体基板１とショットキー電極４とのショットキー接合面と、半導体基板１とＰ型層２とのＰＮ接合面との間に段差が形成されて、電界集中が生じやすくなる恐れがある。したがって、除去されるＮ−ＳｉＣ層１ｂの厚みは、ショットキー接合領域７ｂのＰＮ接合層を完全に除去しうる範囲で、できるだけ薄くすることが好ましい。なお、ここでのドライエッチングにおいて、半導体基板１が除去されない場合、凸状部２ａは、Ｐ型層２のみからなるものとされる。
このようにして、凸状部２ａを形成した後、平面視で凸状部２ａの頂部と重ならない領域に残存するオーミック接触層３ａを、ウェットエッチングにより除去する。ここでのウェットエッチングでは、図１（ｃ）に示すように、Ｐ型層２上の全面にオーミック接触層３ａを残す。このことにより、ＰＮ接合領域７ａにおいて、凸状部２ａを構成するＰ型層２のコンタクト層３側の面の全面に、オーミック接触層３ａからなるコンタクト層３が形成される。
その後、図１（ｄ）に示すように、マスク６を除去する。
続いて、コンタクト層３までの各層の形成された図１（ｄ）に示す半導体基板１のＮ−ＳｉＣ層１ｂ側の面に、ショットキー電極４となる金属膜として、例えばＭｏやＴｉなどの金属からなる金属膜を蒸着法またはスパッタ法により形成する。次いで、ショットキー電極４となる金属膜上にレジスト層を形成し、リソグラフィ技術を用いてパターニングを行い、レジストパターンからなるマスクを形成する。その後、ショットキー電極４となる金属膜をウェットエッチングして、ＰＮ接合領域７ａおよびショットキー接合領域７ｂに連続して設けられ、凸状部２ａの側面とコンタクト層３の側面および上面とを覆う形状にパターニングする。その後、ショットキー障壁高さ（φＢ）を制御するために、例えばＡｒなどの不活性ガス雰囲気中６００℃程度の温度で熱処理を行い、図１（ｅ）に示すように、ショットキー接合領域７ｂにおいて半導体基板１のＮ−ＳｉＣ層１ｂにショットキー接触されたショットキー電極４とする。
次に、ショットキー電極４上に、表面パッド電極となる金属膜として、例えばＡｌなどの金属膜をスパッタ法などにより形成し、レジストパターンからなるマスクを用いてエッチングを行い、所定の形状の表面パッド電極（図示略）を形成する。
その後、表面パッド電極上に、感光性ポリイミド膜を塗布し、所望のパターンにより露光、現像することにより、所定の形状のパッシベーション膜（図示略）を形成する。
続いて、オーミック電極５の半導体基板１と反対側の面（図１（ａ）においては下側の面）に、例えばＮｉ層とＡｇ層とからなる金属膜をスパッタ法などにより形成し、裏面パッド電極（図示略）を形成する。
以上のようにして、図１（ａ）に示す半導体装置が得られる。
図１（ａ）に示す半導体装置は、半導体基板１のＮ−ＳｉＣ層１ｂ側の面に、半導体基板１にＰ型層２がＰＮ接合されてなるＰＮ接合領域７ａと、半導体基板１にショットキー電極４がショットキー接触されてなるショットキー接合領域７ｂとが設けられ、ＰＮ接合領域７ａに、半導体基板１上に設けられたＰ型層２を含む断面視台形状の凸状部２ａと、凸状部２ａのＰ型層２上にオーミック接触されたコンタクト層３とが備えられ、ショットキー電極４が、凸状部２ａの側面とコンタクト層３とを覆い、ＰＮ接合領域７ａおよびショットキー接合領域７ｂに連続して設けられているものであるので、半導体基板１とＰ型層２とのＰＮ接合面の形状が平面状になるとともに、半導体基板１とショットキー電極４とのショットキー接合面とＰＮ接合面とが、略直線状に配置されるものとなる。したがって、本実施形態の半導体装置では、図１（ａ）において点線で示されるように、逆電圧印加時の空乏層の広がりは、ＰＮ接合領域７ａとショットキー接合領域７ｂとで半導体基板１の深さ方向における差がほとんどないものとなる。よって、本実施形態の半導体装置は、電界集中が生じにくく、リーク電流の発生を抑えることができ、信頼性の高いものとなる。
また、図１（ａ）に示す半導体装置は、ＰＮ接合領域７ａに、半導体基板１上に設けられたＰ型層２を含む凸状部２ａと、凸状部２ａのＰ型層２上にオーミック接触されたコンタクト層３とが備えられているものであるので、半導体基板１上に、第２導電型のＰＮ接合層と、ＰＮ接合層にオーミック接触されたオーミック接触層３ａとをこの順で形成し、オーミック接触層３ａ上に、ショットキー接合領域７ｂを露出させるとともにＰＮ接合領域７ａを覆うマスク６を形成して、少なくともオーミック接触層３ａとＰＮ接合層とをエッチングする方法により、凸状部２ａとコンタクト層３とをＰＮ接合領域７ａに形成できる。
よって、図１（ａ）に示す半導体装置は、コンタクト層３を形成するためのマスクの位置合わせマージンの寸法を考慮した面積分、コンタクト層３の平面積をＰ型層２よりも小さくする必要はなく、Ｐ型層２上のコンタクト層３と重なり合わない領域を小さくすることができる。したがって、ＰＮ接合領域７ａにおける無効領域を小さくすることができ、低損失で高性能な半導体装置とすることができる。
さらに、図１（ａ）に示す半導体装置では、Ｐ型層２のコンタクト層３側の面の全面にコンタクト層３が設けられているので、ＰＮ接合領域７ａにおける無効領域が非常に小さく、より一層、低損失で高性能な半導体装置とすることができる。
また、図１（ａ）に示す半導体装置では、コンタクト層３を形成するためのマスクの位置合わせマージンの寸法を考慮した面積分、コンタクト層３の平面積をＰ型層２上よりも小さくする必要がないので、コンタクト層３およびＰ型層２の微細加工が容易となり、ショットキー接合領域７ｂの面積を十分に確保することが可能となり、半導体装置の順方向電圧降下を十分に小さくできる。
また、本実施形態の半導体装置の製造方法によれば、オーミック接触層３ａとＰＮ接合層と半導体基板１のＮ−ＳｉＣ層１ｂの一部とをエッチングする際に形成するマスクが１つで済むので、オーミック接触層３ａとＰＮ接合層とＮ−ＳｉＣ層１ｂとをエッチングする際にそれぞれマスクを形成する場合と比較して、製造工程を簡略化することができ、効率よく製造できる。
「他の例」
本発明の半導体装置は、上述した実施形態に限定されるものではなく、例えば、図２に示す半導体装置とすることができる。図２は、本発明の半導体装置の他の例であるショットキーバリアダイオード（ＳＢＤ）を示した断面図である。
図２に示す半導体装置が、図１（ａ）に示す半導体装置と異なるところは、ショットキー接合領域７ｂの半導体基板１と凸状部２ａの側面との接する領域１ｄが、図１（ａ）に示す半導体装置では略平面からなるものとされているのに対し、図２に示す半導体装置では曲面からなるものとされているところのみである。したがって、図２に示す半導体装置において、図１（ａ）に示す半導体装置と同じ部材については、同じ符号を付し、説明を省略する。
図２に示す半導体装置は、エッチング工程において、エッチング速度などのエッチング条件を調整する方法などにより、ショットキー接合領域７ｂの半導体基板１と凸状部２ａの側面との接する領域１ｄが、曲面となるようにすること以外は、図１（ａ）に示す半導体装置と同様にして製造できる。
図２に示す半導体装置においては、ショットキー接合領域７ｂの半導体基板１と凸状部２ａの側面との接する領域１ｄが、曲面からなるものであるので、ショットキー接合領域７ｂの半導体基板１と凸状部２ａの側面との接する領域１ｄがアーク（電弧）となり、ショットキー接合領域７ｂの半導体基板１と凸状部２ａの側面との接する領域１ｄでの電界集中がさらに緩和され、図２において点線で示されるように、逆電圧印加時の空乏層に広がりは、ＰＮ接合領域７ａとショットキー接合領域７ｂとで半導体基板１の深さ方向における差がより一層少なく、空乏層の厚みがより均一なものとなる。したがって、本実施形態の半導体装置によれば、ショットキー接合領域７ｂの縁部におけるリーク電流の発生を、より効果的に抑えることができ、より一層信頼性を向上させることができる。
また、図２に示す半導体装置においても、図１（ａ）に示す半導体装置と同様に、コンタクト層３を形成するためのマスクの位置合わせマージンの寸法を考慮した面積分、コンタクト層３の平面積をＰ型層２よりも小さくする必要はないので、Ｐ型層２上のコンタクト層３と重なり合わない領域を小さくすることができ、ＰＮ接合領域７ａにおける無効領域を小さくすることができ、低損失で高性能な半導体装置とすることができるとともに、コンタクト層３およびＰ型層２の微細加工が容易となり、ショットキー接合領域７ｂの面積を十分に確保することが可能となり、半導体装置の順方向電圧降下を十分に小さくできる。
また、図２に示す半導体装置の製造方法においても、図１（ａ）に示す半導体装置の製造方法と同様に、オーミック接触層３ａとＰＮ接合層と半導体基板１のＮ−ＳｉＣ層１ｂの一部とをエッチングする際に形成するマスクが１つで済むので、容易に効率よく製造できる。
さらに、上述した実施形態においては、Ｐ型層２となるＰＮ接合層を、イオン注入法を用いて形成する方法を例に挙げて説明したが、Ｐ型層２となるＰＮ接合層は、エピタキシャル成長法を用いて形成してもよい。
「実施例」
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
図１（ａ）に示す実施例１のショットキーバリアダイオードを次のようにして製造した。まず、不純物濃度２Ｅ１８ｃｍ−３のＮ+ＳｉＣ層１ａからなる半導体基板１上に、Ｎ−型エピタキシャル層を成長させて不純物濃度１Ｅ１６ｃｍ−３のＮ−ＳｉＣ層１ｂを形成し、Ｎ+ＳｉＣ層１ａとＮ−ＳｉＣ層１ｂとを備えるＮ型の半導体基板１を得た。次に、半導体基板１のＮ−ＳｉＣ層１ｂ上に、イオン注入法を用いてＰＮ接合層（図示略）を形成した。具体的には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成した酸化膜をマスクとして、半導体基板１のＮ−ＳｉＣ層１ｂ上に、アルミニウムからなるＰ型不純物を６００℃の温度で不純物濃度２Ｅ１９ｃｍ−３になるようにイオン注入した。その後、酸化膜からなるマスクを除去した。
次いで、半導体基板１にイオン注入されたＰ型不純物を拡散させて活性化するために、熱処理を行った。ここでの熱処理は、Ａｒガス雰囲気中で１７００℃の温度で行った。このことにより、半導体基板１上の所望の領域にＮ−ＳｉＣ層１ｂにＰＮ接合されたＰ型のＰＮ接合層を形成した。
その後、半導体基板１のＮ+ＳｉＣ層１ａ側の面に、スパッタ法によりＮｉからなる金属膜を形成し、良好なオーミックコンタクトを得るために、Ａｒガス雰囲気中１０００℃の温度で熱処理を行うことにより、半導体基板１のＮ+ＳｉＣ層１ａにオーミック接触されたオーミック電極５を形成した。
その後、半導体基板１のＮ−ＳｉＣ層１ｂ側の面に、スパッタ法によりＴｉとＡｌとを含む合金からなる金属膜を形成し、良好なオーミックコンタクトを得るために、Ａｒガス雰囲気中９００℃の温度で熱処理を行うことにより、ＰＮ接合層にオーミック接触されたオーミック接触層３ａを形成した。
（エッチング工程）
次に、オーミック接触層３ａ上に、ショットキー接合領域７ｂを露出させるとともにＰＮ接合領域７ａを覆うレジストパターンからなるマスク６を形成し、オーミック接触層３ａを、Ｃｌガスを用いるＲＩＥによりエッチングして、ショットキー接合領域７ｂのＰＮ接合層を露出させた。
次いで、ＰＮ接合層と半導体基板１のＮ−ＳｉＣ層１ｂの一部とを、ＣＦ４とＯ２との混合ガスを用いてドライエッチングし、Ｎ−ＳｉＣ層１ｂからなる凸部１ｃと、ＰＮ接合層からなるＰ型層２とからなり、ショットキー接合領域７ａの半導体基板１の表面の延在方向と凸状部２ａの側面の延在方向とのなす角度が１００°である断面視台形状の凸状部２ａを、ＰＮ接合領域７ａに形成した。なお、ショットキー接合領域７ｂの半導体基板１と凸状部２ａの側面との接する領域は、略平面からなるものであった。また、このようにして得られたＰ型層２において、隣接するＰ型層２間の間隔は５μｍであった。
このようにして、凸状部２ａを形成した後、平面視で凸状部２ａの頂部と重ならない領域に残存するオーミック接触層３ａを、ウェットエッチングにより除去し、ＰＮ接合領域７ａにおいて、Ｐ型層２のコンタクト層３側の面の全面に、オーミック接触層３ａからなるコンタクト層３を形成した。その後、マスク６を除去した。
続いて、半導体基板１のＮ−ＳｉＣ層１ｂ側の面に、Ｍｏからなる金属膜を蒸着法により形成し、レジストパターンからなるマスクを用いてウェットエッチングし、ＰＮ接合領域７ａおよびショットキー接合領域７ｂに連続して設けられ、凸状部２ａの側面とコンタクト層３の側面および上面とを覆う形状にパターニングする。その後、ショットキー障壁高さ（φＢ）を制御するために、Ａｒガス雰囲気中６００℃の温度で熱処理を行い、ショットキー接合領域７ｂにおいてＮ−ＳｉＣ層１ｂにショットキー接触されたショットキー電極４とした。
次に、ショットキー電極４上に、Ａｌ膜をスパッタ法により形成し、レジストパターンからなるマスクを用いてエッチングを行い、所定の形状の表面パッド電極を形成した。その後、表面パッド電極上に、感光性ポリイミド膜を塗布し、所望のパターンにより露光、現像することにより、所定の形状のパッシベーション膜を形成した。
続いて、オーミック電極５の半導体基板１と反対側の面に、Ｎｉ層とＡｇ層とからなる金属膜をスパッタ法により形成し、裏面パッド電極を形成した。
以上のようにして、実施例１の半導体装置を得た。
（比較例）
図４（ａ）に示す比較例のショットキーバリアダイオードを次のようにして製造した。まず、実施例１と同様にして、Ｎ+ＳｉＣ層１１ａとＮ−ＳｉＣ層１１ｂとを備えるＮ型の半導体基板１１を得た。そして、Ｎ型半導体基板１１上にマスクを形成してから、実施例１と同様に、Ｐ型不純物をイオン注入して熱処理を行うことにより、Ｎ型半導体基板１１のＰＮ接合領域１７ａに埋め込まれた断面視矩形状のＰ型領域１２を形成した。なお、このようにして得られたＰ型領域１２において、隣接するＰ型領域１２間の間隔は５μｍであった。
その後、実施例１と同様にして、オーミック電極１５を形成した。
続いて、Ｐ型領域１２上に、実施例１のコンタクト層３と同様の金属膜を形成し、実施例１と同様にして、熱処理を行った。次に、金属膜上に、Ｐ型領域１２と平面視で重なる領域を覆うマスクを形成し、金属膜をエッチングしてパターニングして、コンタクト金属膜１３を形成した。なお、金属膜を形成するためのマスクの位置合わせマージンの寸法ｄ１は、３μｍとした。
その後、実施例１のショットキー電極４と同様にして、ＰＮ接合領域１７ａおよびショットキー接合領域１７ｂに連続して設けられ、コンタクト金属膜１３上を覆い、ショットキー接合領域１７ｂにおいてＮ型半導体基板１１にショットキー接触されたショットキー電極１４を形成した。
その後、実施例１と同様にして、表面パッド電極、パッシベーション膜、裏面パッド電極を形成した。
以上のようにして、比較例の半導体装置を得た。
このようにして得られた実施例１および比較例の隣接するコンタクト層３（コンタクト金属膜１３）間の寸法を調べた。
その結果、実施例は６μｍであり、比較例は１１μｍであった。
また、実施例１および比較例の半導体装置の順方向電流と順方向電圧降下との関係を調べた。その結果を図３（ａ）に示す。図３（ａ）は、実施例１および比較例の半導体装置の順方向電流と順方向電圧降下との関係を示したグラフである。
図３（ａ）に示すように、実施例１では比較例と比較して、順方向電圧降下が小さくなっている。これは、実施例では比較例と比較して、コンタクト層３およびＰ型層２を微細化でき、コンタクト層３（コンタクト金属膜１３）間の寸法を大きくすることができ、ショットキー接合領域７ｂの面積を十分に確保できたためである。
（実施例２）
図２に示す実施例２のショットキーバリアダイオードを次のようにして製造した。
すなわち、エッチング工程において、エッチング速度などのエッチング条件を調整する方法などにより、ショットキー接合領域７ｂの半導体基板１と凸状部２ａの側面との接する領域１ｄが、曲面となるようにしたこと以外は、実施例１と同様にして、実施例２の半導体装置を得た。
このようにして得られた実施例２および実施例１、比較例の半導体装置の逆方向電流と逆方向電圧との関係を調べた。その結果を図３（ｂ）に示す。図３（ｂ）は、実施例２および実施例１、比較例の半導体装置の逆方向電流と逆方向電圧との関係を示したグラフである。
図３（ｂ）に示すように、実施例２および実施例１では比較例と比較して、逆方向電圧降下が大きくなっており、電界集中が生じにくく、リーク電流が小さいことを示している。
さらに、ショットキー接合領域７ｂの半導体基板１と凸状部２ａの側面との接する領域１ｄが曲面である実施例２は、実施例１よりも逆方向電圧降下が大きくなっており、リーク電流がより小さいことが分かる。
図１（ａ）は、本発明の半導体装置の一例であるショットキーバリアダイオード（ＳＢＤ）を示した断面図である。また、図１（ｂ）〜図４（ｅ）は、図４（ａ）に示す半導体装置の製造工程の一例を説明するための工程図である。 図２は、本発明の半導体装置の他の例であるショットキーバリアダイオード（ＳＢＤ）を示した断面図である。 図３（ａ）は、実施例１および比較例の半導体装置の順方向電流と順方向電圧降下との関係を示したグラフであり、図３（ｂ）は、実施例２および比較例の半導体装置の逆方向電流と逆方向電圧との関係を示したグラフである。 図４（ａ）は、従来の半導体装置の一例を示した断面図である。また、図４（ｂ）および図４（ｃ）は、図４（ａ）に示す半導体装置の製造工程の一例を説明するための工程図である。
符号の説明
１・・・半導体基板、１１・・・Ｎ型半導体基板、１ａ、１１ａ・・・Ｎ+ＳｉＣ層、１ｂ、１１ｂ・・・Ｎ−ＳｉＣ層、１ｃ・・・凸部、２・・・Ｐ型層（第２導電型層）、２ａ・・・凸状部、３・・・コンタクト層、３ａ・・・オーミック接触層、４、１４・・・ショットキー電極、５、１５・・・オーミック電極、６・・・マスク、７ａ、１７ａ・・・ＰＮ接合領域、７ｂ、１７ｂ・・・ショットキー接合領域、１２・・・Ｐ型領域、１３・・・コンタクト金属膜。

Claims (8)

  1. ＳｉＣからなる第１導電型の半導体基板の一方の面に、前記半導体基板に第２導電型層がＰＮ接合されてなるＰＮ接合領域と、前記半導体基板にショットキー電極がショットキー接触されてなるショットキー接合領域とが設けられた半導体装置を製造する方法であって、
    前記半導体基板上に、第２導電型のＰＮ接合層と、前記ＰＮ接合層上にオーミック接触されたオーミック接触層とをこの順で形成する工程と、前記オーミック接触層上に、前記ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくとも前記オーミック接触層と前記ＰＮ接合層とをエッチングすることにより、前記ＰＮ接合層からなる第２導電型層を含む断面視台形状の凸状部と、前記凸状部上の前記オーミック接触層からなるコンタクト層とを前記ＰＮ接合領域に形成し、前記マスクを除去するエッチング工程と、
    前記ＰＮ接合領域および前記ショットキー接合領域に連続して設けられ、前記凸状部の側面と前記コンタクト層とを覆い、前記ショットキー接合領域において前記半導体基板にショットキー接触された前記ショットキー電極を形成する工程とを備え、
    前記エッチング工程を行うことにより、前記ショットキー接合領域の前記半導体基板の表面の延在方向と前記凸状部の側面の延在方向とのなす角度が、１００°〜１３５°の範囲である前記凸状部を形成することを特徴とする半導体装置の製造方法。
  2. ＳｉＣからなる第１導電型の半導体基板の一方の面に、前記半導体基板に第２導電型層がＰＮ接合されてなるＰＮ接合領域と、前記半導体基板にショットキー電極がショットキー接触されてなるショットキー接合領域とが設けられた半導体装置を製造する方法であって、
    前記半導体基板上に、第２導電型のＰＮ接合層と、前記ＰＮ接合層上にオーミック接触されたオーミック接触層とをこの順で形成する工程と、前記オーミック接触層上に、前記ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくとも前記オーミック接触層と前記ＰＮ接合層とをエッチングすることにより、前記ＰＮ接合層からなる第２導電型層を含む断面視台形状の凸状部と、前記凸状部上の前記オーミック接触層からなるコンタクト層とを前記ＰＮ接合領域に形成し、前記マスクを除去するエッチング工程と、
    前記ＰＮ接合領域および前記ショットキー接合領域に連続して設けられ、前記凸状部の側面と前記コンタクト層とを覆い、前記ショットキー接合領域において前記半導体基板にショットキー接触された前記ショットキー電極を形成する工程とを備え、
    前記エッチング工程を行うことにより、前記ショットキー接合領域の前記半導体基板と前記凸状部の側面との接する領域が、曲面となるようにすることを特徴とする半導体装置の製造方法。
  3. ＳｉＣからなる第１導電型の半導体基板の一方の面に、前記半導体基板に第２導電型層がＰＮ接合されてなるＰＮ接合領域と、前記半導体基板にショットキー電極がショットキー接触されてなるショットキー接合領域とが設けられた半導体装置を製造する方法であって、
    前記半導体基板上に、第２導電型のＰＮ接合層と、前記ＰＮ接合層上にオーミック接触されたオーミック接触層とをこの順で形成する工程と、前記オーミック接触層上に、前記ショットキー接合領域を露出させるとともに前記ＰＮ接合領域を覆うマスクを形成して、少なくとも前記オーミック接触層と前記ＰＮ接合層とをエッチングすることにより、前記ＰＮ接合層からなる第２導電型層を含む断面視台形状の凸状部と、前記凸状部上の前記オーミック接触層からなるコンタクト層とを前記ＰＮ接合領域に形成し、前記マスクを除去するエッチング工程と、
    前記ＰＮ接合領域および前記ショットキー接合領域に連続して設けられ、前記凸状部の側面と前記コンタクト層とを覆い、前記ショットキー接合領域において前記半導体基板にショットキー接触された前記ショットキー電極を形成する工程とを備え、
    前記エッチング工程が、前記ＰＮ接合層を前記半導体基板に達するまでエッチングした後、平面視で前記凸状部の頂部と重ならない領域に残存する前記オーミック接触層を、ウェットエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
  4. 前記エッチング工程が、前記オーミック接触層をエッチングして前記ＰＮ接合層を露出させた後、前記ＰＮ接合層をＣＦ４とＯ２との混合ガスを用いて前記半導体基板に達するまでドライエッチングすることにより前記凸状部を形成する工程を含むことを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置の製造方法。
  5. 前記エッチング工程において、前記第２導電型層の上面全面に前記コンタクト層を残すことを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置の製造方法。
  6. 前記ＰＮ接合層を、イオン注入法を用いて形成することを特徴とする請求項１〜請求項５のいずれかに記載の半導体装置の製造方法。
  7. 前記ＰＮ接合層を、エピタキシャル成長法を用いて形成することを特徴とする請求項１〜請求項５のいずれかに記載の半導体装置の製造方法。
  8. 前記半導体基板の他方の面に、前記半導体基板にオーミック接触されたオーミック電極を設ける工程を備えることを特徴とする請求項１〜請求項７のいずれかに記載の半導体装置の製造方法。
JP2008295826A 2008-11-19 2008-11-19 半導体装置の製造方法 Expired - Fee Related JP5047133B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008295826A JP5047133B2 (ja) 2008-11-19 2008-11-19 半導体装置の製造方法
CN200980145836.8A CN102217071B (zh) 2008-11-19 2009-10-23 半导体装置和半导体装置的制造方法
KR1020117012042A KR101273108B1 (ko) 2008-11-19 2009-10-23 반도체 장치 및 반도체 장치의 제조 방법
EP09827305A EP2360727A4 (en) 2008-11-19 2009-10-23 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
PCT/JP2009/005606 WO2010058524A1 (ja) 2008-11-19 2009-10-23 半導体装置および半導体装置の製造方法
US13/129,890 US8637872B2 (en) 2008-11-19 2009-10-23 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008295826A JP5047133B2 (ja) 2008-11-19 2008-11-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010123741A JP2010123741A (ja) 2010-06-03
JP5047133B2 true JP5047133B2 (ja) 2012-10-10

Family

ID=42197967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008295826A Expired - Fee Related JP5047133B2 (ja) 2008-11-19 2008-11-19 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8637872B2 (ja)
EP (1) EP2360727A4 (ja)
JP (1) JP5047133B2 (ja)
KR (1) KR101273108B1 (ja)
CN (1) CN102217071B (ja)
WO (1) WO2010058524A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280465B (zh) * 2010-06-13 2013-05-29 北京大学 阻变随机访问存储器件及制造方法
JP6089235B2 (ja) * 2012-03-28 2017-03-08 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP6296445B2 (ja) 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
DE102015101966B4 (de) * 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement
WO2016185645A1 (ja) * 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置
WO2018107222A1 (en) * 2016-12-15 2018-06-21 Griffith University Silicon carbide schottky diodes
CN113711365A (zh) * 2019-04-25 2021-11-26 京瓷株式会社 半导体装置以及半导体装置的制造方法
CN117059672B (zh) * 2023-10-11 2024-01-23 通威微电子有限公司 一种集成sbd的半导体器件及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2789311A (en) * 1953-02-19 1957-04-23 Danielson Mfg Company Manufacture of speedometer gear units
JPS57124438A (en) 1981-01-26 1982-08-03 Rikagaku Kenkyusho Ion beam etching for silicon carbide
EP0426877B1 (en) * 1989-05-31 1995-08-23 Japan Energy Corporation Method of producing compound semiconductor devices
JPH06112474A (ja) 1992-09-28 1994-04-22 Murata Mfg Co Ltd ショットキーバリア半導体装置
JPH0766433A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体整流素子
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JPH08236791A (ja) 1995-02-23 1996-09-13 Murata Mfg Co Ltd ショットキーバリア半導体装置
US6307244B1 (en) * 1998-08-12 2001-10-23 Rohm Co., Ltd. Schottky barrier semiconductor device
JP3663301B2 (ja) * 1998-08-12 2005-06-22 ローム株式会社 ショットキーバリア半導体装置およびその製法
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer
JP3610951B2 (ja) 2002-01-16 2005-01-19 ソニー株式会社 半導体装置及び半導体装置の製造方法
TWI241028B (en) 2002-03-08 2005-10-01 Sanken Electric Co Ltd Semiconductor device and its manufacturing method
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
JP2005340417A (ja) * 2004-05-26 2005-12-08 Mitsubishi Electric Corp ヘテロ接合電界効果型半導体装置
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
US7728403B2 (en) * 2006-05-31 2010-06-01 Cree Sweden Ab Semiconductor device
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5348856B2 (ja) 2007-05-31 2013-11-20 株式会社バルダン ロータリー式多針ミシン
US7745273B2 (en) * 2007-07-30 2010-06-29 Infineon Technologies Austria Ag Semiconductor device and method for forming same
JP2009224603A (ja) * 2008-03-17 2009-10-01 Toyota Central R&D Labs Inc ダイオードの製造方法

Also Published As

Publication number Publication date
KR101273108B1 (ko) 2013-06-13
US20110220918A1 (en) 2011-09-15
EP2360727A1 (en) 2011-08-24
JP2010123741A (ja) 2010-06-03
EP2360727A4 (en) 2012-11-21
US8637872B2 (en) 2014-01-28
KR20110086714A (ko) 2011-07-29
CN102217071B (zh) 2015-09-30
CN102217071A (zh) 2011-10-12
WO2010058524A1 (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
JP5047133B2 (ja) 半導体装置の製造方法
JP5862660B2 (ja) 半導体装置およびその製造方法
JP5810522B2 (ja) 異種材料接合型ダイオード及びその製造方法
JP2006310555A (ja) 半導体装置およびその製造方法
JP6477106B2 (ja) 半導体装置
JP2009117820A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US20080258152A1 (en) SiC semiconductor device having outer periphery structure
JP5310291B2 (ja) 半導体装置およびその製造方法
JP2005229071A (ja) ショットキーバリアダイオード
CN217691179U (zh) 肖特基二极管及电子设备
JP5982109B2 (ja) 炭化珪素半導体装置
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
TW202335308A (zh) 寬能隙半導體元件與其製造方法
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP2008251757A (ja) 半導体装置
JP5591151B2 (ja) 炭化珪素ジャンクションバリアショットキーダイオードおよびその製造方法
KR101184378B1 (ko) 쇼트키 다이오드 및 그 제조방법
JP5090043B2 (ja) ダイオード
KR101667669B1 (ko) 쇼트키 배리어 다이오드 및 그 제조방법
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
US20240105859A1 (en) Schottky barrier diode
JP7276078B2 (ja) ショットキーバリアダイオードとその製造方法
JP2009064969A (ja) 半導体装置およびその製造方法
JP2007184387A (ja) 半導体装置およびその製造方法
CN116978957A (zh) 一种快恢复二极管及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees