JP6296445B2 - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP6296445B2 JP6296445B2 JP2014023571A JP2014023571A JP6296445B2 JP 6296445 B2 JP6296445 B2 JP 6296445B2 JP 2014023571 A JP2014023571 A JP 2014023571A JP 2014023571 A JP2014023571 A JP 2014023571A JP 6296445 B2 JP6296445 B2 JP 6296445B2
- Authority
- JP
- Japan
- Prior art keywords
- outer peripheral
- epitaxial layer
- trench
- schottky
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims description 102
- 230000002093 peripheral effect Effects 0.000 claims description 151
- 229910052751 metal Inorganic materials 0.000 claims description 101
- 239000002184 metal Substances 0.000 claims description 101
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 243
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 239000002344 surface layer Substances 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 102220480414 Adhesion G-protein coupled receptor D1_S13A_mutation Human genes 0.000 description 1
- 102220560218 Calcium/calmodulin-dependent protein kinase type IV_S12A_mutation Human genes 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 102200048773 rs2224391 Human genes 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Description
この発明は、ショットキーバリアダイオード（Schottky Barrier Diode）に関する。
ショットキーバリアダイオードは、ｎ型半導体基板と、ｎ型半導体基板上に形成されたｎ型エピタキシャル層と、ｎ型エピタキシャル層の表面にショットキー接触するショットキーメタルとを含んでいる。ｎ型エピタキシャル層の表面は、ｎ型エピタキシャル層の表面にショットキーメタルがショットキー接触している活性領域と、その外側の外周領域とを含む。ショットキーバリアダイオードに逆方向電圧を印加すると、活性領域と外周領域との境界部分に電界が集中する。そこで、電界の集中を緩和するために、ｎ型エピタキシャル層の表層部の活性領域と外周領域との境界部分に、活性領域と外周領域とに跨るｐ型領域（ｐ型ガードリング）を形成した構成が知られている（特許文献１参照）。
ショットキーバリアダイオードの重要な特性の１つは、逆方向電圧印加時のリーク電流が小さいことである。また、別の重要な特性は、導通状態に至らせるための順方向電圧が低いことである。ショットキーバリアダイオードのリーク電流を小さくするためには、ｎ型エピタキシャル層の比抵抗を大きくすることが好ましい。一方、ショットキーバリアダイオードの順方向電圧を小さくするためには、ｎ型エピタキシャル層の比抵抗とｎ型エピタキシャル層の厚さとの積で表されるｎ型エピタキシャル層の抵抗を小さくすることが好ましい。つまり、順方向電圧を小さくするにはｎ型エピタキシャル層の比抵抗を小さくすればよいが、比抵抗を小さくするとリーク電流が大きくなってしまう。このため、リーク電流と順方向電圧とはトレードオフの関係にある。
リーク電流を犠牲にせずに順方向電圧を小さくするためには、ｎ型エピタキシャル層厚を薄くする方がよい。しかしながら、この対策は、ショットキーバリアダイオードの逆方向耐圧（以下単に「耐圧」という。）の低下を招く。具体的に説明すると、逆方向電圧印加時には、活性領域のショットキー接合面から空乏層が広がるとともに、ｐ型領域下にも空乏層が広がる。ところが、ｐ型領域下の空乏層は、活性領域の空乏層よりも下側（ｎ型半導体側）に大きく広がる。そのため、逆方向電圧を大きくすると、ｐ型領域下の空乏層は活性領域下の空乏層よりも先にｎ型半導体基板に達する。ゆえに、ショットキーバリアダイオードの耐圧は、逆方向電圧印加時にｐ型領域下に形成される空乏層の下端がｎ型半導体基板に達する電圧によって規定される。したがって、ｎ型エピタキシャル層厚を薄くすれば、耐圧が低下する。
この発明の目的は、リーク電流を犠牲にせずに順方向電圧を小さくすることができ、かつ必要な耐圧を確保しやすいショットキーバリアダイオードを提供することである。
この発明によるショットキーバリアダイオードは、第１導電型の半導体基板と、前記半導体基板上に形成され、不純物濃度が前記半導体基板よりも低い第１導電型のエピタキシャル層と、前記エピタキシャル層の表面に形成され、前記エピタキシャル層の中央部を露出させる開口を有するフィールド絶縁膜と、前記フィールド絶縁膜の前記開口内において前記エピタキシャル層の表面にショットキー接触し、前記フィールド絶縁膜の前記開口の周縁部を覆うように、前記開口の外方に張り出した周縁部を有するショットキーメタルと、前記エピタキシャル層の表面に前記ショットキーメタルがショットキー接触している活性領域とその外側の外周領域との境界部分に、前記エピタキシャル層の表面から掘り下げられることにより形成された外周トレンチと、前記外周トレンチの内壁面の全域に形成された絶縁層と、前記ショットキーメタルに接続され、前記絶縁層を介して前記外周トレンチの内壁面の全域に対向する導体とを含み、平面視において、前記フィールド絶縁膜の前記開口の内周縁および前記ショットキーメタルの周縁部の外周縁は、前記外周トレンチの内周縁と外周縁との間に位置しており、前記活性領域において、前記エピタキシャル層にその表面から掘り下げた複数の内側トレンチが形成されており、前記ショットキーメタルが前記内側トレンチの内壁面を含む前記エピタキシャル層の表面に接するように形成されており、前記外周トレンチの深さが、前記内側トレンチの深さよりも浅い（請求項１）。
この構成では、活性領域と外周領域との境界部分に、外周トレンチが形成され、この外周トレンチの内壁面の全域に絶縁層が形成されている。そして、外周トレンチ内には、ショットキーメタルに接続され、絶縁層を介して外周トレンチの内壁面の全域に対向する導体が設けられている。つまり、活性領域とその外側の外周領域との境界部分に、フィールドプレート構造が形成されている。そのため、逆方向電圧印加時において、フィールドプレート効果により、外周トレンチの直下および外周トレンチの側面外方が空乏化されるので、活性領域と外周領域との境界部分における電界の集中を緩和することができる。
また、外周トレンチの内壁面には絶縁層が形成されているため、エピタキシャル層の表層部の活性領域と外周領域との境界部分にエピタキシャル層の導電型とは異なる導電型の領域を設けた特許文献１の構造に比べて、逆方向電圧印加時において、外周トレンチの直下に形成される空乏層の厚さを薄くできる。これにより、耐圧を大幅に悪化させることなく、エピタキシャル層の厚さを薄くできる。それによって、エピタキシャル層の比抵抗を小さくすることなく、エピタキシャル層の抵抗を小さくすることができる。これにより、リーク電流を犠牲にせずに順方向電圧を小さくすることができる。
また、この構成によれば、ショットキーメタルとエピタキシャル層表面との接合面の面積を大きくすることができるので、順方向電圧を小さくすることができる。
また、この構成によれば、ショットキーメタルとエピタキシャル層表面との接合面の面積を大きくすることができるので、順方向電圧を小さくすることができる。
この発明の一実施形態では、前記外周トレンチの内壁面が、前記外周トレンチの側面および底面を含む（請求項２）。
この発明の一実施形態では、逆方向電圧時に前記外周トレンチの直下に形成される空乏層の深さが、前記活性領域に形成される空乏層の深さ以下である（請求項３）。この構成によれば、活性領域から広がる空乏層によって耐圧が規定されるので、活性領域下の空乏層の厚みに応じた厚さまで、エピタキシャル層を薄くできる。これにより、順方向電圧を一層低くできる。見方を変えれば、或る厚みのエピタキシャル層を備えればショットキーバリアダイオードの耐圧を高くすることができる。
この発明の一実施形態では、逆方向電圧時に前記外周トレンチの直下に形成される空乏層の深さが、前記活性領域に形成される空乏層の深さ以下である（請求項３）。この構成によれば、活性領域から広がる空乏層によって耐圧が規定されるので、活性領域下の空乏層の厚みに応じた厚さまで、エピタキシャル層を薄くできる。これにより、順方向電圧を一層低くできる。見方を変えれば、或る厚みのエピタキシャル層を備えればショットキーバリアダイオードの耐圧を高くすることができる。
この発明の一実施形態では、逆方向電圧時に前記外周トレンチの直下に形成される空乏層の深さが、前記活性領域に形成される空乏層の深さとほぼ一致している（請求項４）。この構成では、逆方向電圧印加時において、エピタキシャル層に形成される空乏層の下端を平坦にできるので、電界の集中をより効果的に緩和できる。
この発明の一実施形態では、前記外周トレンチの下側、特に絶縁層に接する領域に前記エピタキシャル層の導電型とは異なる第２導電型の領域が形成されていない（請求項５）。
この発明の一実施形態では、前記導体がポリシリコンである（請求項６）。
この発明の一実施形態では、前記導体がポリシリコンである（請求項６）。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１実施形態に係るショットキーバリアダイオードを示す平面図である。図２は、図１のII-II線に沿う断面図である。
ショットキーバリアダイオード１は、たとえば、図１に示すように、平面視四角形のチップ状に形成されている。平面視におけるショットキーバリアダイオード１の四辺のそれぞれの長さは、たとえば、数ｍｍ程度である。
図１は、この発明の第１実施形態に係るショットキーバリアダイオードを示す平面図である。図２は、図１のII-II線に沿う断面図である。
ショットキーバリアダイオード１は、たとえば、図１に示すように、平面視四角形のチップ状に形成されている。平面視におけるショットキーバリアダイオード１の四辺のそれぞれの長さは、たとえば、数ｍｍ程度である。
ショットキーバリアダイオード１は、ｎ＋型（たとえば、ｎ型不純物濃度が１×１０１８〜１×１０２１ｃｍ−３）のシリコン（Ｓｉ）からなる半導体基板２を備えている。半導体基板２の裏面には、その全域を覆うようにカソード電極３が形成されている。カソード電極３は、ｎ型のシリコンとオーミック接触する金属（たとえば、Ａｕ、ニッケル（Ｎｉ）シリサイド、コバルト（Ｃｏ）シリサイドなど）からなる。
半導体基板２の表面には、半導体基板２よりも低濃度のｎ−型（たとえば、ｎ型不純物濃度が１×１０１５〜１×１０１７ｃｍ−３）のシリコンからなるエピタキシャル層４が積層されている。エピタキシャル層４の厚さは、たとえば、２μｍ〜１０μｍである。
エピタキシャル層４の表面には、酸化シリコン（ＳｉＯ２）からなるフィールド絶縁膜５が積層されている。フィールド絶縁膜５の厚さは、たとえば、１０００Å以上、好ましくは、７０００Å〜４００００Åである。フィールド絶縁膜５は、窒化シリコン（ＳｉＮ）など、他の絶縁物からなってもよい。
エピタキシャル層４の表面には、酸化シリコン（ＳｉＯ２）からなるフィールド絶縁膜５が積層されている。フィールド絶縁膜５の厚さは、たとえば、１０００Å以上、好ましくは、７０００Å〜４００００Åである。フィールド絶縁膜５は、窒化シリコン（ＳｉＮ）など、他の絶縁物からなってもよい。
フィールド絶縁膜５には、エピタキシャル層４の中央部を露出させる開口６が形成されている。フィールド絶縁膜５上には、アノード電極７が形成されている。
アノード電極７は、フィールド絶縁膜５の開口６内を埋め尽くし、フィールド絶縁膜５における開口６の周縁部８を上から覆うように、当該開口６の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜５における開口６の周縁部８は、エピタキシャル層４およびアノード電極７により、全周にわたってその上下両側から挟まれている。
アノード電極７は、フィールド絶縁膜５の開口６内を埋め尽くし、フィールド絶縁膜５における開口６の周縁部８を上から覆うように、当該開口６の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜５における開口６の周縁部８は、エピタキシャル層４およびアノード電極７により、全周にわたってその上下両側から挟まれている。
アノード電極７は、この実施形態では、フィールド絶縁膜５の開口６内でエピタキシャル層４に接合されたショットキーメタル９と、このショットキーメタル９に積層された電極メタル１０との多層構造（この実施形態では２層構造）を有している。
ショットキーメタル９は、ｎ型のシリコンとの接合によりショットキー接合を形成する金属（たとえば、チタン（Ｔｉ）やモリブデン（Ｍｏ）やパラジウム（Ｐｄ）など）からなる。エピタキシャル層４に接合されるショットキーメタル９は、エピタキシャル層４を構成するシリコン半導体との間に、たとえば、０．５２ｅＶ〜０．９ｅＶのショットキーバリア（電位障壁）を形成する。ショットキーメタル９の厚さは、この実施形態では、たとえば、０．０２μｍ〜０．２０μｍである。
ショットキーメタル９は、ｎ型のシリコンとの接合によりショットキー接合を形成する金属（たとえば、チタン（Ｔｉ）やモリブデン（Ｍｏ）やパラジウム（Ｐｄ）など）からなる。エピタキシャル層４に接合されるショットキーメタル９は、エピタキシャル層４を構成するシリコン半導体との間に、たとえば、０．５２ｅＶ〜０．９ｅＶのショットキーバリア（電位障壁）を形成する。ショットキーメタル９の厚さは、この実施形態では、たとえば、０．０２μｍ〜０．２０μｍである。
電極メタル１０は、アノード電極７において、ショットキーバリアダイオード１の最表面に露出して、ボンディングワイヤなどが接合される部分である。電極メタル１０は、たとえば、アルミニウム（Ａｌ）からなる。電極メタル１０の厚さは、この実施形態では、ショットキーメタル９よりも大きく、たとえば、０．５μｍ〜５．０μｍである。
ショットキーバリアダイオード１の最表面には、ＳｉＮからなる表面保護膜１１が形成されている。表面保護膜１１の中央部には、電極メタル１０を露出させる開口１２が形成されている。ボンディングワイヤなどは、この開口１２を介して電極メタル１０に接合される。
ショットキーバリアダイオード１の最表面には、ＳｉＮからなる表面保護膜１１が形成されている。表面保護膜１１の中央部には、電極メタル１０を露出させる開口１２が形成されている。ボンディングワイヤなどは、この開口１２を介して電極メタル１０に接合される。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域を活性領域２１といい、活性領域２１を取り囲んでいる領域を外周領域２２ということにする。エピタキシャル層４の表層部には、活性領域２１と外周領域２２との境界部分に、エピタキシャル層４の表面から掘り下げられた外周トレンチ１３が形成されている。外周トレンチ１３は、平面視で環状（この実施形態では、四角形の無端環状）であり、活性領域２１と外周領域２２とに跨るように、それらの境界に沿って形成されている。外周トレンチ１３の底面は、エピタキシャル層４の表面および半導体基板２の表面に沿った平坦面を含む。そのため、外周トレンチ１３の断面は、略矩形状である。
外周トレンチ１３の内壁面（側面および底面）の全域には、たとえば、酸化シリコン（ＳｉＯ２）からなる絶縁層１４が形成されている。絶縁層１４の厚さは、たとえば、０．２μｍ〜０．５μｍである。
外周トレンチ１３内には、ショットキーメタル９に接続され、絶縁層１４を介して外周トレンチ１３の内壁面（側面および底面を含む）の全域に対向するポリシリコンからなる導体１５が設けられている。導体１５は、絶縁層１４が形成された外周トレンチ１３内の空間部を埋め尽くすように設けられていてもよいし、絶縁層１４の内面に沿った膜状に形成されていてもよい。
外周トレンチ１３内には、ショットキーメタル９に接続され、絶縁層１４を介して外周トレンチ１３の内壁面（側面および底面を含む）の全域に対向するポリシリコンからなる導体１５が設けられている。導体１５は、絶縁層１４が形成された外周トレンチ１３内の空間部を埋め尽くすように設けられていてもよいし、絶縁層１４の内面に沿った膜状に形成されていてもよい。
このショットキーバリアダイオード１は、ショットキーメタル９がショットキー接触しているエピタキシャル層４の表面が平坦なプレーナ型ショットキーバリアダイオードである。
図３は、ショットキーバリアダイオード１の製造工程の一例を示す工程図である。
まず、半導体基板２の元基板としてのｎ＋型半導体ウエハ（図示略）が用意される。半導体ウエハの表面には、複数のショットキーバリアダイオード１に対応した複数のショットキーバリアダイオード領域が、マトリクス状に配列されて設定されている。隣接するショットキーバリアダイオード領域の間には、境界領域（スクライブライン）が設けられている。境界領域は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハに対して必要な工程を行った後に、境界領域に沿って半導体ウエハを切り離すことにより、複数のショットキーバリアダイオード１が得られる。このように、ｎ＋型半導体ウエハから複数のショットキーバリアダイオードが得られることは、後述する第２および第３実施形態においても同様である。 まず、ｎ＋型シリコン基板（ｎ＋型半導体ウエハ）２上に、ｎ−型のシリコンからなるエピタキシャル層４を成長させる(ステップＳ１)。ここで、ｎ型不純物としては、たとえば、Ｐ、Ａｓを用いることができる。
図３は、ショットキーバリアダイオード１の製造工程の一例を示す工程図である。
まず、半導体基板２の元基板としてのｎ＋型半導体ウエハ（図示略）が用意される。半導体ウエハの表面には、複数のショットキーバリアダイオード１に対応した複数のショットキーバリアダイオード領域が、マトリクス状に配列されて設定されている。隣接するショットキーバリアダイオード領域の間には、境界領域（スクライブライン）が設けられている。境界領域は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハに対して必要な工程を行った後に、境界領域に沿って半導体ウエハを切り離すことにより、複数のショットキーバリアダイオード１が得られる。このように、ｎ＋型半導体ウエハから複数のショットキーバリアダイオードが得られることは、後述する第２および第３実施形態においても同様である。 まず、ｎ＋型シリコン基板（ｎ＋型半導体ウエハ）２上に、ｎ−型のシリコンからなるエピタキシャル層４を成長させる(ステップＳ１)。ここで、ｎ型不純物としては、たとえば、Ｐ、Ａｓを用いることができる。
次に、エピタキシャル層４の表面にＳｉＯ２からなる表面保護用熱酸化膜を形成した後、表面保護用熱酸化膜のスクライブライン上の所定箇所にアライメントマークを形成する(ステップＳ２)。アライメントマークは、以下のフォトリソグラフィが使用される工程おいて、フォトマスクとウエハとの位置合わせを行うために使用される。
次に、たとえば、ＣＶＤ（Chemical Vapor Deposition:化学気相成長）法により、表面保護用熱酸化膜上にＳｉＮおよびＳｉＯ２からなるハードマスクを形成する(ステップＳ３)。
次に、たとえば、ＣＶＤ（Chemical Vapor Deposition:化学気相成長）法により、表面保護用熱酸化膜上にＳｉＮおよびＳｉＯ２からなるハードマスクを形成する(ステップＳ３)。
次に、フォトグラフィ技術およびエッチング技術により、ハードマスクをパターニングすることにより、外周トレンチ１３のパターンに応じたハードマスクを作成する(ステップＳ４)。そして、ハードマスクを介して、エピタキシャル層４をエッチングすることにより、外周トレンチ１３を形成する(ステップＳ５)。
次に、外周トレンチ１３の内壁面（底面および側面を含む）の全域に、熱酸化によってＳｉＯ２からなる絶縁膜１４を形成する(ステップＳ６)。なお、この絶縁膜１４は、ＳｉＯ２とＰＳＧ（Phosphorus Silicon Glass）とを組み合わせたものであってもよい。
次に、外周トレンチ１３の内壁面（底面および側面を含む）の全域に、熱酸化によってＳｉＯ２からなる絶縁膜１４を形成する(ステップＳ６)。なお、この絶縁膜１４は、ＳｉＯ２とＰＳＧ（Phosphorus Silicon Glass）とを組み合わせたものであってもよい。
次に、たとえば、ＣＶＤ法により、外周トレンチ１３を満たし、エピタキシャル層４の表面全体が覆われるまでポリシリコンを堆積させる(ステップＳ７)。次に、エッチバックにより、外周トレンチ１３外のポリシリコンを除去する(ステップＳ８)。
次に、エピタキシャル層４上に、ＳｉＯ２からなるフィールド絶縁膜５を形成する(ステップＳ９)。次に、フォトリソグラフィによって作成された図示しないレジストパターンをマスクとしてフィールド絶縁膜５および表面保護用熱酸化膜をエッチングすることにより、エピタキシャル層４の中央部（活性領域）および外周トレンチ１３内の導体１５の一部を露出させる開口６を形成する(ステップＳ１０)。
次に、エピタキシャル層４上に、ＳｉＯ２からなるフィールド絶縁膜５を形成する(ステップＳ９)。次に、フォトリソグラフィによって作成された図示しないレジストパターンをマスクとしてフィールド絶縁膜５および表面保護用熱酸化膜をエッチングすることにより、エピタキシャル層４の中央部（活性領域）および外周トレンチ１３内の導体１５の一部を露出させる開口６を形成する(ステップＳ１０)。
次に、たとえば、スパッタ法により、エピタキシャル層４およびフィールド絶縁膜５の表面にＴｉを堆積し、このＴｉ層をフォトリソグラフィによってパターニングすることにより、ショッキーメタル９を形成する(ステップＳ１１)。ショッキーメタル９は、導体１５に接し、かつ開口６内のエピタキシャル層４の表面の全域を覆うように形成される。
次に、たとえば、スパッタ法により、ショッキーメタル９の上にＡｌを堆積し、このＡｌ層をフォトリソグラフィによってパターニングすることによって、電極メタル１０を形成する(ステップＳ１２)。
次に、たとえば、スパッタ法により、ショッキーメタル９の上にＡｌを堆積し、このＡｌ層をフォトリソグラフィによってパターニングすることによって、電極メタル１０を形成する(ステップＳ１２)。
次に、たとえば、ＣＶＤ法により、電極メタル１０およびフィールド絶縁膜５の表面にＳｉＮ層を形成し、このＳｉＮ層をフォトリソグラフィによってパターニングすることにより、表面保護膜１１を形成する(ステップＳ１３)。最後に、ｎ＋型シリコン基板２の裏面に、カソード電極３を形成する(ステップＳ１４)。これにより、図１および図２に示されるようなショットキーバリアダイオード１が得られる。
第１実施形態のショットキーバリアダイオード１では、活性領域２１と外周領域２２との境界部分に、外周トレンチ１３が形成され、この外周トレンチ１３の内壁面の全域に絶縁層１４が形成されている。そして、外周トレンチ１３内には、ショットキーメタル９に接続され、絶縁層１４を介して外周トレンチ１３の内壁面の全域に対向する導体１５が設けられている。つまり、活性領域２１とその外側の外周領域２２との境界部分に、フィールドプレート構造が形成されている。そのため、逆方向電圧印加時において、フィールドプレート効果により、外周トレンチの直下および外周トレンチの側面外方が空乏化されるので、活性領域２１と外周領域２２との境界部分における電界の集中を緩和することができる。
また、外周トレンチ１３の内壁面には絶縁層１４が形成されているため、活性領域２１と外周領域２２との境界部分にエピタキシャル層の導電型とは異なる導電型の領域を設けた特許文献１の構造に比べて、逆方向電圧印加時において、外周トレンチ１３の直下に形成される空乏層の厚さを薄くできる。これにより、耐圧を大幅に悪化させることなくエピタキシャル層４の厚さを薄くできる。それによって、エピタキシャル層４の比抵抗を小さくすることなく、エピタキシャル層４の抵抗を小さくすることができる。これにより、リーク電流を犠牲にせずに順方向電圧を小さくすることができる。
逆方向電圧印加時において、外周トレンチ１３の直下に形成される空乏層の厚さを従来構造に比べて薄くできるので、図２に一点鎖線３０で示すように、逆方向電圧印加時において、外周トレンチ１３の直下に形成される空乏層の深さを、活性領域２１に形成される空乏層の深さとほぼ一致させることができる。これにより、逆方向電圧印加時において、エピタキシャル層４に形成される空乏層の下端を平坦にできるので、電界の集中をより効果的に緩和できる。なお、特許文献１の構造のように、活性領域２１と外周領域２２との境界部分にｐ型領域を設けた場合には、図２に二点鎖線３１で示すように、逆方向電圧印加時において、活性領域２１と外周領域２２との境界部分の直下に形成される空乏層の深さが活性領域２１に形成される空乏層の深さより深くなる。
次に、第１実施形態のショットキーバリアダイオード１の特性を、比較例の特性と比較する。比較例としては、図１および図２に示すショットキーバリアダイオード１における外周トレンチ１３、絶縁膜１４および導体１５からなるフィールドプレート構造の代わりに、ｐ型領域（ｐ型ガードリング）が形成されたものを用いた。
図４Ａは、第１実施形態の構造を有しかつエピタキシャル層厚が異なる３種類のサンプルに対する、逆方向バイアス時の電圧−電流特性（ＶＲ−ＩＲ特性）を示すグラフである。図４Ｂは、比較例の構造を有しかつエピタキシャル層厚が異なる３種類のサンプルに対する、逆方向バイアス時の電圧−電流特性（ＶＲ−ＩＲ特性）を示すグラフである。図４Ａには、エピタキシャル層４の厚さ（以下、「エピタキシャル層厚（Ｅｐｉ厚）」という場合がある。）が２．４μｍ、３．１μｍおよび３．８μｍの３つのサンプルに対するＶＲ−ＩＲ特性が示されている。図４Ｂには、エピタキシャル層厚（Ｅｐｉ厚）が３．２μｍ、３．５μｍおよび３．８μｍの３つのサンプルに対するＶＲ−ＩＲ特性が示されている。図４Ａから、第１実施形態においては、エピタキシャル層厚を小さくしてもリーク電流には差がでないことがわかる。
図４Ａは、第１実施形態の構造を有しかつエピタキシャル層厚が異なる３種類のサンプルに対する、逆方向バイアス時の電圧−電流特性（ＶＲ−ＩＲ特性）を示すグラフである。図４Ｂは、比較例の構造を有しかつエピタキシャル層厚が異なる３種類のサンプルに対する、逆方向バイアス時の電圧−電流特性（ＶＲ−ＩＲ特性）を示すグラフである。図４Ａには、エピタキシャル層４の厚さ（以下、「エピタキシャル層厚（Ｅｐｉ厚）」という場合がある。）が２．４μｍ、３．１μｍおよび３．８μｍの３つのサンプルに対するＶＲ−ＩＲ特性が示されている。図４Ｂには、エピタキシャル層厚（Ｅｐｉ厚）が３．２μｍ、３．５μｍおよび３．８μｍの３つのサンプルに対するＶＲ−ＩＲ特性が示されている。図４Ａから、第１実施形態においては、エピタキシャル層厚を小さくしてもリーク電流には差がでないことがわかる。
図５Ａは、第１実施形態のエピタキシャル層厚（Ｅｐｉ厚）に対する逆方向耐圧（ＢＶ）の特性を示すグラフである。図５Ｂは、比較例のエピタキシャル層厚（Ｅｐｉ厚）に対する逆方向耐圧（ＢＶ）の特性を示すグラフである。図５Ａのグラフは、図４Ａの３つのサンプルに対するＶＲ−ＩＲ特性に基いて作成されたものである。図５Ｂのグラフは、図４Ｂの３つのサンプルに対するＶＲ−ＩＲ特性に基いて作成されたものである。逆方向耐圧の目標値は、たとえば、５７Ｖである。
図５Ａおよび図５Ｂから、５７Ｖ以上の逆方向耐圧を得るためには、比較例では３．８μｍ以上のエピタキシャル層厚が必要となるが、第１実施形態では、２．４μｍ以上のエピタキシャル層厚でよい。つまり、目標となる逆方向耐圧を得るために必要とされるエピタキシャル層厚は、第１実施形態の方が比較例よりも薄いことがわかる。これにより、第１実施形態では、比較例に比べてエピタキシャル層厚を薄くすることができるから、エピタキシャル層４の比抵抗を小さくすることなく、エピタキシャル層４の抵抗を小さくすることができる。これにより、リーク電流を犠牲にせずに順方向電圧を小さくすることができ、かつ必要な耐圧を確保しやすいショットキーバリアダイオードを提供できる。
図６は、第１実施形態の構造を有しかつエピタキシャル層厚が異なる３種類のサンプルに対する、順方向バイアス時の電圧−電流特性（ＶＦ−ＩＦ特性）を示すグラフである。図６から、第１実施形態において、Ｅｐｉ厚を薄くすると、順方向電圧が小さくなることがわかる。
図７は、この発明の第２実施形態に係るショットキーバリアダイオードを示す図解的な平面図である。図８は、図７のVIII-VIII線に沿う断面図である。図７および図８において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
図７は、この発明の第２実施形態に係るショットキーバリアダイオードを示す図解的な平面図である。図８は、図７のVIII-VIII線に沿う断面図である。図７および図８において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
第２実施形態のショットキーバリアダイオード１Ａでは、フィールド絶縁層５の開口６内の領域において、エピタキシャル層４の表層部に複数の内側トレンチ１８が形成されている点と、ショットキーメタル９が各内側トレンチ１８の内壁面を含むエピタキシャル層４の表面に接するように形成されている点が第１実施形態のショットキーバリアダイオード１と異なっている。つまり、第１実施形態のショットキーバリアダイオード１がプレーナ型ショットキーバリアダイオードであるのに対し、第２実施形態のショットキーバリアダイオード１Ａはトレンチ接合型ショットキーバリアダイオードである。
以下、第１実施形態と異なっている点についてより具体的に説明する。このショットキーバリアダイオード１Ａでは、フィールド絶縁層５の開口６内の領域において、エピタキシャル層４の表層部に、複数の内側トレンチ１８が、エピタキシャル層４を表面から掘り下げることによって形成されている。各内側トレンチ１８は、所定方向に沿って延びる縦溝である。内側トレンチ１８の底面は、ｎ＋型シリコン基板２の表面に沿った平坦面を含む。そのため、各内側トレンチ１８の断面は、略矩形状である。この実施形態では、複数の内側トレンチ１８が、所定の間隔を隔てて平行に延びている。そのため、これらの内側トレンチ１８は、平面視でストライプ状に形成されている。たとえば、内側トレンチ１８の側壁面は、エピタキシャル層４の表面の法線方向（エピタキシャル層４の厚さ方向）とほぼ平行であってもよい。この場合、フィールド絶縁層５の開口６内の領域において、エピタキシャル層４の表面積は、内側トレンチ１８が形成されていない場合に比較して、内側トレンチ１８の側壁面の分だけ大きくなっている。
エピタキシャル層４の表層部において、隣接する内側トレンチ１８に挟まれた部分には、メサ部１９が形成されている。内側トレンチ１８が略矩形状の断面を有する場合、それに応じて、メサ部１９は、略矩形状の断面を有する。各メサ部１９は、隣接する一対の内側トレンチ１８の底面の各一側縁から、たとえばほぼ垂直に立ち上がる一対の側壁面（内側トレンチ１８の側面）と、それらの一対の側壁面間を結合する天面（エピタキシャル層４の表面）とを有している。
ショットキーメタル９は、内側トレンチ１８の内壁面（側面および底面を含む）を含むエピタキシャル層４の表面に接するように形成されている。そのため、ショットキーメタル９は、全ての内側トレンチ１８の内壁面および内側トレンチ１８外においてエピタキシャル層４の表面に接している。また、ショットキーメタル９は、各内側トレンチ１８の内壁面の全域を覆い、かつ、内側トレンチ１８外にまで連続して延びている。つまり、ショットキーメタル９は、開口６から露出されているエピタキシャル層４の表面に対して、その全域を完全に覆うように接合されている。この実施形態では、ショットキーメタル９は、内側トレンチ１８の底面に接する底面部と、内側トレンチ１８の側面（メサ部１９の側壁面）に接する側面部と、メサ部８の天面に接する天面部とを含む。
この場合、ショットキーメタル９とエピタキシャル層４の表面との接合面（ショットキ接合面）Ｓは、凹凸状の断面を有するように形成されている。そのため、エピタキシャル層４の表面（図８において水平方向に延びている部分）をその法線方向に沿って見下した平面視におけるエピタキシャル層４の見かけ上の面積よりも、ショットキー接合面Ｓの面積が大きくなる。より具体的には、ショットキー接合面Ｓは、内側トレンチ１８の底面に接する底面部Ｓ１と、内側トレンチ１８の側面（メサ部１９の側壁面）に接する側面部Ｓ２と、メサ部８の天面に接する天面部Ｓ３とを含む。内側トレンチ１８が略矩形の断面を有する場合には、内側トレンチ１８が形成されていない場合に比較して、側面部Ｓ２の分だけ、ショットキー接合面Ｓの面積を大きくできる。
電極メタル１０は、各内側トレンチ１８の内壁面を覆っているショットキーメタル９に接するように各内側トレンチ１８に埋め込まれている。一方、電極メタル１０においてショットキーメタル９に接する側とは反対側の表面は、エピタキシャル層４の表面（内側トレンチ１８の内壁面を除く）に沿って平坦である。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第２実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、外周トレンチ１３、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第２実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、外周トレンチ１３、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
図９は、ショットキーバリアダイオード１Ａの製造工程の一例を示す工程図である。図９において、図３の各ステップに対応するステップには、図３と同じステップ番号を付して示す。
まず、ｎ＋型シリコン基板（ｎ＋型半導体ウエハ）２上に、ｎ−型のシリコンからなるエピタキシャル層４を成長させる(ステップＳ１)。次に、エピタキシャル層４の表面にＳｉＯ２からなる表面保護用熱酸化膜を形成した後、表面保護用熱酸化膜のスクライブライン上の所定箇所にアライメントマークを形成する(ステップＳ２)。アライメントマークは、以下のフォトリソグラフィが使用される工程おいて、フォトマスクとウエハとの位置合わせを行うために使用される。次に、たとえば、ＣＶＤ法により、表面保護用熱酸化膜上にＳｉＮおよびＳｉＯ２からなるハードマスクを形成する(ステップＳ３)。
まず、ｎ＋型シリコン基板（ｎ＋型半導体ウエハ）２上に、ｎ−型のシリコンからなるエピタキシャル層４を成長させる(ステップＳ１)。次に、エピタキシャル層４の表面にＳｉＯ２からなる表面保護用熱酸化膜を形成した後、表面保護用熱酸化膜のスクライブライン上の所定箇所にアライメントマークを形成する(ステップＳ２)。アライメントマークは、以下のフォトリソグラフィが使用される工程おいて、フォトマスクとウエハとの位置合わせを行うために使用される。次に、たとえば、ＣＶＤ法により、表面保護用熱酸化膜上にＳｉＮおよびＳｉＯ２からなるハードマスクを形成する(ステップＳ３)。
次に、フォトグラフィ技術およびエッチング技術により、ハードマスクをパターニングすることにより、外周トレンチ１３のパターンに応じたハードマスクを作成する(ステップＳ４)。そして、ハードマスクを介して、エピタキシャル層４をエッチングすることにより、外周トレンチ１３を形成する(ステップＳ５)。
次に、外周トレンチ１３の内壁面（底面および側面）の全域に、熱酸化によって酸化シリコン（ＳｉＯ２）からなる絶縁膜１４を形成する(ステップＳ６)。
次に、外周トレンチ１３の内壁面（底面および側面）の全域に、熱酸化によって酸化シリコン（ＳｉＯ２）からなる絶縁膜１４を形成する(ステップＳ６)。
次に、たとえば、ＣＶＤ法により、外周トレンチ１３を満たし、エピタキシャル層４の表面全体が覆われるまでポリシリコンを堆積させる(ステップＳ７)。次に、エッチバックにより、外周トレンチ１３外のポリシリコンを除去する(ステップＳ８)。
次に、フォトグラフィによって内側トレンチ１８のパターンに応じたマスクを作成する(ステップＳ２１)。そして、このマスクを介してエピタキシャル層４をエッチングすることにより、内側トレンチ１８を形成する(ステップＳ２２)。
次に、フォトグラフィによって内側トレンチ１８のパターンに応じたマスクを作成する(ステップＳ２１)。そして、このマスクを介してエピタキシャル層４をエッチングすることにより、内側トレンチ１８を形成する(ステップＳ２２)。
次に、エピタキシャル層４上に、ＳｉＯ２からなるフィールド絶縁膜５を形成する(ステップＳ９)。次に、フォトグラフィによって作製された図示しないレジストパターンをマスクとしてフィールド絶縁膜５および表面保護用熱酸化膜をエッチングすることにより、エピタキシャル層４の中央部（活性領域）および外周トレンチ１３内の導体１５の一部を露出させる開口６を形成する(ステップＳ１０)。
次に、たとえば、スパッタ法により、エピタキシャル層４およびフィールド絶縁膜５の表面にＴｉを堆積し、このＴｉ層をフォトリソグラフィによってパターニングすることにより、ショッキーメタル９を形成する(ステップＳ１１)。ショッキーメタル９は、導体１５に接し、かつ開口６内のエピタキシャル層４の表面（各内側トレンチ１８の内壁面を含む）の全域を覆うように形成される。
次に、たとえば、スパッタ法により、ショッキーメタル９の上にＡｌを堆積し、このＡｌ層をフォトリソグラフィによってパターニングすることによって、電極メタル１０を形成する(ステップＳ１２)。
次に、たとえば、ＣＶＤ法により、電極メタル１０およびフィールド絶縁膜５の表面にＳｉＮ層を形成し、このＳｉＮ層をフォトリソグラフィによってパターニングすることにより、表面保護膜１１を形成する(ステップＳ１３)。最後に、ｎ＋型シリコン基板２の裏面に、カソード電極３を形成する(ステップＳ１４)。これにより、図７および図８に示されるようなショットキーバリアダイオード１Ａが得られる。
次に、たとえば、ＣＶＤ法により、電極メタル１０およびフィールド絶縁膜５の表面にＳｉＮ層を形成し、このＳｉＮ層をフォトリソグラフィによってパターニングすることにより、表面保護膜１１を形成する(ステップＳ１３)。最後に、ｎ＋型シリコン基板２の裏面に、カソード電極３を形成する(ステップＳ１４)。これにより、図７および図８に示されるようなショットキーバリアダイオード１Ａが得られる。
第２実施形態のショットキーバリアダイオード１Ａにおいても、第１実施形態のショットキーバリアダイオード１と同様な効果が得られる。また、第２実施形態のショットキーバリアダイオード１Ａでは、プレーナ型ショットキーバリアダイオードに比べて、ショッキーメタル９とエピタキシャル層４の表面との接合面（ショットキー接合面）の面積を大きくすることができるので、順方向電圧を小さくすることができる。
図１０は、この発明の第３実施形態に係るショットキーバリアダイオードを示す平面図である。図１１は、図１０のXI-XI線に沿う断面図である。図１０および図１１において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
第３実施形態のショットキーバリアダイオード１Ｂでは、エピタキシャル層４の周縁部にフィールド絶縁膜が形成されていない点が、第１実施形態のショットキーバリアダイオード１と異なっている。
第３実施形態のショットキーバリアダイオード１Ｂでは、エピタキシャル層４の周縁部にフィールド絶縁膜が形成されていない点が、第１実施形態のショットキーバリアダイオード１と異なっている。
以下、第１実施形態と異なっている点についてより具体的に説明する。このショットキーバリアダイオード１Ｂでは、エピタキシャル層４の表面の周縁部を除く中央領域に、平面視で四角状のアノード電極７が形成されている。アノード電極７は、エピタキシャル層４にショットキー接合されたショットキーメタル９と、このショットキーメタル９に積層された電極メタル１０との多層構造（この実施形態では２層構造）を有している。
ショットキーバリアダイオード１Ｂの最表面には、ＳｉＮからなる表面保護膜１１が形成されている。表面保護膜１１の中央部には、電極メタル１０を露出させる開口１２が形成されている。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第３実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、外周トレンチ１３、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第３実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、外周トレンチ１３、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
図１２は、ショットキーバリアダイオード１Ｂの製造工程の一例を示す工程図である。図１２において、図３の各ステップに対応するステップには、図３と同じステップ番号を付して示す。
まず、ｎ＋型シリコン基板２上に、ｎ−型のシリコンからなるエピタキシャル層４を成長させる(ステップＳ１)。次に、エピタキシャル層４の表面にＳｉＯ２からなる表面保護用熱酸化膜を形成する(ステップＳ２)。次に、たとえば、ＣＶＤ法により、表面保護用熱酸化膜上にＳｉＮおよびＳｉＯ２からなるハードマスクを形成する(ステップＳ３)。
まず、ｎ＋型シリコン基板２上に、ｎ−型のシリコンからなるエピタキシャル層４を成長させる(ステップＳ１)。次に、エピタキシャル層４の表面にＳｉＯ２からなる表面保護用熱酸化膜を形成する(ステップＳ２)。次に、たとえば、ＣＶＤ法により、表面保護用熱酸化膜上にＳｉＮおよびＳｉＯ２からなるハードマスクを形成する(ステップＳ３)。
次に、フォトグラフィ技術およびエッチング技術により、ハードマスクをパターニングすることにより、外周トレンチ１３のパターンおよびアライメントマークのパターンに応じたハードマスクを作成する(ステップＳ４Ａ)。そして、ハードマスクを介して、エピタキシャル層４をエッチングすることにより、外周トレンチ１３およびアライメントマークを形成する(ステップＳ５Ａ)。アライメントマークは、以下のフォトリソグラフィが使用される工程おいて、フォトマスクとウエハとの位置合わせを行うために使用される。
次に、外周トレンチ１３の内壁面（底面および側面）の全域に、熱酸化によってＳｉＯ２からなる絶縁膜１４を形成する(ステップＳ６)。
次に、たとえば、ＣＶＤ法により、外周トレンチ１３を満たし、エピタキシャル層４の表面全体が覆われるまでポリシリコンを堆積させる(ステップＳ７)。次に、エッチバックにより、外周トレンチ１３外のポリシリコンを除去する(ステップＳ８)。
次に、たとえば、ＣＶＤ法により、外周トレンチ１３を満たし、エピタキシャル層４の表面全体が覆われるまでポリシリコンを堆積させる(ステップＳ７)。次に、エッチバックにより、外周トレンチ１３外のポリシリコンを除去する(ステップＳ８)。
次に、表面保護用熱酸化膜を除去する(ステップＳ３１)。次に、たとえば、スパッタ法により、エピタキシャル層４の表面にＴｉを堆積し、このＴｉ層をフォトリソグラフィによってパターニングすることにより、ショッキーメタル９を形成する(ステップＳ１１Ａ)。ショッキーメタル９は、導体１５に接し、かつ外周トレンチ１３に囲まれた領域内のエピタキシャル層４の表面の全域を覆うように形成される。
次に、たとえば、スパッタ法により、ショッキーメタル９の上にＡｌを堆積し、このＡｌ層をフォトリソグラフィによってパターニングすることによって、電極メタル１０を形成する(ステップＳ１２Ａ)。
次に、たとえば、ＣＶＤ法により、電極メタル１０およびエピタキシャル層４の表面にＳｉＮ層を形成し、このＳｉＮ層をフォトリソグラフィによってパターニングすることにより、表面保護膜１１を形成する(ステップＳ１３Ａ)。最後に、ｎ＋型シリコン基板２の裏面に、カソード電極３を形成する(ステップＳ１４)。これにより、図１０および図１１に示されるようなショットキーバリアダイオード１Ｂが得られる。
次に、たとえば、ＣＶＤ法により、電極メタル１０およびエピタキシャル層４の表面にＳｉＮ層を形成し、このＳｉＮ層をフォトリソグラフィによってパターニングすることにより、表面保護膜１１を形成する(ステップＳ１３Ａ)。最後に、ｎ＋型シリコン基板２の裏面に、カソード電極３を形成する(ステップＳ１４)。これにより、図１０および図１１に示されるようなショットキーバリアダイオード１Ｂが得られる。
第３実施形態のショットキーバリアダイオード１Ｂにおいても、第１実施形態のショットキーバリアダイオード１と同様な効果が得られる。また、第３実施形態のショットキーバリアダイオード１Ｂでは、フィールド絶縁膜を形成する工程を省略できるので、その製造が簡単となる。
図１３は、この発明の第４実施形態に係るショットキーバリアダイオードを示す平面図である。図１４は、図１３のXIV-XIV線に沿う断面図である。図１３および図１４において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
図１３は、この発明の第４実施形態に係るショットキーバリアダイオードを示す平面図である。図１４は、図１３のXIV-XIV線に沿う断面図である。図１３および図１４において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
第４実施形態のショットキーバリアダイオード１Ｃでは、外周トレンチ１３が３つの外周トレンチ１３Ａ，１３Ｂ，１３Ｃから構成されている点が、第１実施形態のショットキーバリアダイオード１と異なっている。
以下、第１実施形態と異なっている点についてより具体的に説明する。このショットキーバリアダイオード１Ｃでは、エピタキシャル層４の表層部には、エピタキシャル層４の表面の周縁部に、エピタキシャル層４の表面から掘り下げられた第１外周トレンチ１３Ａ、第２外周トレンチ１３Ｂおよび第３外周トレンチ１３Ｃが形成されている。各外周トレンチ１３Ａ，１３Ｂ，１３Ｃは、平面視で環状（この実施形態では、四角形の無端環状）であり、間隔を置いて配置されている。第１外周トレンチ１３Ａは、最も内側に配置されている。第３外周トレンチ１３Ｃは、最も外側に配置されている。第２外周トレンチ１３Ｂは、第１外周トレンチ１３Ａと第３外周トレンチ１３Ｃとの間に配置されている。各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの底面は、エピタキシャル層４の表面および半導体基板２の表面に沿った平坦面を含む。そのため、各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの断面は、略矩形状である。
以下、第１実施形態と異なっている点についてより具体的に説明する。このショットキーバリアダイオード１Ｃでは、エピタキシャル層４の表層部には、エピタキシャル層４の表面の周縁部に、エピタキシャル層４の表面から掘り下げられた第１外周トレンチ１３Ａ、第２外周トレンチ１３Ｂおよび第３外周トレンチ１３Ｃが形成されている。各外周トレンチ１３Ａ，１３Ｂ，１３Ｃは、平面視で環状（この実施形態では、四角形の無端環状）であり、間隔を置いて配置されている。第１外周トレンチ１３Ａは、最も内側に配置されている。第３外周トレンチ１３Ｃは、最も外側に配置されている。第２外周トレンチ１３Ｂは、第１外周トレンチ１３Ａと第３外周トレンチ１３Ｃとの間に配置されている。各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの底面は、エピタキシャル層４の表面および半導体基板２の表面に沿った平坦面を含む。そのため、各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの断面は、略矩形状である。
各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの内壁面（側面および底面）の全域には、たとえば、酸化シリコン（ＳｉＯ２）からなる絶縁層１４が形成されている。各外周トレンチ１３Ａ，１３Ｂ，１３Ｃ内には、絶縁層１４を介して当該外周トレンチ１３Ａ，１３Ｂ，１３Ｃの内壁面（側面および底面）の全域に対向するポリシリコンからなる導体１５が設けられている。導体１５は、絶縁層１４が形成された各外周トレンチ１３Ａ，１３Ｂ，１３Ｃ内の空間部を埋め尽くすように設けられていてもよいし、絶縁層１４の内面に沿った膜状に形成されていてもよい。
エピタキシャル層４の表面における隣接する外周トレンチの間領域ならびにエピタキシャル層４の表面における第３外周トレンチ１３Ｃの外周囲領域には、たとえば、酸化シリコン（ＳｉＯ２）からなるフィールド絶縁膜５が形成されている。
アノード電極７は、エピタキシャル層４の表面における第１外周トレンチ１３Ａによって囲まれた領域と、各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの開口部に露出している絶縁層１４および導体１５と、隣接する外周トレンチの間領域に形成されたフィールド絶縁膜５と、第３外周トレンチ１３Ｃの外周囲領域に形成されたフィールド絶縁膜５の内周縁部を覆うように形成されている。
アノード電極７は、エピタキシャル層４の表面における第１外周トレンチ１３Ａによって囲まれた領域と、各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの開口部に露出している絶縁層１４および導体１５と、隣接する外周トレンチの間領域に形成されたフィールド絶縁膜５と、第３外周トレンチ１３Ｃの外周囲領域に形成されたフィールド絶縁膜５の内周縁部を覆うように形成されている。
アノード電極７は、エピタキシャル層４の表面にショットキー接触するショットキーメタル９と、このショットキーメタル９に積層された電極メタル１０とからなる。ショットキーメタル９は、エピタキシャル層４の表面における第１外周トレンチ１３Ａによって囲まれた領域に接合しているとともに、各外周トレンチ１３Ａ，１３Ｂ，１３Ｃ内に設けられた導体１５に接続されている。電極メタル１０においてショットキーメタル９に接する側とは反対側の表面は、エピタキシャル層４の表面に沿って平坦である。
ショットキーバリアダイオード１Ｃの最表面には、ＳｉＮからなる表面保護膜１１が形成されている。表面保護膜１１の中央部には、電極メタル１０を露出させる開口１２が形成されている。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第４実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、第１〜第３の外周トレンチ１３Ａ，１３Ｂ，１３Ｃ、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第４実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、第１〜第３の外周トレンチ１３Ａ，１３Ｂ，１３Ｃ、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
第４実施形態のショットキーバリアダイオード１Ｃにおいても、第１実施形態のショットキーバリアダイオード１と同様な効果が得られる。
図１５は、この発明の第５実施形態に係るショットキーバリアダイオードを示す図解的な平面図である。図１６は、図１５のXVI- XVI線に沿う断面図である。図１５および図１６において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
図１５は、この発明の第５実施形態に係るショットキーバリアダイオードを示す図解的な平面図である。図１６は、図１５のXVI- XVI線に沿う断面図である。図１５および図１６において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
第５実施形態のショットキーバリアダイオード１Ｄでは、フィールド絶縁層５の開口６内の領域において、エピタキシャル層４の表層部に複数の内側トレンチ１８が形成され、これらの内側トレンチ１８の内壁面（側面および底面）に酸化膜３１が形成され、その酸化膜３１に接するようにポリシリコン３２が内側トレンチ１８内に埋め込まれている点が第１実施形態のショットキーバリアダイオード１と異なっている。つまり、第１実施形態のショットキーバリアダイオード１がプレーナ型ショットキーバリアダイオードであるのに対し、第５実施形態のショットキーバリアダイオード１ＤはトレンチＭＯＳ型ショットキーバリアダイオードである。
以下、第１実施形態と異なっている点についてより具体的に説明する。このショットキーバリアダイオード１Ｄでは、フィールド絶縁層５の開口６内の領域において、エピタキシャル層４の表層部に、複数の内側トレンチ１８が、エピタキシャル層４を表面から掘り下げることによって形成されている。各内側トレンチ１８は、所定方向に沿って延びる縦溝である。内側トレンチ１８の底面は、ｎ＋型シリコン基板２の表面に沿った平坦面を含む。そのため、各内側トレンチ１８の断面は、略矩形状である。この実施形態では、複数の内側トレンチ１８が、所定の間隔を隔てて平行に延びている。そのため、これらの内側トレンチ１８は、平面視でストライプ状に形成されている。たとえば、内側トレンチ１８の側壁面は、エピタキシャル層４の表面の法線方向（エピタキシャル層４の厚さ方向）とほぼ平行であってもよい。
各内側トレンチ１８の内壁面（側面および底面）には、酸化膜３１が形成されている。内側トレンチ１８内には、酸化膜３１に接するようにポリシリコン３２が埋め込まれている。
アノード電極７は、フィールド絶縁膜５の開口６内を埋め尽くし、フィールド絶縁膜５における開口６の周縁部８を上から覆うように、当該開口６の外方へフランジ状に張り出している。アノード電極７は、エピタキシャル層４の表面にショットキー接触するショットキーメタル９と、このショットキーメタル９に積層された電極メタル１０とからなる。ショットキーメタル９は、フィールド絶縁層５の開口６内の領域において、内側および外周トレンチ１８，１３外のエピタキシャル層４の表面に接合しているとともに、内側トレンチ１８内のポリシリコン３２および外周トレンチ１３内の導体１５に接続されている。電極メタル１０においてショットキーメタル９に接する側とは反対側の表面は、エピタキシャル層４の表面（内側トレンチ１８の内壁面を除く）に沿って平坦である。
アノード電極７は、フィールド絶縁膜５の開口６内を埋め尽くし、フィールド絶縁膜５における開口６の周縁部８を上から覆うように、当該開口６の外方へフランジ状に張り出している。アノード電極７は、エピタキシャル層４の表面にショットキー接触するショットキーメタル９と、このショットキーメタル９に積層された電極メタル１０とからなる。ショットキーメタル９は、フィールド絶縁層５の開口６内の領域において、内側および外周トレンチ１８，１３外のエピタキシャル層４の表面に接合しているとともに、内側トレンチ１８内のポリシリコン３２および外周トレンチ１３内の導体１５に接続されている。電極メタル１０においてショットキーメタル９に接する側とは反対側の表面は、エピタキシャル層４の表面（内側トレンチ１８の内壁面を除く）に沿って平坦である。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第５実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、外周トレンチ１３、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
第５実施形態のショットキーバリアダイオード１Ｄにおいても、第１実施形態のショットキーバリアダイオード１と同様な効果が得られる。
図１７は、この発明の第６実施形態に係るショットキーバリアダイオードを示す平面図である。図１８は、図１７のXVIII-XVIII線に沿う断面図である。図１７および図１８において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
図１７は、この発明の第６実施形態に係るショットキーバリアダイオードを示す平面図である。図１８は、図１７のXVIII-XVIII線に沿う断面図である。図１７および図１８において、前述の図１および図２に示された各部に対応する部分には同一参照符号を付して示す。
第６実施形態のショットキーバリアダイオード１Ｅは、前述の第５実施形態のショットキーバリアダイオード１Ｄ(図１５および図１６参照)と類似している。つまり、第６実施形態のショットキーバリアダイオード１ＥはトレンチＭＯＳ型ショットキーバリアダイオードである。第６実施形態のショットキーバリアダイオード１Ｅでは、外周トレンチ１３が３つの外周トレンチ１３Ａ，１３Ｂ，１３Ｃから構成されている点が、第５実施形態のショットキーバリアダイオード１Ｄと異なっている。
このショットキーバリアダイオード１Ｅでは、エピタキシャル層４の表層部には、エピタキシャル層４の表面の周縁部に、エピタキシャル層４の表面から掘り下げられた第１外周トレンチ１３Ａ、第２外周トレンチ１３Ｂおよび第３外周トレンチ１３Ｃが形成されている。各外周トレンチ１３Ａ，１３Ｂ，１３Ｃは、平面視で環状（この実施形態では、四角形の無端環状）であり、間隔を置いて配置されている。第１外周トレンチ１３Ａは、最も内側に配置されている。第３外周トレンチ１３Ｃは、最も外側に配置されている。第２外周トレンチ１３Ｂは、第１外周トレンチ１３Ａと第３外周トレンチ１３Ｃとの間に配置されている。各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの底面は、エピタキシャル層４の表面および半導体基板２の表面に沿った平坦面を含む。そのため、各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの断面は、略矩形状である。
各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの内壁面（側面および底面）の全域には、たとえば、酸化シリコン（ＳｉＯ２）からなる絶縁層１４が形成されている。各外周トレンチ１３Ａ，１３Ｂ，１３Ｃ内には、絶縁層１４を介して当該外周トレンチ１３Ａ，１３Ｂ，１３Ｃの内壁面（側面および底面）の全域に対向するポリシリコンからなる導体１５が設けられている。導体１５は、絶縁層１４が形成された各外周トレンチ１３Ａ，１３Ｂ，１３Ｃ内の空間部を埋め尽くすように設けられていてもよいし、絶縁層１４の内面に沿った膜状に形成されていてもよい。
エピタキシャル層４の表面における隣接する外周トレンチの間領域ならびにエピタキシャル層４の表面における第３外周トレンチ１３Ｃの外周囲領域には、たとえば、酸化シリコン（ＳｉＯ２）からなるフィールド絶縁膜５が形成されている。
第５実施形態と同様に、第１外周トレンチ１３Ａによって囲まれた領域において、エピタキシャル層４の表層部に複数の内側トレンチ１８が形成され、これらの内側トレンチ１８の内壁面（側面および底面）に酸化膜３１が形成され、その酸化膜３１に接するようにポリシリコン３２が内側トレンチ１８内に埋め込まれている。
第５実施形態と同様に、第１外周トレンチ１３Ａによって囲まれた領域において、エピタキシャル層４の表層部に複数の内側トレンチ１８が形成され、これらの内側トレンチ１８の内壁面（側面および底面）に酸化膜３１が形成され、その酸化膜３１に接するようにポリシリコン３２が内側トレンチ１８内に埋め込まれている。
アノード電極７は、内側トレンチ１８の開口部に露出している酸化膜３１およびポリシリコン３２と、第１外周トレンチ１３Ａによって囲まれた領域における内側トレンチ１８外のエピタキシャル層４の表面と、各外周トレンチ１３Ａ，１３Ｂ，１３Ｃの開口部に露出している絶縁層１４および導体１５と、隣接する外周トレンチの間領域に形成されたフィールド絶縁膜５と、第３外周トレンチ１３Ｃの外周囲領域に形成されたフィールド絶縁膜５の内周縁部とを覆うように形成されている。アノード電極７は、エピタキシャル層４エピタキシャル層４の表面にショットキー接触するショットキーメタル９と、このショットキーメタル９に積層された電極メタル１０とからなる。
ショットキーメタル９は、第１外周トレンチ１３Ａによって囲まれた領域における内側トレンチ１８外のエピタキシャル層４の表面に接合しているとともに、内側トレンチ１８内のポリシリコン３２および各外周トレンチ１３Ａ，１３Ｂ，１３Ｃ内の導体１５に接続されている。電極メタル１０においてショットキーメタル９に接する側とは反対側の表面は、エピタキシャル層４の表面（内側トレンチ１８の内壁面を除く）に沿って平坦である。
ショットキーバリアダイオード１Ｅの最表面には、ＳｉＮからなる表面保護膜１１が形成されている。表面保護膜１１の中央部には、電極メタル１０を露出させる開口１２が形成されている。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第６実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、第１〜第３の外周トレンチ１３Ａ，１３Ｂ，１３Ｃ、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
エピタキシャル層４の表面のうち、エピタキシャル層４の表面にショットキーメタル９がショットキー接触している領域が活性領域２１であり、活性領域２１を取り囲んでいる領域が外周領域２２である。第６実施形態においても、第１実施形態と同様に、エピタキシャル層４の表層部の活性領域２１と外周領域２２との境界部分に、第１〜第３の外周トレンチ１３Ａ，１３Ｂ，１３Ｃ、絶縁層１４および導体１５からなるフィールドプレート構造が形成されている。
第６実施形態のショットキーバリアダイオード１Ｅにおいても、第１実施形態のショットキーバリアダイオード１と同様な効果が得られる。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述の第１〜第６実施形態において、導体１５は、ポリシリコンであるが、ショットキーメタル９として用いられる金属（たとえば、チタン（Ｔｉ）やモリブデン（Ｍｏ）やパラジウム（Ｐｄ）など）や、電極メタル１０として用いられる金属（たとえば、アルミニウム（Ａｌ））であってもよい。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述の第１〜第６実施形態において、導体１５は、ポリシリコンであるが、ショットキーメタル９として用いられる金属（たとえば、チタン（Ｔｉ）やモリブデン（Ｍｏ）やパラジウム（Ｐｄ）など）や、電極メタル１０として用いられる金属（たとえば、アルミニウム（Ａｌ））であってもよい。
半導体基板２は、シリコンからなる半導体基板に限らず、シリコン以外の半導体であってもよい。半導体基板２の不純物濃度は、一例であり、適宜適切な値を選択して用いることができる。エピタキシャル層４は、シリコンからなるエピタキシャル層に限らず、シリコン以外のエピタキシャル層であってもよい。エピタキシャル層４の不純物濃度および厚さは、一例であり、適宜適切な値を選択して用いることができる。
絶縁層１４の材料は、適宜適切な材料を選択して用いることができる。絶縁層１４の厚さは、一例であり、適宜適切な値を選択して用いることができる。
アノード電極７は、ショットキーメタル９と電極メタル１０の２層構造であるが、１層構造または３層以上の構造であってもよい。ショットキーメタル９および電極メタル１０の材料は、適宜適切な材料を選択して用いることができる。ショットキーメタル９および電極メタル１０の厚さは、一例であり、適宜適切な値を選択して用いることができる。
アノード電極７は、ショットキーメタル９と電極メタル１０の２層構造であるが、１層構造または３層以上の構造であってもよい。ショットキーメタル９および電極メタル１０の材料は、適宜適切な材料を選択して用いることができる。ショットキーメタル９および電極メタル１０の厚さは、一例であり、適宜適切な値を選択して用いることができる。
また、逆方向電圧時に外周トレンチ１３の直下に形成される空乏層の深さは、活性領域２１に形成される空乏層の深さ以下であってもよい。
また、前述のショットキーバリアダイオード１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅの各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、前述のショットキーバリアダイオード１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅの各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ ショットキーバリアダイオード
２ 半導体基板
３ カソード電極
４ エピタキシャル層
５ フィールド絶縁膜
７ アノード電極
９ ショットキーメタル
１０ 電極メタル
１１ 表面保護膜
１３，１３Ａ，１３Ｂ，１３Ｃ 外周トレンチ
１４ 絶縁層
１５ 導体
１８ 内側トレンチ
１９ メサ部
２１ 活性領域
２２ 外周型領域
２ 半導体基板
３ カソード電極
４ エピタキシャル層
５ フィールド絶縁膜
７ アノード電極
９ ショットキーメタル
１０ 電極メタル
１１ 表面保護膜
１３，１３Ａ，１３Ｂ，１３Ｃ 外周トレンチ
１４ 絶縁層
１５ 導体
１８ 内側トレンチ
１９ メサ部
２１ 活性領域
２２ 外周型領域
Claims (6)
- 第１導電型の半導体基板と、
前記半導体基板上に形成され、不純物濃度が前記半導体基板よりも低い第１導電型のエピタキシャル層と、
前記エピタキシャル層の表面に形成され、前記エピタキシャル層の中央部を露出させる開口を有するフィールド絶縁膜と、
前記フィールド絶縁膜の前記開口内において前記エピタキシャル層の表面にショットキー接触し、前記フィールド絶縁膜の前記開口の周縁部を覆うように、前記開口の外方に張り出した周縁部を有するショットキーメタルと、
前記エピタキシャル層の表面に前記ショットキーメタルがショットキー接触している活性領域とその外側の外周領域との境界部分に、前記エピタキシャル層の表面から掘り下げられることにより形成された外周トレンチと、
前記外周トレンチの内壁面の全域に形成された絶縁層と、
前記ショットキーメタルに接続され、前記絶縁層を介して前記外周トレンチの内壁面の全域に対向する導体とを含み、
平面視において、前記フィールド絶縁膜の前記開口の内周縁および前記ショットキーメタルの周縁部の外周縁は、前記外周トレンチの内周縁と外周縁との間に位置しており、
前記活性領域において、前記エピタキシャル層にその表面から掘り下げた複数の内側トレンチが形成されており、
前記ショットキーメタルが前記内側トレンチの内壁面を含む前記エピタキシャル層の表面に接するように形成されており、
前記外周トレンチの深さが、前記内側トレンチの深さよりも浅い、ショットキーバリアダイオード。 - 前記外周トレンチの内壁面が、前記外周トレンチの側面および底面を含む、請求項１に記載のショットキーバリアダイオード。
- 逆方向電圧時に前記外周トレンチの直下に形成される空乏層の深さが、前記活性領域に形成される空乏層の深さ以下である、請求項１または２に記載のショットキーバリアダイオード。
- 逆方向電圧時に前記外周トレンチの直下に形成される空乏層の深さが、前記活性領域に形成される空乏層の深さとほぼ一致している、請求項１または２に記載のショットキーバリアダイオード。
- 前記外周トレンチの下側に前記エピタキシャル層の導電型とは異なる第２導電型の領域が形成されていない、請求項１〜４のいずれか一項に記載のショットキーバリアダイオード。
- 前記導体がポリシリコンである、請求項１〜５のいずれか一項に記載のショットキーバリアダイオード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014023571A JP6296445B2 (ja) | 2014-02-10 | 2014-02-10 | ショットキーバリアダイオード |
| US14/615,008 US9793418B2 (en) | 2014-02-10 | 2015-02-05 | Schottky barrier diode |
| US15/711,655 US20180013015A1 (en) | 2014-02-10 | 2017-09-21 | Schottky barrier diode and a method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014023571A JP6296445B2 (ja) | 2014-02-10 | 2014-02-10 | ショットキーバリアダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015153769A JP2015153769A (ja) | 2015-08-24 |
| JP6296445B2 true JP6296445B2 (ja) | 2018-03-20 |
Family
ID=53775698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014023571A Active JP6296445B2 (ja) | 2014-02-10 | 2014-02-10 | ショットキーバリアダイオード |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9793418B2 (ja) |
| JP (1) | JP6296445B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6222771B2 (ja) * | 2013-11-22 | 2017-11-01 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| JP7433611B2 (ja) * | 2016-04-28 | 2024-02-20 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード |
| JP7147141B2 (ja) * | 2017-09-11 | 2022-10-05 | Tdk株式会社 | ショットキーバリアダイオード |
| CN107946351B (zh) * | 2017-09-20 | 2023-09-12 | 重庆中科渝芯电子有限公司 | 一种肖特基接触超级势垒整流器及其制作方法 |
| JP7045008B2 (ja) * | 2017-10-26 | 2022-03-31 | Tdk株式会社 | ショットキーバリアダイオード |
| CN108336152A (zh) * | 2018-03-20 | 2018-07-27 | 重庆大学 | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 |
| JP6626929B1 (ja) * | 2018-06-29 | 2019-12-25 | 京セラ株式会社 | 半導体デバイス及び電気装置 |
| JP2020141086A (ja) * | 2019-03-01 | 2020-09-03 | 京セラ株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN110047944A (zh) * | 2019-04-25 | 2019-07-23 | 江阴新顺微电子有限公司 | 一种低成本的tmbs器件结构及制造方法 |
| JP7415537B2 (ja) | 2019-12-18 | 2024-01-17 | Tdk株式会社 | ショットキーバリアダイオード |
| JP7371484B2 (ja) * | 2019-12-18 | 2023-10-31 | Tdk株式会社 | ショットキーバリアダイオード |
| CN113471301B (zh) * | 2020-03-31 | 2023-10-17 | 比亚迪半导体股份有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN113903813B (zh) * | 2021-09-30 | 2024-02-09 | 上海芯导电子科技股份有限公司 | 肖特基二极管及其制备方法、电子设备 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283771A (ja) | 1996-04-12 | 1997-10-31 | Fuji Electric Co Ltd | ショットキーバリアダイオード |
| US6396090B1 (en) * | 2000-09-22 | 2002-05-28 | Industrial Technology Research Institute | Trench MOS device and termination structure |
| JP4375439B2 (ja) * | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP5541842B2 (ja) * | 2008-03-18 | 2014-07-09 | 新電元工業株式会社 | 炭化珪素ショットキダイオード |
| JP5047133B2 (ja) * | 2008-11-19 | 2012-10-10 | 昭和電工株式会社 | 半導体装置の製造方法 |
| JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
| US8853770B2 (en) | 2010-03-16 | 2014-10-07 | Vishay General Semiconductor Llc | Trench MOS device with improved termination structure for high voltage applications |
| JP2012023199A (ja) * | 2010-07-14 | 2012-02-02 | Rohm Co Ltd | ショットキバリアダイオード |
| JP5406171B2 (ja) * | 2010-12-08 | 2014-02-05 | ローム株式会社 | ＳｉＣ半導体装置 |
| JP5858934B2 (ja) * | 2011-02-02 | 2016-02-10 | ローム株式会社 | 半導体パワーデバイスおよびその製造方法 |
| JP5928101B2 (ja) * | 2012-03-30 | 2016-06-01 | 富士電機株式会社 | ＳｉＣ半導体デバイスの製造方法 |
-
2014
- 2014-02-10 JP JP2014023571A patent/JP6296445B2/ja active Active
-
2015
- 2015-02-05 US US14/615,008 patent/US9793418B2/en active Active
-
2017
- 2017-09-21 US US15/711,655 patent/US20180013015A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015153769A (ja) | 2015-08-24 |
| US20180013015A1 (en) | 2018-01-11 |
| US20150228809A1 (en) | 2015-08-13 |
| US9793418B2 (en) | 2017-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6296445B2 (ja) | ショットキーバリアダイオード | |
| US10559658B2 (en) | Schottky barrier diode | |
| JP6164636B2 (ja) | 半導体装置 | |
| US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
| JP6411258B2 (ja) | 半導体装置 | |
| TW201011822A (en) | Semiconductor device and method of producing the same | |
| JP2010109221A (ja) | 半導体装置 | |
| JP2020136472A (ja) | 半導体装置 | |
| JP6418538B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6164604B2 (ja) | 半導体装置 | |
| JP2009267032A (ja) | 半導体装置とその製造方法 | |
| US20140312452A1 (en) | Semiconductor device and termination region structure thereof | |
| JP6484304B2 (ja) | ショットキバリアダイオード | |
| CN109417089A (zh) | 碳化硅半导体装置及其制造方法 | |
| WO2020235676A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2020167178A (ja) | 半導体装置 | |
| JP6554614B1 (ja) | ワイドギャップ半導体装置 | |
| JP7159949B2 (ja) | 半導体装置 | |
| JP6555284B2 (ja) | 半導体装置 | |
| JP2004221218A (ja) | ショットキーダイオード付きトランジスタ | |
| WO2023181801A1 (ja) | 半導体装置およびその製造方法 | |
| JP2009088019A (ja) | ショットキーバリアダイオード | |
| CN112466946A (zh) | 半导体装置及其制造方法 | |
| JP2022130747A (ja) | 半導体装置 | |
| JP2020141086A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6296445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |