JP7045008B2 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP7045008B2
JP7045008B2 JP2017206978A JP2017206978A JP7045008B2 JP 7045008 B2 JP7045008 B2 JP 7045008B2 JP 2017206978 A JP2017206978 A JP 2017206978A JP 2017206978 A JP2017206978 A JP 2017206978A JP 7045008 B2 JP7045008 B2 JP 7045008B2
Authority
JP
Japan
Prior art keywords
trench
electric field
barrier diode
schottky barrier
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017206978A
Other languages
English (en)
Other versions
JP2019079984A (ja
Inventor
潤 有馬
潤 平林
実 藤田
公平 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
TDK Corp
Novel Crystal Technology Inc
Original Assignee
Tamura Corp
TDK Corp
Novel Crystal Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, TDK Corp, Novel Crystal Technology Inc filed Critical Tamura Corp
Priority to JP2017206978A priority Critical patent/JP7045008B2/ja
Priority to PCT/JP2018/035645 priority patent/WO2019082580A1/ja
Priority to EP18870149.4A priority patent/EP3703137A4/en
Priority to US16/758,790 priority patent/US11626522B2/en
Priority to CN201880069554.3A priority patent/CN111279490B/zh
Publication of JP2019079984A publication Critical patent/JP2019079984A/ja
Application granted granted Critical
Publication of JP7045008B2 publication Critical patent/JP7045008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、PN接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはスイッチング素子の還流ダイオードなどとして利用されることがある。
ショットキーバリアダイオードをスイッチング素子の還流ダイオードなどとして用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン(Si)の代わりに、よりバンドギャップの大きい炭化シリコン(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga)などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが4.8~4.9eVと非常に大きく、絶縁破壊電界も約8MV/cmと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、スイッチング素子の還流ダイオードとして非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献1や非特許文献1に記載されている。
非特許文献1に記載されたショットキーバリアダイオードは、平面視でアノード電極と重なる位置に複数のトレンチを設け、トレンチの内壁を絶縁膜で覆った構造を有している。かかる構造により、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
特開2017-045969号公報
トレンチMOS構造を設けたGa2O3ショットキーバリアダイオード 2017年第64回応用物理学会春季学術講演会[15p-315-13]
しかしながら、特許文献1及び非特許文献1に記載されたショットキーバリアダイオードは、アノード電極の端部に電界が集中するため、高電圧を印加するとこの部分において絶縁破壊を起こしてしまう。例えば、非特許文献1に記載されたショットキーバリアダイオードにおいては、端部に位置するトレンチのエッジ部分に電界が集中する。
したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードであって、電界集中による絶縁破壊が生じにくいショットキーバリアダイオードを提供することを目的とする。
本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極とを備え、ドリフト層は、平面視でアノード電極と重なる位置に設けられた複数のトレンチを有し、複数のトレンチのうち、端部に位置するトレンチの幅が選択的に拡大されていることを特徴とする。
本発明によれば、端部に位置するトレンチの幅が拡大されていることから、当該トレンチの底部の曲率半径が拡大するか、或いは、当該トレンチを断面で見た場合に底部によって構成されるエッジ部分が2つに分離する。これにより、端部に位置するトレンチの底部に印加される電界が緩和されることから、絶縁破壊が生じにくくなる。
本発明において、複数のトレンチの内壁は絶縁膜で覆われていても構わない。これによれば、複数のトレンチの内部をアノード電極で埋め込んだ構造を得ることができる。
本発明によるショットキーバリアダイオードは、ドリフト層上に設けられた絶縁層をさらに備え、アノード電極は、絶縁層上に形成されるとともに、絶縁層に形成された開口部を介してドリフト層とショットキー接触するものであっても構わない。これによれば、いわゆるフィールドプレート構造が得られることから、端部に位置するトレンチの底部に印加される電界がより緩和される。
このように、本発明によれば、電界集中による絶縁破壊が生じにくい酸化ガリウムを用いたショットキーバリアダイオードを提供することが可能となる。
図1は、本発明の第1の実施形態によるショットキーバリアダイオード100の構成を示す模式的な断面図である。 図2は、本発明の第2の実施形態によるショットキーバリアダイオード200の構成を示す模式的な断面図である。 図3は、比較例1のシミュレーションモデルの構造を説明するための模式的な断面図である。 図4は、比較例1のシミュレーション結果を示す図であり、(a)は断面における電界強度を示す図、(b)は横方向位置と最大電界強度の関係を示すグラフである。 図5は、実施例1のシミュレーション結果を示す図であり、(a)は断面における電界強度を示す図、(b)は横方向位置と最大電界強度の関係を示すグラフである。 図6は、比較例2のシミュレーションモデルの構造を説明するための模式的な断面図である。 図7は、比較例2のシミュレーション結果を示す図であり、(a)は断面における電界強度を示す図、(b)は横方向位置と最大電界強度の関係を示すグラフである。 図8は、実施例2のシミュレーション結果を示す図であり、(a)は断面における電界強度を示す図、(b)は横方向位置と最大電界強度の関係を示すグラフである。 図9は、実施例3のシミュレーション結果を示すグラフである。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
<第1の実施形態>
図1は、本発明の第1の実施形態によるショットキーバリアダイオード100の構成を示す模式的な断面図である。
図1に示すように、本実施形態によるショットキーバリアダイオード100は、いずれも酸化ガリウム(β-Ga)からなる半導体基板20及びドリフト層30を備える。半導体基板20及びドリフト層30には、n型ドーパントとしてシリコン(Si)又はスズ(Sn)が導入されている。ドーパントの濃度は、ドリフト層30よりも半導体基板20の方が高く、これにより半導体基板20はn層、ドリフト層30はn層として機能する。
半導体基板20は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは250μm程度である。半導体基板20の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が20A程度であれば、平面視で2.4mm×2.4mm程度とすればよい。
半導体基板20は、実装時において上面側に位置する上面21と、上面21の反対側であって、実装時において下面側に位置する裏面22を有する。上面21の全面にはドリフト層30が形成されている。ドリフト層30は、半導体基板20の上面21に反応性スパッタリング、PLD法、MBE法、MOCVD法、HVPE法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層30の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、600V程度の耐圧を確保するためには、例えば7μm程度とすればよい。
ドリフト層30の上面31には、ドリフト層30とショットキー接触するアノード電極40が形成されている。アノード電極40は、例えば白金(Pt)、パラジウム(Pd)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)等の金属からなる。アノード電極40は、異なる金属膜を積層した多層構造、例えば、Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/AuまたはPd/Ti/Auであっても構わない。一方、半導体基板20の裏面22には、半導体基板20とオーミック接触するカソード電極50が設けられる。カソード電極50は、例えばチタン(Ti)等の金属からなる。カソード電極50は、異なる金属膜を積層した多層構造、例えば、Ti/AuまたはTi/Alであっても構わない。
本実施形態においては、ドリフト層30には複数のトレンチ60が設けられている。トレンチ60は、いずれも平面視でアノード電極40と重なる位置に設けられており、その内壁はHfOなどからなる絶縁膜61で覆われている。トレンチ60の内部は、アノード電極40と同じ材料で埋め込まれている。本実施形態においては、ドリフト層30に複数のトレンチ60が設けられているため、アノード電極40の材料としては、モリブデン(Mo)や銅(Cu)などの仕事関数が低い材料であっても構わない。また、ドリフト層30に複数のトレンチ60が設けられていることから、ドリフト層30のドーパント濃度を5×1016cm-3程度に高めることができる。
ドリフト層30のうちトレンチ60間に位置する部分はメサ領域Mを構成する。メサ領域Mは、アノード電極40とカソード電極50との間に逆方向電圧が印加されると空乏層となるため、ドリフト層30のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
このような構造を有するショットキーバリアダイオードにおいては、端部に位置するトレンチ60aの底部に電界が集中し、この部分が絶縁破壊しやすくなる。この点を考慮し、本実施形態によるショットキーバリアダイオード100においては、複数のトレンチ60のうち、端部に位置するトレンチ60aのトレンチ幅を選択的に拡大している。つまり、端部以外のトレンチ60の幅をW1とし、端部のトレンチ60aの幅をW2とした場合、
W1<W2
に設定されている。
ここで、端部以外のトレンチ60の幅W1や、メサ領域Mの幅W3については、ショットキーバリアダイオード100に求められる電気特性に基づいて決定する必要があるため、自由に変更することは困難である。これに対し、端部に位置するトレンチ60aの幅W2については、ショットキーバリアダイオード100の電気特性にほとんど影響しないため、比較的自由に変更することができる。
そして、本実施形態によるショットキーバリアダイオード100においては、端部に位置するトレンチ60aのトレンチ幅を選択的に拡大していることから、全てのトレンチ60を同じ幅(=W1)に設計した場合と比べ、端部に位置するトレンチ60aに集中する電界を緩和される。これは、端部に位置するトレンチ60aの幅W2を拡大すると、底部の曲率半径が拡大するか、或いは、トレンチ60aを断面で見た場合に底部によって構成されるエッジ部分が2つに分離するからである。その結果、端部に位置するトレンチ60aの底部近傍における絶縁破壊が生じにくくなる。
このように、本実施形態によるショットキーバリアダイオード100は、端部に位置するトレンチ60aのトレンチ幅が選択的に拡大されていることから、電界集中による絶縁破壊を防止することが可能となる。また、製造時においては、端部に位置するトレンチ60aを含む全てのトレンチ60を同時に形成することができることから、製造工程が増えることもない。
また、本実施形態においては、トレンチ60の内壁を絶縁膜61で覆うとともに、トレンチ60の内部をアノード電極40と同じ材料で埋め込んでいるが、絶縁膜61を用いることなく、逆導電型(本実施形態ではp型)の半導体材料で埋め込んでも構わない。
<第2の実施形態>
図2は、本発明の第2の実施形態によるショットキーバリアダイオード200の構成を示す模式的な断面図である。
図2に示すように、第2の実施形態によるショットキーバリアダイオード200は、ドリフト層30上に絶縁層70が設けられている点において、第1の実施形態によるショットキーバリアダイオード100と相違する。その他の構成は、第1の実施形態によるショットキーバリアダイオード100と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
絶縁層70は、酸化シリコンなどの絶縁材料からなり、ドリフト層30の上面31を覆うように形成されているともに、トレンチ60を露出させる開口部71を有している。そして、アノード電極40は、一部が絶縁層70上に形成されるとともに、残りの部分が開口部71を介してドリフト層30とショットキー接触している。これにより、いわゆるフィールドプレート構造が得られることから、端部に位置するトレンチ60aの底部に印加される電界をより緩和することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
図1に示したショットキーバリアダイオード100と同じ構造を有する実施例1のシミュレーションモデルを想定し、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体基板20のドーパント濃度については1×1018cm-3とし、ドリフト層30のドーパント濃度としては5×1016cm-3とした。ドリフト層30の厚みは7μmとした。また、トレンチ60の深さD及び幅W1はそれぞれ3μm及び1μmとし、メサ領域Mのメサ幅W3は2μmとし、トレンチ60の内壁に形成される絶縁膜61は、厚さ50nmのHfO膜とした。そして、端部に位置するトレンチ60aの幅W2については、10μmとした。アノード電極40の材料は金(Au)とし、カソード電極50の材料はTi/Auの積層膜とした。
また、比較のため、図3に示すように、端部のトレンチ60aの幅を他のトレンチ60の幅W1と一致させた他は、実施例1と同じ構造を有する比較例1のシミュレーションモデルを想定し、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。
図4は、比較例1のシミュレーション結果を示す図であり、(a)は断面における電界強度を示す図、(b)は横方向位置と最大電界強度の関係を示すグラフである。(a)と(b)の横方向位置は、互いに対応している。図4に示すように、比較例1のシミュレーションモデルにおいては、端部に位置するトレンチ60aの底部に電界が集中し、その最大値は8.4MV/cmであった。よって、酸化ガリウムの絶縁破壊電界強度である8MV/cmを超えているため、この素子構造の場合、トレンチ60aの底部で絶縁破壊が発生してしまい、要求耐圧は得られない。
図5は、実施例1のシミュレーション結果を示す図であり、(a)は断面における電界強度を示す図、(b)は横方向位置と最大電界強度の関係を示すグラフである。(a)と(b)の横方向位置は、互いに対応している。図5に示すように、実施例1のシミュレーションモデルにおいては、端部に位置するトレンチ60aの幅が拡大された結果、電界が集中するエッジ部分が2つに分離し、電界が分散された。これにより、電界の最大値は酸化ガリウムの絶縁破壊電界強度以下の7.5MV/cmに緩和された。よって、この構造を用いることで、要求耐圧を満たす酸化ガリウムショットキーバリアダイオードを作製することができる。
一方、端部以外のトレンチ60の底部においてもある程度電界が集中しているが、実施例1と比較例1との間に差は認められず、その最大値はいずれも6.8MV/cmであった。
図2に示したショットキーバリアダイオード200と同じ構造を有する実施例2のシミュレーションモデルを想定し、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。絶縁層70としては厚さ300nmの酸化シリコンを用い、フィールドプレート長を10μmとした。その他の点は、実施例1のシミュレーションモデルと同じ条件である。
また、比較のため、図6に示すように、端部のトレンチ60aの幅を他のトレンチ60の幅W1と一致させた他は、実施例2と同じ構造を有する比較例2のシミュレーションモデルを想定し、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。
図7は、比較例2のシミュレーション結果を示す図であり、(a)は断面における電界強度を示す図、(b)は横方向位置と最大電界強度の関係を示すグラフである。(a)と(b)の横方向位置は、互いに対応している。図7に示すように、比較例2のシミュレーションモデルにおいては、端部に位置するトレンチ60aの底部に電界が集中し、その最大値は8.1MV/cmであった。よって、この素子構造の場合、トレンチ60aの底部で絶縁破壊が発生してしまい、要求耐圧は得られない。
図8は、実施例2のシミュレーション結果を示す図であり、(a)は断面における電界強度を示す図、(b)は横方向位置と最大電界強度の関係を示すグラフである。(a)と(b)の横方向位置は、互いに対応している。図8に示すように、実施例2のシミュレーションモデルにおいては、端部に位置するトレンチ60aの幅が拡大された結果、電界が集中するエッジ部分が2つに分離し、電界が分散された。これにより、電界の最大値は酸化ガリウムの絶縁破壊電界強度以下の6.9MV/cmに緩和された。よって、この構造を用いることで、要求耐圧を満たす酸化ガリウムショットキーバリアダイオードを作製することができる。
一方、端部以外のトレンチ60の底部においてもある程度電界が集中しているが、実施例2と比較例2との間に差は認められず、その最大値はいずれも6.8MV/cmであった。
実施例1のシミュレーションモデルにおいて、端部に位置するトレンチ60aの幅W2を1μmから20μmまで変化させた実施例3のシミュレーションモデルを想定し、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。結果を図9に示す。
図9に示すように、端部に位置するトレンチ60aの幅W2が他のトレンチ60の幅W1である1μmを超えると、つまり、W1<W2である場合、電界の最大値が酸化ガリウムの絶縁破壊電界強度である8MV/cm以下になることが確認された。
20 半導体基板
21 半導体基板の上面
22 半導体基板の裏面
30 ドリフト層
31 ドリフト層の上面
40 アノード電極
50 カソード電極
60 トレンチ
60a 端部に位置するトレンチ
61 絶縁膜
70 絶縁層
71 開口部
100,200 ショットキーバリアダイオード
M メサ領域

Claims (3)

  1. 酸化ガリウムからなる半導体基板と、
    前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    前記ドリフト層とショットキー接触するアノード電極と、
    前記半導体基板とオーミック接触するカソード電極と、を備え、
    前記ドリフト層は、平面視で前記アノード電極と重なる位置に設けられた複数のトレンチを有し、
    前記複数のトレンチのうち、端部に位置するトレンチの幅が選択的に拡大されており、
    前記端部に位置するトレンチの底部が湾曲しており、
    前記端部に位置するトレンチの底部の曲率半径は、前記複数のトレンチのうち他のトレンチの底部の曲率半径よりも大きいことを特徴とするショットキーバリアダイオード。
  2. 前記複数のトレンチの内壁が絶縁膜で覆われていることを特徴とする請求項1に記載のショットキーバリアダイオード。
  3. 前記ドリフト層上に設けられた絶縁層をさらに備え、
    前記アノード電極は、前記絶縁層上に形成されるとともに、前記絶縁層に形成された開口部を介して前記ドリフト層とショットキー接触することを特徴とする請求項1又は2に記載のショットキーバリアダイオード。
JP2017206978A 2017-10-26 2017-10-26 ショットキーバリアダイオード Active JP7045008B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017206978A JP7045008B2 (ja) 2017-10-26 2017-10-26 ショットキーバリアダイオード
PCT/JP2018/035645 WO2019082580A1 (ja) 2017-10-26 2018-09-26 ショットキーバリアダイオード
EP18870149.4A EP3703137A4 (en) 2017-10-26 2018-09-26 SCHOTTKY BARRIER DIODE
US16/758,790 US11626522B2 (en) 2017-10-26 2018-09-26 Schottky barrier diode
CN201880069554.3A CN111279490B (zh) 2017-10-26 2018-09-26 肖特基势垒二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017206978A JP7045008B2 (ja) 2017-10-26 2017-10-26 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
JP2019079984A JP2019079984A (ja) 2019-05-23
JP7045008B2 true JP7045008B2 (ja) 2022-03-31

Family

ID=66247384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017206978A Active JP7045008B2 (ja) 2017-10-26 2017-10-26 ショットキーバリアダイオード

Country Status (5)

Country Link
US (1) US11626522B2 (ja)
EP (1) EP3703137A4 (ja)
JP (1) JP7045008B2 (ja)
CN (1) CN111279490B (ja)
WO (1) WO2019082580A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3823045A1 (en) 2019-11-14 2021-05-19 Flosfia Inc. Semiconductor device and system including semiconductor
JP7371484B2 (ja) * 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
JP7415537B2 (ja) * 2019-12-18 2024-01-17 Tdk株式会社 ショットキーバリアダイオード
EP4089728A4 (en) 2020-01-10 2023-06-28 Flosfia Inc. Conductive metal oxide film, semiconductor element, and semiconductor device
JP7456220B2 (ja) * 2020-03-19 2024-03-27 Tdk株式会社 ショットキーバリアダイオード
JP2022129918A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP2022129917A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP2023079552A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ジャンクションバリアショットキーダイオード
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160013554A1 (en) 2013-03-01 2016-01-14 Fujikura Ltd. Integrated antenna, and manufacturing method thereof
WO2016013554A1 (ja) 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176177A (ja) * 2000-12-07 2002-06-21 Denso Corp 半導体装置及びその製造方法
JP2009059912A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
TWI382534B (zh) * 2009-05-13 2013-01-11 Anpec Electronics Corp 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置
TWM406804U (en) * 2011-01-31 2011-07-01 Taiwan Semiconductor Co Ltd Structure of termination trench region for Schottky diode
CN103781947B (zh) * 2011-09-08 2019-05-10 株式会社田村制作所 晶体层叠结构体
CN103258861A (zh) * 2012-02-15 2013-08-21 立锜科技股份有限公司 沟槽肖特基势垒二极管及其制造方法
JPWO2015060441A1 (ja) * 2013-10-24 2017-03-09 ローム株式会社 半導体装置および半導体パッケージ
JP6296445B2 (ja) * 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
EP2945192A1 (en) * 2014-05-14 2015-11-18 Nxp B.V. Semiconductive device and associated method of manufacture
JP6022082B2 (ja) * 2014-07-11 2016-11-09 新電元工業株式会社 半導体装置及び半導体装置の製造方法
TW201614798A (en) * 2014-10-01 2016-04-16 Beyond Innovation Tech Co Ltd Monolithic merged PIN Schottky diode structure
JP6524666B2 (ja) * 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
DE102015103211B4 (de) * 2015-03-05 2018-05-30 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen
US9716187B2 (en) * 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP7116409B2 (ja) * 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチmos型ショットキーダイオード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160013554A1 (en) 2013-03-01 2016-01-14 Fujikura Ltd. Integrated antenna, and manufacturing method thereof
WO2016013554A1 (ja) 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
佐々木公平ほか,トレンチMOS構造を設けたGa2O3ショットキーバリアダイオード,第64回応用物理学会春季学術講演会講演予稿集,日本,日本応用物理学会,2017年03月01日,15p-315-13

Also Published As

Publication number Publication date
US20210167225A1 (en) 2021-06-03
US11626522B2 (en) 2023-04-11
CN111279490B (zh) 2023-06-20
EP3703137A1 (en) 2020-09-02
CN111279490A (zh) 2020-06-12
JP2019079984A (ja) 2019-05-23
EP3703137A4 (en) 2021-07-14
WO2019082580A1 (ja) 2019-05-02

Similar Documents

Publication Publication Date Title
JP7045008B2 (ja) ショットキーバリアダイオード
US9196679B2 (en) Schottky diode with buried layer in GaN materials
TWI798402B (zh) 肖特基能障二極體
JPWO2019003861A1 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP6966740B2 (ja) ショットキーバリアダイオード
CN111095570B (zh) 肖特基势垒二极管
US20160005835A1 (en) Method of fabricating a merged p-n junction and schottky diode with regrown gallium nitride layer
JP6966739B2 (ja) ショットキーバリアダイオード
TWI827222B (zh) 肖特基能障二極體
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
WO2023181587A1 (ja) ジャンクションバリアショットキーダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード
CN116888743A (zh) 肖特基势垒二极管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220105

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220126

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220304

R150 Certificate of patent or registration of utility model

Ref document number: 7045008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150