TWI827222B - 肖特基能障二極體 - Google Patents

肖特基能障二極體 Download PDF

Info

Publication number
TWI827222B
TWI827222B TW111132597A TW111132597A TWI827222B TW I827222 B TWI827222 B TW I827222B TW 111132597 A TW111132597 A TW 111132597A TW 111132597 A TW111132597 A TW 111132597A TW I827222 B TWI827222 B TW I827222B
Authority
TW
Taiwan
Prior art keywords
barrier diode
schottky barrier
trench
anode electrode
drift layer
Prior art date
Application number
TW111132597A
Other languages
English (en)
Other versions
TW202322404A (zh
Inventor
有馬潤
藤田実
川崎克己
平林潤
Original Assignee
日商Tdk股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Tdk股份有限公司 filed Critical 日商Tdk股份有限公司
Publication of TW202322404A publication Critical patent/TW202322404A/zh
Application granted granted Critical
Publication of TWI827222B publication Critical patent/TWI827222B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之課題在於於使用氧化鎵的肖特基能障二極體中,可確保充分的逆向耐壓,且降低導通電阻。 本發明之解決手段為一種肖特基能障二極體1,係具備有:由氧化鎵構成的半導體基板20、設置於半導體基板20上且由氧化鎵構成的飄移層30、與飄移層30進行肖特基接觸的陽極電極40、以及與半導體基板20進行歐姆接觸的陰極電極50。飄移層30係具有埋覆了陽極電極40的中心溝渠61。中心溝渠61的底面係由絕緣膜70所覆蓋而未接觸陽極電極40,且中心溝渠61的側面之至少其中一部分未覆蓋絕緣膜70,而與陽極電極40進行肖特基接觸。藉此,不需提高飄移層的雜質濃度,可降低導通電阻。

Description

肖特基能障二極體
本發明係關於肖特基能障二極體,特別係關於使用氧化鎵的肖特基能障二極體。
肖特基能障二極體係利用由金屬與半導體的接合所生成之肖特基能障的整流元件,相較於具有PN接合的普通二極體之下,具有順向電壓低、且切換速度快的特徵。所以,肖特基能障二極體有被使用為電源裝置用開關元件的情形。
當將肖特基能障二極體使用為電源裝置用開關元件時,因為必需確保充分的逆向耐壓,因而有取代矽(Si),改為使用能帶隙較大的碳化矽(SiC)、氮化鎵(GaN)、氧化鎵(Ga 2O 3)等。其中,因為氧化鎵的能帶隙係4.8~4.9eV的非常大值,且絕緣崩潰電場亦為約8MV/cm的較大值,因而使用氧化鎵的肖特基能障二極體極有望使用為電源裝置用開關元件。使用氧化鎵的肖特基能障二極體例,係有如專利文獻1所記載。
專利文獻1所揭示的肖特基能障二極體,係具有在氧化鎵層上設置複數溝渠,經由絕緣膜將陽極電極其中一部分埋覆於溝渠內的構造。依此,若在氧化鎵層上設置複數溝渠,則若施加逆向電壓,位於溝渠間的平台區域成為空乏層,因而飄移層的通道區域被夾止。藉此,可大幅抑制施加逆向電壓時的漏電流。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-199869號公報
(發明所欲解決之問題)
然而,若在飄移層中設置內壁經覆蓋絕緣層的溝渠,則有導通電阻變高的問題。雖為了降低導通電阻,只要提高飄移層的雜質濃度便可,但此情況將導致逆向耐壓降低。
緣是,本發明目的在於提供:於使用氧化鎵的肖特基能障二極體,可確保充分的逆向耐壓,且降低導通電阻。 (解決問題之技術手段)
本發明的肖特基能障二極體,係具備有:由氧化鎵構成的半導體基板、設置於半導體基板上且由氧化鎵構成的飄移層、與飄移層進行肖特基接觸的陽極電極、以及與半導體基板進行歐姆接觸的陰極電極;其中,飄移層係具有經埋覆陽極電極的中心溝渠;中心溝渠的底面係由絕緣膜所覆蓋而未接觸陽極電極,且中心溝渠的側面之至少其中一部分係與陽極電極進行肖特基接觸。
根據本發明,因為埋覆於中心溝渠中的陽極電極係與中心溝渠側面進行肖特基接觸,因而不需提高飄移層的雜質濃度,可降低導通電阻。
本發明中,陽極電極亦可含有:第1陽極電極,係與飄移層上面進行肖特基接觸;與第2陽極電極,係與中心溝渠側面進行肖特基接觸,且由不同於第1陽極電極的金屬材料所構成。藉此可輕易製作無孔隙的陽極電極。
本發明中,飄移層亦可更進一步具有埋覆陽極電極且包圍中心溝渠的外圍溝渠,外圍溝渠的底面與外圍側面亦可未接觸陽極電極地而覆蓋絕緣膜。藉此,當施加逆向電壓時可緩和在外圍溝渠的外圍底部所生成的電場。此情況下,外圍溝渠的內周側面至少其中一部分亦可與陽極電極進行肖特基接觸。藉此,因為擴大進行肖特基接觸的面積,因而可更加降低導通電阻。
本發明中,飄移層亦可更進一步具備有:包圍中心溝渠的外圍溝渠,且外圍溝渠亦可由導電型與飄移層相反的半導體材料埋覆。藉此當施加逆向電壓時,空乏層擴大至外圍溝渠周圍。依此,當施加逆向電壓時便可緩和在外圍溝渠的外圍底部所生成電場。 (對照先前技術之功效)
依此根據本發明,因為中心溝渠的側面係與陽極電極進行肖特基接觸,因而可降低使用氧化鎵的肖特基能障二極體之導通電阻。
以下,參照所附圖式,針對本發明較佳實施形態進行詳細說明。
<第1實施形態> 圖1(a)係表示本發明第1實施形態之肖特基能障二極體1之構成的示意平面圖。又,圖1(b)所示係沿圖1(a)所示A-A線的概略剖視圖。
如圖1所示,第1實施形態的肖特基能障二極體1均具備有由氧化鎵(β-Ga 2O 3)構成的半導體基板20與飄移層30。在半導體基板20與飄移層30中導入n型摻質之矽(Si)或錫(Sn)。摻質濃度係半導體基板20較高於飄移層30,藉此半導體基板20具有n +層的機能,飄移層30具有n -層的機能。
半導體基板20係將使用熔液成長法等所形成的塊晶施行切斷加工者,其厚度係250μm左右。相關半導體基板20的平面尺寸並無特別的限定,一般係配合在元件中流通的電流量再行選擇,若順向的最大電流量為20A左右,則只要俯視下設為2.4mm×2.4mm左右便可。
半導體基板20係具有在安裝時位於上面端的上面21、與為上面21的對向側且在安裝時位於下面端的背面22。在上面21全面形成飄移層30。飄移層30係在半導體基板20的上面21,利用反應性濺鍍、PLD法、MBE法、MOCVD法、HVPE法等,使氧化鎵進行磊晶成長的薄膜。相關飄移層30的膜厚並無特別的限定,一般係配合元件的逆向耐電壓進行選擇,為能確保600V左右的耐壓時,只要設為例如7μm左右便可。
於飄移層30的上面31形成與飄移層30進行肖特基接觸的陽極電極40。陽極電極40係由例如:白金(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、鉬(Mo)、銅(Cu)等金屬構成。陽極電極40亦可為由不同金屬膜經積層的多層構造,例如:Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au、或Pd/Ti/Au。另一方面,於半導體基板20的背面22設有與半導體基板20進行歐姆接觸的陰極電極50。陰極電極50係由例如鈦(Ti)等金屬構成。陰極電極50亦可為由不同金屬膜經積層的多層構造,例如:Ti/Au或Ti/Al。
本實施形態中,在飄移層30中設有中心溝渠61與外圍溝渠62。中心溝渠61與外圍溝渠62均於俯視下設於與陽極電極40重疊的位置處,其內部埋覆與陽極電極40相同的金屬材料。中心溝渠61係被屬於飄移層30其中一部分的平台區域M所包夾。外圍溝渠62係呈環狀包圍平台區域M與中心溝渠61。中心溝渠61與外圍溝渠62並不需要完全分離,亦可如圖1(a)所示,中心溝渠61與外圍溝渠62呈連接狀態。中心溝渠61與外圍溝渠62的深度可為相同、亦可為不同。平台區域M係由中心溝渠61與外圍溝渠62劃分出的飄移層30其中一部分,若對陽極電極40與陰極電極50之間施加逆向電壓便成為空乏層。藉此,因為飄移層30的通道區域被夾止,因而大幅抑制施加逆向電壓時的漏電流。
中心溝渠61及外圍溝渠62的內壁中,相關底面32係覆蓋著絕緣膜70。相對於此,中心溝渠61與外圍溝渠62的內壁中,側面33並未覆蓋絕緣膜70。所以,中心溝渠61與外圍溝渠62的底面32並未接觸到陽極電極40,相對的,中心溝渠61與外圍溝渠62的側面33並未覆蓋絕緣膜70,而與陽極電極40進行肖特基接觸。藉此,飄移層30與陽極電極40不僅與飄移層30的上面31進行肖特基接觸,就連中心溝渠61與外圍溝渠62的側面33亦進行肖特基接觸,因而相較於中心溝渠61與外圍溝渠62內壁全體均覆蓋絕緣膜70的情況下,較能降低導通電阻。又,相關飄移層30的摻質濃度,因為可抑制至3×10 16cm -3左右,因而亦可防止逆向耐壓降低。絕緣膜70的材料最好使用HfO 2、Al 2O 3等介電常數較高的絕緣材料。藉此可提高耐壓效果。
此處,如圖2(a)所示,當中心溝渠61與外圍溝渠62的底面32呈水平,且位於水平底面32與垂直側面33間的部分係彎曲面34時,相關底面32與彎曲面34必需利用絕緣膜70覆蓋。又,如圖2(b)所示,當中心溝渠61與外圍溝渠62的底面32全體呈彎曲時,彎曲的底面32全體必需由絕緣膜70覆蓋。又,如圖2(c)所示,當中心溝渠61與外圍溝渠62的底面32呈水平,且在水平底面32與垂直側面33間存在有直角的角部35時,相關底面32與角部35必需由絕緣膜70覆蓋。
依此,本實施形態的肖特基能障二極體1,因為在中心溝渠61與外圍溝渠62的側面33上部,陽極電極40進行肖特基接觸,因而相較於中心溝渠61與外圍溝渠62全部利用絕緣膜70埋覆的情況下,較能降低導通電阻。
<第2實施形態> 圖3係表示本發明第2實施形態的肖特基能障二極體2之構成的概略剖視圖。
如圖3所示,第2實施形態的肖特基能障二極體2不同於第1實施形態的肖特基能障二極體1的點在於,中心溝渠61與外圍溝渠62的側面33中,靠近底面32其中一部分覆蓋著絕緣膜70。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。本實施形態中,利用絕緣膜70的高度位置,可調節與中心溝渠61與外圍溝渠62之側面33接觸之陽極電極40之深度T。
<第3實施形態> 圖4係表示本發明第3實施形態的肖特基能障二極體3之構成的概略剖視圖。
如圖4所示,第3實施形態的肖特基能障二極體3不同於第2實施形態的肖特基能障二極體2的點在於,絕緣膜70上面呈大致平坦,埋覆於中心溝渠61與外圍溝渠62的底部。其餘的基本構成均與第2實施形態的肖特基能障二極體2相同,因而對相同要件賦予相同元件符號,並省略重複說明。依此,於中心溝渠61與外圍溝渠62的側面33中,在以絕緣膜70覆蓋接近底面32之其中一部分的情況,亦可將中心溝渠61與外圍溝渠62的底部全體埋覆絕緣膜70。
<第4實施形態> 圖5係表示本發明第4實施形態的肖特基能障二極體4之構成的概略剖視圖。
如圖5所示,第4實施形態的肖特基能障二極體4不同於第1實施形態的肖特基能障二極體1的點在於,外圍溝渠62的寬度較中心溝渠61的寬度更加擴大。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。依此,若擴大外圍溝渠62的寬度,當施加逆向電壓時,可緩和集中於外圍溝渠62底部附近的電場。
<第5實施形態> 圖6係表示本發明第5實施形態的肖特基能障二極體5之構成的概略剖視圖。
如圖6所示,第5實施形態的肖特基能障二極體5不同於第1實施形態的肖特基能障二極體1的點在於,刪除了位於外圍溝渠62外側的飄移層30。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。飄移層30中,因為對位於外圍溝渠62外側的部分處幾乎未流入導通電流,因而如本實施形態所例示,亦可除去位於該部分的飄移層30。
<第6實施形態> 圖7係表示本發明第6實施形態的肖特基能障二極體6之構成的概略剖視圖。
如圖7所示,第6實施形態的肖特基能障二極體6不同於第1實施形態的肖特基能障二極體1的點在於,在位於外圍溝渠62外側的飄移層30上面31與陽極電極40之間設置絕緣膜71。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。根據本實施形態,因為利用絕緣膜71可獲得所謂場極板構造,因而可更加緩和對外圍溝渠62底部施加的電場。絕緣膜71的材料最好使用SiO 2、Al 2O 3等絕緣耐壓較高的材料。藉此可提高耐壓效果。
<第7實施形態> 圖8係表示本發明第7實施形態的肖特基能障二極體7之構成的概略剖視圖。
如圖8所示,第7實施形態的肖特基能障二極體7不同於第1實施形態的肖特基能障二極體1的點在於,覆蓋飄移層30上面的陽極電極41、以及埋覆於中心溝渠61與外圍溝渠62中的陽極電極42,係由互異的金屬材料所構成。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。此種構造係例如利用電解電鍍形成陽極電極42,且利用蒸鍍形成陽極電極41而獲得。根據此種製法,埋覆於中心溝渠61與外圍溝渠62的陽極電極42不易發生孔隙。
<第8實施形態> 圖9(a)係表示本發明第8實施形態的肖特基能障二極體8之構成的示意平面圖。又,圖9(b)所示係沿圖9(a)所示A-A線的概略剖視圖。
如圖9所示,第8實施形態的肖特基能障二極體8不同於第1實施形態的肖特基能障二極體1的點在於,外圍溝渠62之內壁全體均覆蓋絕緣膜70。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。圖9(a)中,平台區域M的表面中,與飄移層30進行肖特基接觸之面依虛線表示,平台區域M的表面中,被絕緣膜70覆蓋之面依實線表示。藉此,可更加提高逆向耐壓。
<第9實施形態> 圖10係表示本發明第9實施形態的肖特基能障二極體9之構成的概略剖視圖。
如圖10所示,第9實施形態的肖特基能障二極體9不同於第8實施形態的肖特基能障二極體8的點在於,覆蓋外圍溝渠62側面33的絕緣膜70之高度位置,較低於第8實施形態的肖特基能障二極體8,藉此,外圍溝渠62的側面33其中一部分與陽極電極40進行肖特基接觸。其餘的基本構成均與第8實施形態的肖特基能障二極體8相同,因而對相同要件賦予相同元件符號,並省略重複說明。根據本實施形態,可在提高逆向耐壓情況下,使導通電阻較第8實施形態的肖特基能障二極體8更降低。
<第10實施形態> 圖11係表示本發明第10實施形態的肖特基能障二極體10之構成的概略剖視圖。
如圖11所示,第10實施形態的肖特基能障二極體10不同於第8實施形態的肖特基能障二極體8的點在於,於外圍溝渠62的側面33中,除去了內側側面33a的絕緣膜70。外圍溝渠62的側面33中,對外側側面33b係全面覆蓋絕緣膜70。其餘的基本構成均與第8實施形態的肖特基能障二極體8相同,因而對相同要件賦予相同元件符號,並省略重複說明。本實施形態亦可在提高逆向耐壓情況下,使導通電阻較第8實施形態的肖特基能障二極體8更降低。
<第11實施形態> 圖12係表示本發明第11實施形態的肖特基能障二極體11之構成的概略剖視圖。
如圖12所示,第11實施形態的肖特基能障二極體11不同於第8實施形態的肖特基能障二極體8的點在於,覆蓋飄移層30上面的陽極電極41、與埋覆於中心溝渠61及外圍溝渠62中的陽極電極42,係由互異金屬材料所構成。其餘的基本構成均與第8實施形態的肖特基能障二極體8相同,因而對相同要件賦予相同元件符號,並省略重複說明。此種構造係例如利用電解電鍍形成陽極電極42,且利用蒸鍍形成陽極電極41而獲得。根據此種製法,埋覆於中心溝渠61與外圍溝渠62的陽極電極42不易發生孔隙。
<第12實施形態> 圖13(a)係表示本發明第12實施形態的肖特基能障二極體12之構成的示意平面圖。又,圖13(b)所示係沿圖13(a)所示A-A線的概略剖視圖。
如圖13所示,第12實施形態的肖特基能障二極體12不同於第2實施形態的肖特基能障二極體2的點在於,將包圍外圍溝渠62的另一外圍溝渠63設置於飄移層30,該外圍溝渠63之內壁全體均覆蓋了絕緣膜70。外圍溝渠63係獨立於外圍溝渠62而設置。其餘的基本構成均與第2實施形態的肖特基能障二極體2相同,因而對相同要件賦予相同元件符號,並省略重複說明。圖13(a)中,平台區域M的表面中,與飄移層30進行肖特基接觸之面依虛線表示,平台區域M的表面中,被絕緣膜70覆蓋之面依實線表示。依此,若在飄移層30中設置另一外圍溝渠63,且其內壁全體均覆蓋絕緣膜70,則當施加逆向電壓時,可緩和集中於中心溝渠61與外圍溝渠62之底部附近的電場。
<第13實施形態> 圖14(a)係表示本發明第13實施形態的肖特基能障二極體13之構成的示意平面圖。又,圖14(b)所示係沿圖14(a)所示A-A線的概略剖視圖。
如圖14所示,第13實施形態的肖特基能障二極體13不同於第12實施形態的肖特基能障二極體12的點在於,外圍溝渠63的寬度擴大成較大於中心溝渠61與外圍溝渠62的寬度。其餘的基本構成均與第12實施形態的肖特基能障二極體12相同,因而對相同要件賦予相同元件符號,並省略重複說明。依此若擴大外圍溝渠63的寬度,當施加逆向電壓時可緩和集中於外圍溝渠63底部附近的電場。
<第14實施形態> 圖15(a)係表示本發明第14實施形態的肖特基能障二極體14之構成的示意平面圖。又,圖15(b)所示係沿圖15(a)所示A-A線的概略剖視圖。
如圖15所示,第14實施形態的肖特基能障二極體14不同於第12實施形態的肖特基能障二極體12的點在於,外圍溝渠63為由p型半導體材料80所埋覆。p型半導體材料80係與陽極電極40接觸。其餘的基本構成均與第12實施形態的肖特基能障二極體12相同,因而對相同要件賦予相同元件符號,並省略重複說明。p型半導體材料80係可使用例如:Si、GaAs、GaN、SiC、Ge、ZnSe、CdS、InP、SiGe、AlN、BN、AlGaN、NiO、Cu 2O、Ir 2O 3、Ag 2O,其中NiO等p型氧化物因為不致有氧化的問題,故較佳。依此,若利用p型半導體材料80埋覆外圍溝渠63,當施加逆向電壓時,空乏層擴大至外圍溝渠63周圍。藉此,當施加逆向電壓時可緩和在外圍溝渠63的外圍底部所生成的電場。
<第15實施形態> 圖16(a)係表示本發明第15實施形態的肖特基能障二極體15之構成的示意平面圖。又,圖16(b)所示係沿圖16(a)所示A-A線的概略剖視圖。
如圖16所示,第15實施形態的肖特基能障二極體15不同於第13實施形態的肖特基能障二極體13的點在於,位於外圍溝渠63外側的飄移層30上面31、外圍溝渠63外側側面33b、以及外圍溝渠63外側底面32b均覆蓋絕緣膜71。於外圍溝渠63的內側底面32a係隔著絕緣膜70覆蓋陽極電極40。又,於外圍溝渠63的內側側面33a係在接近底面32的下部覆蓋絕緣膜70,而上部接觸於陽極電極40。其餘的基本構成均與第13實施形態的肖特基能障二極體13相同,因而對相同要件賦予相同元件符號,並省略重複說明。絕緣膜70與絕緣膜71係可由相同的絕緣材料構成,亦可由不同的絕緣材料構成。根據此種構成,第13實施形態的肖特基能障二極體13亦可降低導通電阻,且能提高逆向耐壓。
<第16實施形態> 圖17(a)係表示本發明第16實施形態的肖特基能障二極體16之構成的示意平面圖。又,圖17(b)所示係沿圖17(a)所示A-A線的概略剖視圖。
如圖17所示,第16實施形態的肖特基能障二極體16不同於第15實施形態的肖特基能障二極體15的點在於,刪除了位於外圍溝渠63外側的飄移層30。其餘的基本構成均與第15實施形態的肖特基能障二極體15相同,因而對相同要件賦予相同元件符號,並省略重複說明。飄移層30中,位於外圍溝渠63外側的部分幾乎未流通導通電流,因而如本實施形態所例示,位於該部分的飄移層30亦可除去。
以上,針對本發明較佳實施形態進行說明,惟本發明並不僅侷限於上述實施形態,在不脫離本發明主旨範圍內均可進行各種變更,當然該等亦涵蓋於本發明範圍內。 [實施例]
<實施例1> 假設具有與圖3所示肖特基能障二極體2同樣構造的實施例模擬模型,模擬對陽極電極40與陰極電極50間施加順向電壓時的電阻值。相關半導體基板20的摻質濃度係設為1×10 18cm -3,飄移層30的摻質濃度係設為3×10 16cm -3。飄移層30的厚度設為7μm。又,中心溝渠61與外圍溝渠62的深度均設為3μm。圖3所示截面中,中心溝渠61與外圍溝渠62的寬度、以及飄移層30上面31寬度(平台區域M的寬度),均設為1.5μm。位於中心溝渠61及外圍溝渠62的平坦底面32、與側面33間之彎曲面34的曲率半徑係設為0.05μm。絕緣膜70係設為厚度50nm的HfO 2膜。陽極電極40的材料係設為Ni,陰極電極50的材料係設為Ti與Au的積層膜。然後,將接觸中心溝渠61與外圍溝渠62之側面33的陽極電極40之深度T,設為變數施行模擬。
結果示於圖18。如圖18所示,得知接觸中心溝渠61與外圍溝渠62側面33的陽極電極40之深度T越大,則導通電阻越降低。又,相關逆向耐壓係不論深度T為何均為7.5MV/cm。
1~16:肖特基能障二極體 20:半導體基板 21:半導體基板的上面 22:半導體基板的背面 30:飄移層 31:飄移層上面 32:溝渠底面 32a:溝渠內側底面 32b:溝渠外側底面 33:溝渠側面 33a:溝渠內側側面 33b:溝渠外側側面 34:溝渠的彎曲面 35:溝渠角部 40,41,42:陽極電極 50:陰極電極 61:中心溝渠 62,63:外圍溝渠 70,71:絕緣膜 80:半導體材料 M:平台區域
圖1中,圖1(a)係表示本發明第1實施形態之肖特基能障二極體1之構成的示意平面圖;又,圖1(b)係沿圖1(a)所示A-A線的概略剖視圖。 圖2(a)至(c)係用於說明中心溝渠61與外圍溝渠62的內壁中,被絕緣膜70覆蓋的位置的示意剖視圖。 圖3係表示本發明第2實施形態之肖特基能障二極體2之構成的概略剖視圖。 圖4係表示本發明第3實施形態之肖特基能障二極體3之構成的概略剖視圖。 圖5係表示本發明第4實施形態之肖特基能障二極體4之構成的概略剖視圖。 圖6係表示本發明第5實施形態之肖特基能障二極體5之構成的概略剖視圖。 圖7係表示本發明第6實施形態之肖特基能障二極體6之構成的概略剖視圖。 圖8係表示本發明第7實施形態之肖特基能障二極體7之構成的概略剖視圖。 圖9中,圖9(a)係表示本發明第8實施形態之肖特基能障二極體8之構成的示意平面圖;又,圖9(b)係沿圖9(a)所示A-A線的概略剖視圖。 圖10係表示本發明第9實施形態之肖特基能障二極體9之構成的概略剖視圖。 圖11係表示本發明第10實施形態之肖特基能障二極體10之構成的概略剖視圖。 圖12係表示本發明第11實施形態之肖特基能障二極體11之構成的概略剖視圖。 圖13中,圖13(a)係表示本發明第12實施形態之肖特基能障二極體12之構成的示意平面圖;又,圖13(b)係沿圖13(a)所示A-A線的概略剖視圖。 圖14中,圖14(a)係表示本發明第13實施形態之肖特基能障二極體13之構成的示意平面圖;又,圖14(b)係沿圖14(a)所示A-A線的概略剖視圖。 圖15中,圖15(a)係表示本發明第14實施形態之肖特基能障二極體14之構成的示意平面圖;又,圖15(b)係沿圖15(a)所示A-A線的概略剖視圖。 圖16中,圖16(a)係表示本發明第15實施形態之肖特基能障二極體15之構成的示意平面圖;又,圖16(b)係沿圖16(a)所示A-A線的概略剖視圖。 圖17中,圖17(a)係表示本發明第16實施形態之肖特基能障二極體16之構成的示意平面圖;又,圖17(b)係沿圖17(a)所示A-A線的概略剖視圖。 圖18係表示實施例的模擬結果的圖表。
1:肖特基能障二極體
20:半導體基板
21:半導體基板的上面
22:半導體基板的背面
30:飄移層
31:飄移層上面
32:溝渠底面
33:溝渠側面
40:陽極電極
50:陰極電極
61:中心溝渠
62:外圍溝渠
70:絕緣膜
M:平台區域

Claims (5)

  1. 一種肖特基能障二極體,其特徵為具備有: 半導體基板,其係由氧化鎵構成; 飄移層,其係設置於上述半導體基板上且由氧化鎵構成; 陽極電極,其係與上述飄移層進行肖特基接觸;以及 陰極電極,其係與上述半導體基板進行歐姆接觸; 上述飄移層係具有埋覆了上述陽極電極的中心溝渠; 上述中心溝渠的底面係由絕緣膜所覆蓋而未接觸上述陽極電極; 上述中心溝渠的側面之至少其中一部分係與上述陽極電極進行肖特基接觸。
  2. 如請求項1之肖特基能障二極體,其中,上述陽極電極係含有: 第1陽極電極,其係與上述飄移層之上面進行肖特基接觸;以及 第2陽極電極,其係與上述中心溝渠的上述側面進行肖特基接觸,且由不同於上述第1陽極電極的金屬材料所構成。
  3. 如請求項1或2之肖特基能障二極體,其中,上述飄移層係更進一步具有埋覆了上述陽極電極且包圍上述中心溝渠的外圍溝渠, 上述外圍溝渠的底面與外圍側面係由絕緣膜所覆蓋而未接觸上述陽極電極。
  4. 如請求項3之肖特基能障二極體,其中,上述外圍溝渠的內周側面之至少其中一部分係與上述陽極電極進行肖特基接觸。
  5. 如請求項1或2之肖特基能障二極體,其中,上述飄移層係更進一步具備有:包圍上述中心溝渠的外圍溝渠; 上述外圍溝渠係由導電型與上述飄移層相反的半導體材料所埋覆。
TW111132597A 2021-11-29 2022-08-30 肖特基能障二極體 TWI827222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021193059A JP2023079551A (ja) 2021-11-29 2021-11-29 ショットキーバリアダイオード
JP2021-193059 2021-11-29

Publications (2)

Publication Number Publication Date
TW202322404A TW202322404A (zh) 2023-06-01
TWI827222B true TWI827222B (zh) 2023-12-21

Family

ID=86539135

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132597A TWI827222B (zh) 2021-11-29 2022-08-30 肖特基能障二極體

Country Status (3)

Country Link
JP (1) JP2023079551A (zh)
TW (1) TWI827222B (zh)
WO (1) WO2023095395A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631186A (en) * 2005-01-14 2006-09-01 Int Rectifier Corp Trench schottky barrier diode with differential oxide thickness
TW201828409A (zh) * 2017-01-25 2018-08-01 聯華電子股份有限公司 半導體元件及其製造方法
WO2019082580A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
TW201942976A (zh) * 2018-03-30 2019-11-01 日商Tdk股份有限公司 肖特基能障二極體
WO2021124649A1 (ja) * 2019-12-18 2021-06-24 Tdk株式会社 ショットキーバリアダイオード

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707127B1 (en) * 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
TWI521719B (zh) * 2012-06-27 2016-02-11 財團法人工業技術研究院 雙凹溝槽式蕭基能障元件
CN112544004A (zh) * 2018-08-22 2021-03-23 三菱电机株式会社 氧化物半导体装置及其制造方法
JP7371484B2 (ja) * 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631186A (en) * 2005-01-14 2006-09-01 Int Rectifier Corp Trench schottky barrier diode with differential oxide thickness
TW201828409A (zh) * 2017-01-25 2018-08-01 聯華電子股份有限公司 半導體元件及其製造方法
WO2019082580A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
TW201942976A (zh) * 2018-03-30 2019-11-01 日商Tdk股份有限公司 肖特基能障二極體
WO2021124649A1 (ja) * 2019-12-18 2021-06-24 Tdk株式会社 ショットキーバリアダイオード

Also Published As

Publication number Publication date
TW202322404A (zh) 2023-06-01
WO2023095395A1 (ja) 2023-06-01
JP2023079551A (ja) 2023-06-08

Similar Documents

Publication Publication Date Title
CN112005384B (zh) 肖特基势垒二极管
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
JP7045008B2 (ja) ショットキーバリアダイオード
JPWO2019003861A1 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
CN111095570B (zh) 肖特基势垒二极管
JP5682102B2 (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
US11557681B2 (en) Schottky barrier diode
TWI827222B (zh) 肖特基能障二極體
TWI827223B (zh) 接面位障肖特基二極體
US20240055536A1 (en) Schottky barrier diode
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
WO2023181587A1 (ja) ジャンクションバリアショットキーダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード