WO2021124649A1 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
WO2021124649A1
WO2021124649A1 PCT/JP2020/037722 JP2020037722W WO2021124649A1 WO 2021124649 A1 WO2021124649 A1 WO 2021124649A1 JP 2020037722 W JP2020037722 W JP 2020037722W WO 2021124649 A1 WO2021124649 A1 WO 2021124649A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
outer peripheral
insulating layer
anode electrode
schottky barrier
Prior art date
Application number
PCT/JP2020/037722
Other languages
English (en)
French (fr)
Inventor
藤田　実
潤 有馬
克己 川崎
潤 平林
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to US17/784,864 priority Critical patent/US20230352601A1/en
Priority to EP20902798.6A priority patent/EP4080579A4/en
Priority to CN202080087234.8A priority patent/CN114830354A/zh
Publication of WO2021124649A1 publication Critical patent/WO2021124649A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Definitions

  • the present invention relates to a Schottky barrier diode, and more particularly to a Schottky barrier diode using gallium oxide.
  • a Schottky barrier diode is a rectifying element that utilizes a Schottky barrier generated by a junction between a metal and a semiconductor, and has the characteristics of a lower forward voltage and a faster switching speed than a normal diode having a PN junction. doing. Therefore, the Schottky barrier diode may be used as a switching element for a power device.
  • a Schottky barrier diode When a Schottky barrier diode is used as a switching element for a power device, it is necessary to secure sufficient reverse withstand voltage. Therefore, instead of silicon (Si), silicon carbide (SiC) or gallium nitride having a larger bandgap is used. (GaN), gallium oxide (Ga 2 O 3 ) and the like may be used. Among them, gallium oxide has a very large bandgap of 4.8 to 4.9 eV and a dielectric breakdown electric field of about 8 MV / cm. Therefore, Schottky barrier diodes using gallium oxide are switching for power devices. It is very promising as an element. Examples of Schottky barrier diodes using gallium oxide are described in Patent Documents 1 and 2.
  • the Schottky barrier diode described in Patent Documents 1 and 2 has a field plate structure in which a plurality of trenches are provided in the gallium oxide layer and a field insulating layer is provided between the gallium oxide layer and the outer peripheral portion of the anode electrode. doing. In this way, if a plurality of trenches are provided in the gallium oxide layer, the mesa region located between the trenches becomes a depletion layer when a reverse voltage is applied, so that the channel region of the drift layer is pinched off. As a result, the leakage current when a reverse voltage is applied can be significantly suppressed. Further, since it has a field plate structure, the electric field concentration at the end of the anode electrode is relaxed.
  • the formation of the trench and the patterning of the field insulating layer are performed in separate processes, there is a misalignment between the formation positions of the two. For this reason, it is difficult to accurately match the end of the field insulating layer with the end of the trench.
  • the anode electrode and the semiconductor layer are in direct contact with each other in the outer region of the trench, and dielectric breakdown may occur in this portion.
  • the end of the field insulating layer is displaced inward from the end of the trench, a part of the field insulating layer is formed inside the trench. In this case, of the field insulating layer formed inside the trench, the electric field is concentrated at the corner portion which is the boundary between the portion covering the side wall of the trench and the portion covering the bottom of the trench, which may cause dielectric breakdown.
  • an object of the present invention is to prevent dielectric breakdown due to misalignment between the trench and the field insulating layer in a Schottky barrier diode using gallium oxide.
  • the Schottky barrier diode includes a semiconductor substrate made of gallium oxide, a drift layer made of gallium oxide provided on the semiconductor substrate, an anode electrode that makes Schottky contact with the drift layer, and a cathode that makes ohmic contact with the semiconductor substrate. It is provided with an electrode, an insulating film that covers the inner wall of the trench provided in the drift layer, a metal film that covers the inner wall of the trench via the insulating film, and is electrically connected to the anode electrode, and a field insulating layer.
  • the field insulating layer is characterized by including a first portion located between the upper surface of the drift layer and the anode electrode, and a second portion covering the inner wall of the trench via the metal film and the insulating film.
  • the anode electrode and the drift layer do not come into direct contact with each other in the outer region of the trench. Moreover, since a metal film exists between the second part of the field insulating layer and the insulating layer and this metal film has the same potential as the anode electrode, the electric field applied to the second part of the field insulating layer is large. Is relaxed. This makes it possible to prevent dielectric breakdown due to misalignment between the trench and the field insulating layer.
  • the trench includes an outer peripheral trench formed in a ring shape and a central trench formed in a region surrounded by the outer peripheral trench, and the first portion of the field insulating layer surrounds the outer peripheral trench.
  • the second portion of the field insulating layer which is provided in a ring shape, may be provided inside the outer peripheral trench.
  • the first portion and the second portion may be made of different insulating materials. According to this, the material of the first portion and the second portion of the field insulating layer can be optimized.
  • FIG. 1 is a schematic plan view showing the configuration of the Schottky barrier diode 10 according to the embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view taken along the line AA shown in FIG.
  • FIG. 3 is a process diagram for explaining a method for manufacturing the Schottky barrier diode 10.
  • FIG. 4 is a process diagram for explaining a method for manufacturing the Schottky barrier diode 10.
  • FIG. 5 is a process diagram for explaining a method for manufacturing the Schottky barrier diode 10.
  • FIG. 6 is a process diagram for explaining a method for manufacturing the Schottky barrier diode 10.
  • FIG. 7 is a process diagram for explaining a method for manufacturing the Schottky barrier diode 10.
  • FIG. 8 is a process diagram for explaining a method for manufacturing the Schottky barrier diode 10.
  • FIG. 9 is a process diagram for explaining a method for manufacturing the Schottky barrier diode 10.
  • FIG. 10 is a schematic cross-sectional view for explaining the structure of the Schottky barrier diode 10A according to a modified example.
  • FIG. 11 is a schematic cross-sectional view for explaining the structure of the Schottky barrier diode according to a comparative example.
  • FIG. 1 is a schematic plan view showing the configuration of the Schottky barrier diode 10 according to the embodiment of the present invention. Further, FIG. 2 is a schematic cross-sectional view taken along the line AA shown in FIG.
  • the Schottky barrier diode 10 both includes a semiconductor substrate 20 made of gallium oxide ( ⁇ -Ga 2 O 3 ) and a drift layer 30. Silicon (Si) or tin (Sn) is introduced as an n-type dopant in the semiconductor substrate 20 and the drift layer 30. The concentration of the dopant is higher in the semiconductor substrate 20 than in the drift layer 30, whereby the semiconductor substrate 20 functions as an n + layer and the drift layer 30 functions as an n ⁇ layer.
  • the semiconductor substrate 20 is obtained by cutting a bulk crystal formed by a melt growth method or the like, and its thickness is about 250 ⁇ m.
  • the plane size of the semiconductor substrate 20 is not particularly limited, but is generally selected according to the amount of current flowing through the element. If the maximum amount of current in the forward direction is about 20 A, 2.4 mm ⁇ in plan view. It may be about 2.4 mm.
  • the semiconductor substrate 20 has an upper surface 21 located on the upper surface side at the time of mounting and a back surface 22 opposite to the upper surface 21 and located on the lower surface side at the time of mounting.
  • a drift layer 30 is formed on the entire surface of the upper surface 21.
  • the drift layer 30 is a thin film obtained by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 by using reactive sputtering, PLD method, MBE method, MOCVD method, HVPE method, or the like.
  • the film thickness of the drift layer 30 is not particularly limited, but is generally selected according to the reverse withstand voltage of the element, and in order to secure a withstand voltage of about 600 V, it may be, for example, about 7 ⁇ m.
  • An anode electrode 40 that makes Schottky contact with the drift layer 30 is formed on the upper surface 31 of the drift layer 30.
  • the anode electrode 40 is made of a metal such as platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), molybdenum (Mo), and copper (Cu).
  • the anode electrode 40 may have a multilayer structure in which different metal films are laminated, for example, Pt / Au, Pt / Al, Pd / Au, Pd / Al, Pt / Ti / Au or Pd / Ti / Au.
  • a cathode electrode 50 that makes ohmic contact with the semiconductor substrate 20 is provided on the back surface 22 of the semiconductor substrate 20, a cathode electrode 50 that makes ohmic contact with the semiconductor substrate 20 is provided.
  • the cathode electrode 50 is made of a metal such as titanium (Ti).
  • the cathode electrode 50 may have a multilayer structure in which different metal films are laminate
  • the drift layer 30 is provided with trenches 61 and 62.
  • the trenches 61 and 62 are both provided at positions where they overlap with the anode electrode 40 in a plan view.
  • the trench 61 is a ring-shaped outer peripheral trench
  • the trench 62 is a central trench formed in a region surrounded by the outer peripheral trench.
  • the outer peripheral trench 61 and the central trench 62 do not have to be completely separated, and as shown in FIG. 1, the outer peripheral trench 61 and the central trench 62 may be connected to each other.
  • W1> W2 Is set to. This is to prevent dielectric breakdown at the bottom of the outer peripheral trench 61 where the electric field is particularly concentrated. That is, when the width W1 of the outer peripheral trench 61 is increased, the radius of curvature of the bottom portion is expanded, or when the outer peripheral trench 61 is viewed in cross section, the edge portion formed by the bottom portion is separated into two. As a result, dielectric breakdown in the vicinity of the bottom of the outer peripheral trench 61 is less likely to occur.
  • the depth of the outer peripheral trench 61 and the depth of the central trench 62 are the same as each other.
  • the inner walls of the trenches 61 and 62 are covered with an insulating film 63 made of HfO 2 or the like, and the surface of the insulating film 63 is covered with a metal film 64. That is, the inner walls of the trenches 61 and 62 are covered with a laminated film of the insulating film 63 and the metal film 64.
  • an insulating material such as Al 2 O 3 may be used in addition to HfO 2.
  • the material of the metal film 64 is not particularly limited, and the same material as the anode electrode 40 may be used, Cr having excellent adhesion may be used, and the metal film 64 is used in semiconductor processes such as Pt, Au, and W. A metal material having excellent wet etching resistance may be used.
  • the insides of the trenches 61 and 62 are embedded with the same material as the anode electrode 40.
  • the material of the anode electrode 40 is a material having a low work function such as molybdenum (Mo) or copper (Cu). It doesn't matter.
  • the drift layer 30 is provided with a plurality of trenches 61 and 62, the dopant concentration of the drift layer 30 can be increased to about 5 ⁇ 10 16 cm -3.
  • the portion of the drift layer 30 partitioned by the trenches 61 and 62 constitutes the mesa region M. Since the mesa region M becomes a depletion layer when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50, the channel region of the drift layer 30 is pinched off. As a result, the leakage current when a reverse voltage is applied is significantly suppressed.
  • a field insulating layer 70 is provided on a portion of the upper surface 31 of the drift layer 30 located outside the outer peripheral trench 61 in a plan view.
  • various resins such as epoxy resin, acrylic resin such as polymethylmethacrylate, polyurethane, polyimide, polyvinyl alcohol, fluororesin, and polyolefin may be used, and silicon oxide, aluminum oxide, and silicon nitride may be used. Etc., an inorganic oxide or an inorganic nitride may be used.
  • a resin is used as the material of the field insulating layer 70
  • a method of applying a resin solution and then drying to form a resin film a method of applying or vapor-depositing a resin monomer and then polymerizing, a method of cross-linking after film formation, etc. are used.
  • an inorganic substance is used as the material of the field insulating layer 70, it can be formed by using a vacuum process such as a sputtering method or a vapor deposition method, or a solution process such as a sol-gel method.
  • a part of the field insulating layer 70 penetrates into the outer peripheral trench 61, so that a part of the inner wall of the outer peripheral trench 61 located on the outer periphery and a part of the bottom portion are made of a metal film. It is covered with the field insulating layer 70 via the 64 and the insulating film 63.
  • an insulating material such as silicon oxide can be used.
  • a portion provided in a ring shape on the upper surface 31 of the drift layer 30 so as to surround the outer peripheral trench 61 constitutes a first portion 71, and is a portion formed inside the outer peripheral trench 61. Consists of the second portion 72.
  • the first portion 71 and the second portion 72 may be made of the same insulating material as each other, or may be made of different insulating materials from each other.
  • Al 2 O 3 may be used as the material of the first portion 71
  • SiO 2 may be used as the material of the second portion 72.
  • the outer peripheral portion of the anode electrode 40 is formed on the first portion 71 of the field insulating layer 70. Further, the portion of the anode electrode 40 that overlaps with the mesa region M is in Schottky contact with the drift layer 30. As a result, a so-called field plate structure is obtained, so that the electric field applied to the bottom of the outer peripheral trench 61 is further relaxed. Further, the second portion 72 of the field insulating layer 70 is not directly formed on the surface of the insulating film 63, but covers the insulating film 63 via a metal film 64 having the same potential as the anode electrode 40. Therefore, a strong electric field is not applied to the second portion 72 of the field insulating layer 70.
  • 3 to 9 are process diagrams for explaining the manufacturing method of the Schottky barrier diode 10 according to the present embodiment, and all of them correspond to the cross section shown in FIG.
  • a semiconductor substrate 20 made of gallium oxide is prepared, and a drift layer 30 made of gallium oxide is formed on the upper surface 21 of the semiconductor substrate 20.
  • the drift layer 30 can be formed by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 by using reactive sputtering, PLD method, MBE method, MOCVD method, HVPE method or the like.
  • the outer peripheral trench 61 and the central trench 62 are formed in the drift layer 30 by dry etching using BCl 3 or the like.
  • an insulating film 63 is formed on the surface of the drift layer 30.
  • the insulating film 63 can be formed by a general film forming method such as the ALD method.
  • the insulating film 63 on the mesa region M is removed by a general processing method such as wet etching, dry etching, or CMP.
  • a general processing method such as wet etching, dry etching, or CMP.
  • the drift layer 30 on the mesa region M is exposed, and the inner walls of the trenches 61 and 62 are covered with the insulating film 63.
  • a part of the drift layer 30 on the mesa region M may be removed.
  • a metal film 64 is formed on the entire surface.
  • the metal film 64 can be formed by a general film forming method such as a sputtering method or a vapor deposition method.
  • the metal film 64 on the mesa region M is removed by a general processing method such as wet etching, dry etching, or CMP.
  • a general processing method such as wet etching, dry etching, or CMP.
  • the drift layer 30 on the mesa region M is exposed, and the inner walls of the trenches 61 and 62 are covered with the metal film 64 via the insulating film 63.
  • a part of the drift layer 30 on the mesa region M may be removed.
  • the removal of the insulating film 63 formed on the mesa region M and the removal of the metal film 64 formed on the mesa region M may be performed at the same time.
  • a resist R covering the outer peripheral portion of the field insulating layer 70 is formed.
  • the field insulating layer 70 can be formed by a general film forming method such as a CVD method.
  • the patterning of resist R can be performed by a photolithography method.
  • the inner edge E0 of the resist R is designed to be located between the outer edge E1 of the outer peripheral trench 61 and the inner edge E2 of the outer peripheral trench 61. That is, the opening diameter of the resist R is designed to be smaller than the outer diameter of the outer peripheral trench 61 and larger than the inner diameter of the outer peripheral trench 61 so that the inner edge E0 of the resist R is located inside the outer peripheral trench 61.
  • the field insulating layer 70 in the portion not covered with the resist R is removed.
  • a part formed on the mesa region M, a part formed in the central trench 62, and a part formed in the outer peripheral trench 61 are removed, and the drift layer is removed.
  • the first portion 71 located outside the outer peripheral trench 61 and the second portion 72 covering the outer peripheral wall and bottom of the outer peripheral trench 61 remain.
  • the resist R having an opening smaller than the outer diameter of the outer peripheral trench 61 is used, the portion of the upper surface 31 of the drift layer 30 located outside the outer peripheral trench 61 is used. , Will be reliably covered by the first portion 71 of the field insulating layer 70.
  • the outer peripheral edge E3 of the anode electrode 40 is designed to be outside the outer edge E1 of the outer peripheral trench 61 to form a field plate structure.
  • the distance between the edge E1 and the edge E3, that is, the field plate length is preferably 10 ⁇ m or more.
  • the metal material filled inside the trenches 61 and 62 may be different from the material of the anode electrode 40.
  • the anode electrode 40 may be formed first, and then another metal material may be filled inside the trenches 61 and 62, as long as a metal material different from the anode electrode 40 does not remain on the mesa region M.
  • the inside of the trenches 61 and 62 may be filled with a metal material different from that of the anode electrode 40 first.
  • at least the metal film 64 located inside the outer peripheral trench 61 needs to be in contact with the anode electrode 40 or electrically connected to the anode electrode 40 via a metal material embedded in the outer peripheral trench 61. There is. As a result, at least the metal film 64 located inside the outer peripheral trench 61 has the same potential as the anode electrode 40.
  • the Schottky barrier diode 10 according to the present embodiment is completed.
  • the Schottky barrier diode 10 As described above, according to the Schottky barrier diode 10 according to the present embodiment, even when the alignment is misaligned, the portion of the upper surface 31 of the drift layer 30 located outside the outer peripheral trench 61 is field-insulated. It is reliably covered by the first portion 71 of the layer 70. Moreover, since a metal film 64 exists between the second portion 72 of the field insulating layer 70 and the insulating film 63 and the metal film 64 has the same potential as the anode electrode 40, the second portion of the field insulating layer 70 The electric field applied to the portion 72 of the above is greatly relaxed. This makes it possible to prevent dielectric breakdown due to misalignment between the outer peripheral trench 61 and the field insulating layer 70.
  • FIG. 10 is a schematic cross-sectional view for explaining the structure of the Schottky barrier diode 10A according to a modified example.
  • the Schottky barrier diode 10A shown in FIG. 10 is different from the Schottky barrier diode 10 described above in that the outer peripheral trench 61 is embedded in the field insulating layer 70. As illustrated by the Schottky barrier diode 10A shown in FIG. 10, the inside of the outer peripheral trench 61 may be embedded with the field insulating layer 70 as long as the metal film 64 has the same potential as the anode electrode 40.
  • Example 1 Assuming the simulation model of Example 1 having the same structure as the Schottky barrier diode 10 shown in FIGS. 1 and 2, the electric field strength when a reverse voltage of 800 V is applied between the anode electrode 40 and the cathode electrode 50. was simulated.
  • the dopant concentration of the semiconductor substrate 20 was set to 1 ⁇ 10 18 cm -3
  • the dopant concentration of the drift layer 30 was set to 1 ⁇ 10 16 cm -3 .
  • the thickness of the drift layer 30 was 7 ⁇ m.
  • the width W1 of the outer peripheral trench 61 was 10 ⁇ m
  • the width of the central trench 62 was 2 ⁇ m
  • the depth was 3 ⁇ m.
  • the width of the drift layer 30 at the portion in contact with the anode electrode 40 was set to 2 ⁇ m.
  • the insulating film 63 was an HfO 2 film having a thickness of 50 nm, and the metal film 64 was a Cr film having a thickness of 100 nm.
  • the field insulating layer 70 was a SiO 2 film having a thickness of 320 nm, and the field plate length was 10 ⁇ m.
  • the electric field in the area A shown in FIG. 2, that is, the corner portion of the second portion 72 of the field insulating layer 70, which is the boundary between the portion covering the side wall of the outer peripheral trench 61 and the portion covering the bottom, is 1. It was .2 MV / cm.
  • the electric field in the region B shown in FIG. 2, that is, the portion of the first portion 71 of the field insulating layer 70 in contact with the outer peripheral end of the anode electrode 40 was 9.8 MV / cm. Since the dielectric breakdown electric field strength of SiO 2 constituting the field insulating layer 70 was 10 MV / cm, both the regions A and B were less than the dielectric breakdown electric field strength.
  • Example 2 Assuming the simulation model of Example 2 having the same structure as the Schottky barrier diode 10A shown in FIG. 10, the electric field strength when a reverse voltage of 800 V was applied between the anode electrode 40 and the cathode electrode 50 was simulated. ..
  • the simulation model of the second embodiment has the same parameters as those of the first embodiment except that the outer peripheral trench 61 is embedded in the field insulating layer 70.
  • the maximum electric field applied to the second portion 72 of the field insulating layer 70 was 1.2 MV / cm, and the electric field in the region B shown in FIG. 10 was 9.8 MV / cm.
  • Example 3 The embodiment has the same parameters as in Example 1 except that Al 2 O 3 is used as the material of the first portion 71 of the field insulating layer 70 and SiO 2 is used as the material of the second portion 72 of the field insulating layer 70.
  • Al 2 O 3 is used as the material of the first portion 71 of the field insulating layer 70
  • SiO 2 is used as the material of the second portion 72 of the field insulating layer 70.
  • ⁇ Comparison example> Assuming the simulation model of the comparative example shown in FIG. 11, the electric field strength when a reverse voltage of 800 V was applied between the anode electrode 40 and the cathode electrode 50 was simulated.
  • the simulation model of the comparative example has the same parameters as the simulation model of the first embodiment except that the metal film 64 is omitted.
  • the maximum electric field applied to the region A shown in FIG. 11 is 11.2 MV / cm
  • the electric field in the region B shown in FIG. 11 is 10.2 MV / cm, both of which are 10 MV, which is the dielectric breakdown electric field strength of SiO 2. It was over / cm.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化ガリウムを用いたショットキーバリアダイオードにおいて、トレンチとフィールド絶縁層のアライメントずれに起因する絶縁破壊を防止する。 【解決手段】ドリフト層３０とショットキー接触するアノード電極４０と、半導体基板２０とオーミック接触するカソード電極５０と、ドリフト層３０に設けられたトレンチ６１の内壁を覆う絶縁膜６３と、絶縁膜６３を介してトレンチ６１の内壁を覆うとともに、アノード電極４０と電気的に接続された金属膜６４と、フィールド絶縁層７０とを備える。フィールド絶縁層７０は、ドリフト層３０の上面３１とアノード電極４０の間に位置する第１の部分７１と、金属膜６４及び絶縁膜６３を介してトレンチ６１の内壁を覆う第２の部分７２を含む。これにより、トレンチ６１とフィールド絶縁層７０のアライメントがずれても、絶縁破壊が生じることがない。

Description

ショットキーバリアダイオード
　本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
　ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
　ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も約８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１及び２に記載されている。
　特許文献１及び２に記載されたショットキーバリアダイオードは、酸化ガリウム層に複数のトレンチを設けるとともに、酸化ガリウム層とアノード電極の外周部との間にフィールド絶縁層を設けたフィールドプレート構造を有している。このように、酸化ガリウム層に複数のトレンチを設ければ、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。また、フィールドプレート構造を有していることから、アノード電極の端部における電界集中が緩和される。
特開２０１７－１９９８６９号公報 特開２０１９－７９９８４号公報
　しかしながら、トレンチの形成とフィールド絶縁層のパターニングは、別工程で行われることから、両者の形成位置にはアライメントのずれが生じる。このため、フィールド絶縁層の端部とトレンチの端部を正確に一致させることは困難である。そして、フィールド絶縁層の端部がトレンチの端部よりも外側にずれた場合には、トレンチの外側領域においてアノード電極と半導体層が直接接してしまい、この部分において絶縁破壊が生じるおそれがある。一方、フィールド絶縁層の端部がトレンチの端部よりも内側にずれた場合には、フィールド絶縁層の一部がトレンチの内部に形成される。この場合、トレンチの内部に形成されたフィールド絶縁層のうち、トレンチの側壁を覆う部分とトレンチの底部を覆う部分の境界となる角部に電界が集中し、絶縁破壊が生じるおそれがある。
　したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードにおいて、トレンチとフィールド絶縁層のアライメントずれに起因する絶縁破壊を防止することを目的とする。
　本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極と、ドリフト層に設けられたトレンチの内壁を覆う絶縁膜と、絶縁膜を介してトレンチの内壁を覆うとともに、アノード電極と電気的に接続された金属膜と、フィールド絶縁層とを備え、フィールド絶縁層は、ドリフト層の上面とアノード電極の間に位置する第１の部分と、金属膜及び絶縁膜を介してトレンチの内壁を覆う第２の部分を含むことを特徴とする。
　本発明によれば、フィールド絶縁層がトレンチの内部に入り込んでいるため、トレンチの外側領域においてアノード電極とドリフト層が直接接することがない。しかも、フィールド絶縁層の第２の部分と絶縁層の間には金属膜が存在し、この金属膜がアノード電極と同電位となることから、フィールド絶縁層の第２の部分に加わる電界が大幅に緩和される。これにより、トレンチとフィールド絶縁層のアライメントずれに起因する絶縁破壊を防止することが可能となる。
　本発明において、トレンチは、リング状に形成された外周トレンチと、外周トレンチに囲まれた領域に形成された中心トレンチとを含み、フィールド絶縁層の第１の部分は、外周トレンチを囲むようにリング状に設けられ、フィールド絶縁層の第２の部分は、外周トレンチの内部に設けられていても構わない。これによれば、逆方向電圧が印加されると中心トレンチによって区画されたメサ領域が空乏層となり、ドリフト層のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
　本発明において、第１の部分と第２の部分が異なる絶縁材料からなるものであっても構わない。これによれば、フィールド絶縁層の第１の部分と第２の部分の材料を最適化することができる。
　このように、本発明によれば、酸化ガリウムを用いたショットキーバリアダイオードにおいて、トレンチとフィールド絶縁層のアライメントずれに起因する絶縁破壊を防止することが可能となる。
図１は、本発明の一実施形態によるショットキーバリアダイオード１０の構成を示す模式的な平面図である。 図２は、図１に示すＡ－Ａ線に沿った略断面図である。 図３は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図４は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図５は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図６は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図７は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図８は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図９は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図１０は、変形例によるショットキーバリアダイオード１０Ａの構造を説明するための略断面図である。 図１１は、比較例によるショットキーバリアダイオードの構造を説明するための略断面図である。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
　図１は、本発明の一実施形態によるショットキーバリアダイオード１０の構成を示す模式的な平面図である。また、図２は、図１に示すＡ－Ａ線に沿った略断面図である。
　図１及び図２に示すように、本実施形態によるショットキーバリアダイオード１０は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。
　半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、平面視で２．４ｍｍ×２．４ｍｍ程度とすればよい。
　半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
　ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
　本実施形態においては、ドリフト層３０にトレンチ６１，６２が設けられている。トレンチ６１，６２は、いずれも平面視でアノード電極４０と重なる位置に設けられている。このうち、トレンチ６１はリング状に形成された外周トレンチであり、トレンチ６２は外周トレンチに囲まれた領域に形成された中心トレンチである。外周トレンチ６１と中心トレンチ６２が完全に分離されている必要はなく、図１に示すように、外周トレンチ６１と中心トレンチ６２がつながっていても構わない。
　特に限定されるものではないが、外周トレンチ６１の幅をＷ１とし、中心トレンチ６２の幅をＷ２とした場合、本実施形態においては、
　　Ｗ１＞Ｗ２
に設定されている。これは、電界が特に集中する外周トレンチ６１の底部における絶縁破壊を防止するためである。つまり、外周トレンチ６１の幅Ｗ１を拡大すると、底部の曲率半径が拡大するか、或いは、外周トレンチ６１を断面で見た場合に底部によって構成されるエッジ部分が２つに分離するからである。その結果、外周トレンチ６１の底部近傍における絶縁破壊が生じにくくなる。一方、外周トレンチ６１の深さと中心トレンチ６２の深さにおいては、互いに同じである。
　トレンチ６１，６２の内壁はＨｆＯ２などからなる絶縁膜６３で覆われ、絶縁膜６３の表面は金属膜６４で覆われている。つまり、トレンチ６１，６２の内壁は、絶縁膜６３と金属膜６４の積層膜によって覆われている。絶縁膜６３の材料としては、ＨｆＯ２以外にＡｌ２Ｏ３などの絶縁材料を用いても構わない。金属膜６４の材料については特に限定されず、アノード電極４０と同じ材料を用いても構わないし、密着性に優れたＣｒを用いても構わないし、Ｐｔ，Ａｕ，Ｗなど半導体プロセスで使用されるウェットエッチング耐性に優れた金属材料を用いても構わない。
　トレンチ６１，６２の内部は、アノード電極４０と同じ材料で埋め込まれている。本実施形態においては、ドリフト層３０に複数のトレンチ６１，６２が設けられているため、アノード電極４０の材料としては、モリブデン（Ｍｏ）や銅（Ｃｕ）などの仕事関数が低い材料であっても構わない。また、ドリフト層３０に複数のトレンチ６１，６２が設けられていることから、ドリフト層３０のドーパント濃度を５×１０１６ｃｍ－３程度に高めることができる。
　ドリフト層３０のうちトレンチ６１，６２によって区画される部分はメサ領域Ｍを構成する。メサ領域Ｍは、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となるため、ドリフト層３０のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
　さらに、ドリフト層３０の上面３１のうち、平面視で外周トレンチ６１の外側に位置する部分には、フィールド絶縁層７０が設けられている。フィールド絶縁層７０の材料としては、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂を用いても構わないし、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化物や無機窒化物を用いても構わない。フィールド絶縁層７０の材料として樹脂を用いる場合、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法、成膜後に架橋処理する方法などを用いて形成することができる。また、フィールド絶縁層７０の材料として無機物を用いる場合、スパッタリング法や蒸着法等の真空プロセス、或いは、ゾルゲル法等の溶液プロセスなどを用いて形成することができる。
　図２に示すように、フィールド絶縁層７０の一部は外周トレンチ６１の内部に入り込んでおり、これにより、外周トレンチ６１の内壁のうち、外周に位置する部分及び底部の一部は、金属膜６４及び絶縁膜６３を介してフィールド絶縁層７０で覆われる。フィールド絶縁層７０の材料としては、酸化シリコンなどの絶縁材料を用いることができる。ここで、フィールド絶縁層７０のうち、外周トレンチ６１を囲むようドリフト層３０の上面３１にリング状に設けられた部分は第１の部分７１を構成し、外周トレンチ６１の内部に形成された部分は第２の部分７２を構成する。第１の部分７１と第２の部分７２は、互いに同じ絶縁材料からなるものであっても構わないし、互いに異なる絶縁材料からなるものであっても構わない。一例として、第１の部分７１の材料としてＡｌ２Ｏ３を用い、第２の部分７２の材料としてＳｉＯ２を用いても構わない。
　かかる構成により、アノード電極４０の外周部は、フィールド絶縁層７０の第１の部分７１の上に形成される。また、アノード電極４０のうちメサ領域Ｍと重なる部分は、ドリフト層３０とショットキー接触している。これにより、いわゆるフィールドプレート構造が得られることから、外周トレンチ６１の底部に印加される電界がより緩和される。さらに、フィールド絶縁層７０の第２の部分７２は、絶縁膜６３の表面に直接形成されるのではなく、アノード電極４０と同電位となる金属膜６４を介して絶縁膜６３を覆っていることから、フィールド絶縁層７０の第２の部分７２には強い電界が加わらない。
　次に、本実施形態によるショットキーバリアダイオード１０の製造方法について説明する。
　図３～図９は、本実施形態によるショットキーバリアダイオード１０の製造方法を説明するための工程図であり、いずれも図２に示す断面に対応している。
　まず、図３に示すように、酸化ガリウムからなる半導体基板２０を用意し、その上面２１に酸化ガリウムからなるドリフト層３０を形成する。上述の通り、ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング，ＰＬＤ法，ＭＢＥ法，ＭＯＣＶＤ法，ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させることにより形成することができる。
　次に、図４に示すように、ＢＣｌ３などを用いたドライエッチングにより、ドリフト層３０に外周トレンチ６１及び中心トレンチ６２を形成する。次に、図５に示すように、ドリフト層３０の表面に絶縁膜６３を形成する。絶縁膜６３は、ＡＬＤ法など一般的な成膜方法により成膜することが可能である。その後、ウェットエッチング、ドライエッチング、ＣＭＰなど一般的な加工方法によって、メサ領域Ｍ上の絶縁膜６３を除去する。これにより、メサ領域Ｍ上のドリフト層３０が露出するとともに、トレンチ６１，６２の内壁が絶縁膜６３によって覆われた状態となる。この時、メサ領域Ｍ上のドリフト層３０の一部が除去されても構わない。
　次に、図６に示すように、全面に金属膜６４を形成する。金属膜６４は、スパッタリング法、蒸着法など一般的な成膜方法により成膜することが可能である。その後、ウェットエッチング、ドライエッチング、ＣＭＰなど一般的な加工方法によって、メサ領域Ｍ上の金属膜６４を除去する。これにより、メサ領域Ｍ上のドリフト層３０が露出するとともに、トレンチ６１，６２の内壁が絶縁膜６３を介して金属膜６４によって覆われる。この時、メサ領域Ｍ上のドリフト層３０の一部が除去されても構わない。また、メサ領域Ｍ上に形成された絶縁膜６３の除去と、メサ領域Ｍ上に形成された金属膜６４の除去は、同時に行っても構わない。
　次に、図７に示すように、全面にフィールド絶縁層７０を形成した後、フィールド絶縁層７０の外周部分を覆うレジストＲを形成する。フィールド絶縁層７０は、ＣＶＤ法など一般的な成膜方法により成膜することが可能である。レジストＲのパターニングは、フォトリソグラフィ法により行うことができる。ここで、レジストＲの内側エッジＥ０は、外周トレンチ６１の外側エッジＥ１と外周トレンチ６１の内側エッジＥ２の間に位置するよう設計する。つまり、レジストＲの内側エッジＥ０が外周トレンチ６１の内部に位置するよう、レジストＲの開口径を外周トレンチ６１の外径よりも小さく、且つ、外周トレンチ６１の内径よりも大きく設計する。これにより、多少のアライメントずれが生じたとしても、ドリフト層３０の上面３１のうち外周トレンチ６１の外側に位置する部分は、レジストＲによって確実に覆われることになる。
　この状態でエッチングを行うことにより、図８に示すように、レジストＲで覆われていない部分のフィールド絶縁層７０を除去する。これにより、フィールド絶縁層７０のうち、メサ領域Ｍ上に形成された部分、中心トレンチ６２内に形成された部分、並びに、外周トレンチ６１内に形成された部分の一部が除去され、ドリフト層３０の上面３１のうち外周トレンチ６１の外側に位置する第１の部分７１と、外周トレンチ６１の外周壁及び底部を覆う第２の部分７２が残存する。このように、本実施形態においては、外周トレンチ６１の外径よりも小さな開口部を有するレジストＲを用いていることから、ドリフト層３０の上面３１のうち外周トレンチ６１の外側に位置する部分は、フィールド絶縁層７０の第１の部分７１によって確実に覆われることになる。
　次に、図９に示すように、全面にアノード電極４０を形成した後、アノード電極４０の外周部分を除去する。この時、アノード電極４０の外周エッジＥ３は、外周トレンチ６１の外側エッジＥ１よりも外側となるよう設計することにより、フィールドプレート構造を形成する。エッジＥ１とエッジＥ３の距離、つまりフィールドプレート長は、１０μｍ以上であることが好ましい。
　尚、トレンチ６１，６２の内部に充填する金属材料はアノード電極４０の材料と異なっていても構わない。この場合、アノード電極４０を先に形成した後、別の金属材料をトレンチ６１，６２の内部に充填しても構わないし、メサ領域Ｍ上にアノード電極４０とは異なる金属材料が残らない限り、先にトレンチ６１，６２の内部にアノード電極４０とは異なる金属材料を充填しても構わない。但し、少なくとも外周トレンチ６１の内部に位置する金属膜６４については、アノード電極４０と接するか、或いは、外周トレンチ６１に埋め込まれた金属材料を介してアノード電極４０と電気的に接続されている必要がある。これにより、少なくとも外周トレンチ６１の内部に位置する金属膜６４については、アノード電極４０と同電位となる。
　そして、半導体基板２０の裏面２２にカソード電極５０を形成すれば、本実施形態によるショットキーバリアダイオード１０が完成する。
　以上説明したように、本実施形態によるショットキーバリアダイオード１０によれば、アライメントずれが生じた場合であっても、ドリフト層３０の上面３１のうち外周トレンチ６１の外側に位置する部分がフィールド絶縁層７０の第１の部分７１によって確実に覆われる。しかも、フィールド絶縁層７０の第２の部分７２と絶縁膜６３の間には金属膜６４が存在し、この金属膜６４がアノード電極４０と同電位となることから、フィールド絶縁層７０の第２の部分７２に加わる電界が大幅に緩和される。これにより、外周トレンチ６１とフィールド絶縁層７０のアライメントずれに起因する絶縁破壊を防止することが可能となる。
　図１０は、変形例によるショットキーバリアダイオード１０Ａの構造を説明するための略断面図である。
　図１０に示すショットキーバリアダイオード１０Ａは、外周トレンチ６１がフィールド絶縁層７０で埋め込まれている点において、上述したショットキーバリアダイオード１０と相違している。図１０に示すショットキーバリアダイオード１０Ａが例示するように、金属膜６４がアノード電極４０と同電位となる限り、外周トレンチ６１の内部がフィールド絶縁層７０で埋め込まれていても構わない。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜実施例１＞
　図１及び図２に示したショットキーバリアダイオード１０と同じ構造を有する実施例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度としては１×１０１６ｃｍ－３とした。ドリフト層３０の厚みは７μｍとした。また、外周トレンチ６１の幅Ｗ１は１０μｍ、中心トレンチ６２の幅は２μｍとし、深さはいずれも３μｍとした。また、アノード電極４０と接する部分におけるドリフト層３０の幅、つまりメサ領域Ｍの幅は２μｍとした。絶縁膜６３は厚さ５０ｎｍのＨｆＯ２膜とし、金属膜６４は厚さ１００ｎｍのＣｒ膜とした。フィールド絶縁層７０は厚さ３２０ｎｍのＳｉＯ２膜とし、フィールドプレート長は１０μｍとした。
　シミュレーションの結果、図２に示す領域Ａ、つまり、フィールド絶縁層７０の第２の部分７２のうち、外周トレンチ６１の側壁を覆う部分との底部を覆う部分の境界となる角部における電界は１．２ＭＶ／ｃｍであった。また、図２に示す領域Ｂ、つまり、フィールド絶縁層７０の第１の部分７１のうちアノード電極４０の外周端と接する部分における電界は９．８ＭＶ／ｃｍであった。フィールド絶縁層７０を構成するＳｉＯ２の絶縁破壊電界強度は１０ＭＶ／ｃｍであるため、領域Ａ，Ｂともに絶縁破壊電界強度未満であった。
＜実施例２＞
　図１０に示したショットキーバリアダイオード１０Ａと同じ構造を有する実施例２のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。実施例２のシミュレーションモデルは、外周トレンチ６１がフィールド絶縁層７０で埋め込まれている以外、実施例１と同じパラメータを有している。シミュレーションの結果、フィールド絶縁層７０の第２の部分７２に加わる最大電界は１．２ＭＶ／ｃｍ、図１０に示す領域Ｂにおける電界は９．８ＭＶ／ｃｍであった。
＜実施例３＞
　フィールド絶縁層７０の第１の部分７１の材料としてＡｌ２Ｏ３を用い、フィールド絶縁層７０の第２の部分７２の材料としてＳｉＯ２を用いた他は、実施例１と同じパラメータを有する実施例３のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。シミュレーションの結果、領域Ａにおける電界は０．４ＭＶ／ｃｍ、領域Ｂにおける電界は６．７ＭＶ／ｃｍであった。
＜比較例＞
　図１１に示す比較例のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。比較例のシミュレーションモデルは、金属膜６４が省略されている他は、実施例１のシミュレーションモデルと同じパラメータを有している。シミュレーションの結果、図１１に示す領域Ａに加わる最大電界は１１．２ＭＶ／ｃｍ、図１１に示す領域Ｂにおける電界は１０．２ＭＶ／ｃｍであり、いずれもＳｉＯ２の絶縁破壊電界強度である１０ＭＶ／ｃｍを超えていた。
１０，１０Ａ　　ショットキーバリアダイオード
２０　　半導体基板
２１　　半導体基板の上面
２２　　半導体基板の裏面
３０　　ドリフト層
３１　　ドリフト層の上面
４０　　アノード電極
５０　　カソード電極
６１　　外周トレンチ
６２　　中心トレンチ
６３　　絶縁膜
６４　　金属膜
７０　　フィールド絶縁層
７１　　フィールド絶縁層の第１の部分
７２　　フィールド絶縁層の第２の部分
Ｅ０～Ｅ３　　エッジ
Ｍ　　メサ領域
Ｒ　　レジスト

Claims (3)

  1. 　酸化ガリウムからなる半導体基板と、
    　前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    　前記ドリフト層とショットキー接触するアノード電極と、
    　前記半導体基板とオーミック接触するカソード電極と、
    　前記ドリフト層に設けられたトレンチの内壁を覆う絶縁膜と、
    　前記絶縁膜を介して前記トレンチの前記内壁を覆うとともに、前記アノード電極と電気的に接続された金属膜と、
    　フィールド絶縁層と、を備え、
    　前記フィールド絶縁層は、前記ドリフト層の上面と前記アノード電極の間に位置する第１の部分と、前記金属膜及び前記絶縁膜を介して前記トレンチの前記内壁を覆う第２の部分を含むことを特徴とするショットキーバリアダイオード。
  2. 　前記トレンチは、リング状に形成された外周トレンチと、前記外周トレンチに囲まれた領域に形成された中心トレンチとを含み、
    　前記フィールド絶縁層の前記第１の部分は、前記外周トレンチを囲むようにリング状に設けられ、
    　前記フィールド絶縁層の前記第２の部分は、前記外周トレンチの内部に設けられていることを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 　前記第１の部分と前記第２の部分が互いに異なる絶縁材料からなることを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
PCT/JP2020/037722 2019-12-18 2020-10-05 ショットキーバリアダイオード WO2021124649A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/784,864 US20230352601A1 (en) 2019-12-18 2020-10-05 Schottky barrier diode
EP20902798.6A EP4080579A4 (en) 2019-12-18 2020-10-05 SCHOTTKY BARRIER DIODE
CN202080087234.8A CN114830354A (zh) 2019-12-18 2020-10-05 肖特基势垒二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-228555 2019-12-18
JP2019228555A JP7415537B2 (ja) 2019-12-18 2019-12-18 ショットキーバリアダイオード

Publications (1)

Publication Number Publication Date
WO2021124649A1 true WO2021124649A1 (ja) 2021-06-24

Family

ID=76432239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/037722 WO2021124649A1 (ja) 2019-12-18 2020-10-05 ショットキーバリアダイオード

Country Status (6)

Country Link
US (1) US20230352601A1 (ja)
EP (1) EP4080579A4 (ja)
JP (1) JP7415537B2 (ja)
CN (1) CN114830354A (ja)
TW (1) TWI750875B (ja)
WO (1) WO2021124649A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827222B (zh) * 2021-11-29 2023-12-21 日商Ｔｄｋ股份有限公司 肖特基能障二極體
TWI827223B (zh) * 2021-11-29 2023-12-21 日商Ｔｄｋ股份有限公司 接面位障肖特基二極體

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015507849A (ja) * 2012-01-04 2015-03-12 ヴィシャイ ジェネラル セミコンダクター エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＬＬＣ 高電圧用途のための改良終端構造を備えるトレンチｄｍｏｓ素子
JP2015153769A (ja) * 2014-02-10 2015-08-24 ローム株式会社 ショットキーバリアダイオード
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2019082580A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
US10439075B1 (en) * 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671966B2 (ja) * 2010-11-17 2015-02-18 富士電機株式会社 半導体装置の製造方法および半導体装置
TWI511305B (zh) * 2012-11-01 2015-12-01 Chip Integration Tech Co Ltd 蕭特基整流元件之製造方法
JP6967238B2 (ja) * 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
JP7012306B2 (ja) * 2018-03-01 2022-01-28 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015507849A (ja) * 2012-01-04 2015-03-12 ヴィシャイ ジェネラル セミコンダクター エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＬＬＣ 高電圧用途のための改良終端構造を備えるトレンチｄｍｏｓ素子
JP2015153769A (ja) * 2014-02-10 2015-08-24 ローム株式会社 ショットキーバリアダイオード
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2019082580A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
JP2019079984A (ja) 2017-10-26 2019-05-23 Tdk株式会社 ショットキーバリアダイオード
US10439075B1 (en) * 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4080579A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827222B (zh) * 2021-11-29 2023-12-21 日商Ｔｄｋ股份有限公司 肖特基能障二極體
TWI827223B (zh) * 2021-11-29 2023-12-21 日商Ｔｄｋ股份有限公司 接面位障肖特基二極體

Also Published As

Publication number Publication date
US20230352601A1 (en) 2023-11-02
TWI750875B (zh) 2021-12-21
TW202125840A (zh) 2021-07-01
EP4080579A4 (en) 2023-12-27
CN114830354A (zh) 2022-07-29
JP7415537B2 (ja) 2024-01-17
EP4080579A1 (en) 2022-10-26
JP2021097168A (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
TWI395320B (zh) 氮化鎵半導體裝置
TWI798402B (zh) 肖特基能障二極體
US9793418B2 (en) Schottky barrier diode
US10566192B2 (en) Transistor structure having buried island regions
KR101878931B1 (ko) 반도체 소자 및 그 제조 방법
WO2021124649A1 (ja) ショットキーバリアダイオード
US20120146096A1 (en) Nitride based semiconductor device and method for manufacturing the same
WO2021124650A1 (ja) ショットキーバリアダイオード
JP7147141B2 (ja) ショットキーバリアダイオード
WO2017110267A1 (ja) トランジスタ、半導体装置、電子機器、およびトランジスタの製造方法
US8445891B2 (en) Nitride based semiconductor device and method for manufacturing the same
JP2005005486A (ja) 炭化けい素半導体装置
TWI803189B (zh) 肖特基能障二極體
WO2024047965A1 (ja) ショットキーバリアダイオード
WO2022181202A1 (ja) ショットキーバリアダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20902798

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020902798

Country of ref document: EP

Effective date: 20220718