CN114830354A - 肖特基势垒二极管 - Google Patents
肖特基势垒二极管 Download PDFInfo
- Publication number
- CN114830354A CN114830354A CN202080087234.8A CN202080087234A CN114830354A CN 114830354 A CN114830354 A CN 114830354A CN 202080087234 A CN202080087234 A CN 202080087234A CN 114830354 A CN114830354 A CN 114830354A
- Authority
- CN
- China
- Prior art keywords
- trench
- insulating layer
- anode electrode
- schottky barrier
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 239000011810 insulating material Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010408 film Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 30
- 230000005684 electric field Effects 0.000 description 21
- 239000000463 material Substances 0.000 description 15
- 238000004088 simulation Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的课题在于在氧化镓的肖特基势垒二极管中，防止由沟槽与场绝缘层的对准偏差引起的绝缘破坏。该肖特基势垒二极管具备：与漂移层(30)肖特基接触的阳极电极(40)；与半导体基板(20)欧姆接触的阴极电极(50)；覆盖设置于漂移层(30)的沟槽(61)的内壁的绝缘膜(63)；隔着绝缘膜(63)覆盖沟槽(61)的内壁并且与阳极电极(40)电连接的金属膜(64)；以及场绝缘层(70)。场绝缘层(70)包含：位于漂移层(30)的上表面(31)与阳极电极(40)之间的第一部分(71)以及隔着金属膜(64)和绝缘膜(63)覆盖沟槽(61)的内壁的第二部分(72)。由此，即使沟槽(61)与场绝缘层(70)的对准发生偏差，也不会发生绝缘破坏。
Description
技术领域
本发明涉及一种肖特基势垒二极管，特别涉及一种使用了氧化镓的肖特基势垒二极管。
背景技术
肖特基势垒二极管是利用通过金属与半导体的接合而产生的肖特基势垒的整流元件，与具有PN结的通常的二极管相比具有正向电压低且开关速度快的特征。因此，肖特基势垒二极管有时用作功率器件用的开关元件。
在将肖特基势垒二极管作为功率器件用的开关元件使用的情况下，因为需要确保充分的反向耐压，所以有时代替硅(Si)而使用带隙更大的碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等。其中，氧化镓的带隙非常大，为4.8～4.9eV，绝缘破坏电场也大至约8MV/cm，因此，使用了氧化镓的肖特基势垒二极管作为功率器件用的开关元件非常有前途。使用了氧化镓的肖特基势垒二极管的例子在专利文献1和2中有记载。
专利文献1和2中记载的肖特基势垒二极管具有在氧化镓层设置有多个沟槽，并且在氧化镓层与阳极电极的外周部之间设置有场绝缘层的场板结构。如果这样在氧化镓层设置多个沟槽，则在施加反向电压时位于沟槽间的台面区域成为耗尽层，因此，漂移层的沟道区域被夹断。由此，能够大幅抑制施加反向电压的情况下的漏电流。此外，因为具有场板结构，所以阳极电极的端部的电场集中得到缓和。
现有技术文献
专利文献
专利文献1：日本特开2017-199869号公报
专利文献2：日本特开2019-79984号公报
发明内容
发明所要解决的技术问题
但是，沟槽的形成和场绝缘层的图案化在分开的工序进行，因此在两者的形成位置产生对准的偏差。因此，难以使场绝缘层的端部与沟槽的端部准确地一致。而且，在场绝缘层的端部从沟槽的端部向外侧偏移的情况下，在沟槽的外侧区域阳极电极与半导体层会直接相接，有可能在该部分发生绝缘破坏。另一方面，在场绝缘层的端部从沟槽的端部向内侧偏移的情况下，场绝缘层的一部分形成于沟槽的内部。在这种情况下，形成于沟槽的内部的场绝缘层中，电场集中于成为覆盖沟槽的侧壁的部分与覆盖沟槽的底部的部分的边界的角部，从而有可能发生绝缘破坏。
因此，本发明的目的在于在使用了氧化镓的肖特基势垒二极管中，防止由沟槽与场绝缘层的对准偏差引起的绝缘破坏。
用于解决技术问题的手段
本发明的肖特基势垒二极管其特征在于，具备：由氧化镓构成的半导体基板；设置在半导体基板上的由氧化镓构成的漂移层；与漂移层肖特基接触的阳极电极；与半导体基板欧姆接触的阴极电极；覆盖设置于漂移层的沟槽的内壁的绝缘膜；隔着绝缘膜覆盖沟槽的内壁，并且与阳极电极电连接的金属膜；以及场绝缘层，场绝缘层包含：位于漂移层的上表面与阳极电极之间的第一部分以及隔着金属膜和绝缘膜覆盖沟槽的内壁的第二部分。
根据本发明，场绝缘层进入沟槽的内部，因此，在沟槽的外侧区域阳极电极与漂移层不直接相接。而且，在场绝缘层的第二部分与绝缘层之间存在金属膜，该金属膜与阳极电极成为相同电位，因此，能够大幅缓和施加于场绝缘层的第二部分的电场。由此，能够防止由沟槽与场绝缘层的对准偏差引起的绝缘破坏。
在本发明中，也可以是，沟槽包含呈环状形成的外周沟槽和形成于被外周沟槽包围的区域的中心沟槽，场绝缘层的第一部分以包围外周沟槽的方式环状设置，场绝缘层的第二部分设置在外周沟槽的内部。由此，当被施加反向电压时被中心沟槽区划的台面区域成为耗尽层，漂移层的沟道区域被夹断，因此，能够大幅抑制施加反向电压的情况下的漏电流。
在本发明中，也可以第一部分与第二部分由不同的绝缘材料构成。由此，能够使场绝缘层的第一部分与第二部分的材料最优化。
发明的效果
这样，根据本发明，能够在使用了氧化镓的肖特基势垒二极管中，防止由沟槽与场绝缘层的对准偏差引起的绝缘破坏。
附图说明
图1是表示本发明的一个实施方式的肖特基势垒二极管10的结构的示意性俯视图。
图2是沿着图1所示的A-A线的概略截面图。
图3是用于说明肖特基势垒二极管10的制造方法的工序图。
图4是用于说明肖特基势垒二极管10的制造方法的工序图。
图5是用于说明肖特基势垒二极管10的制造方法的工序图。
图6是用于说明肖特基势垒二极管10的制造方法的工序图。
图7是用于说明肖特基势垒二极管10的制造方法的工序图。
图8是用于说明肖特基势垒二极管10的制造方法的工序图。
图9是用于说明肖特基势垒二极管10的制造方法的工序图。
图10是用于说明变形例的肖特基势垒二极管10A的结构的概略截面图。
图11是用于说明比较例的肖特基势垒二极管的结构的概略截面图。
具体实施方式
以下，一边参照附图，一边对本发明的优选实施方式进行详细地说明。
图1是表示本发明的一个实施方式的肖特基势垒二极管10的结构的示意性俯视图。此外，图2是沿着图1所示的A-A线的概略截面图。
如图1和图2所示，本实施方式的肖特基势垒二极管10具备均由氧化镓(β-Ga2O3)构成的半导体基板20和漂移层30。在半导体基板20和漂移层30中，作为n型掺杂物导入有硅(Si)或锡(Sn)。对于掺杂物的浓度，半导体基板20比漂移层30高，由此，半导体基板20作为n+层发挥作用，漂移层30作为n-层发挥作用。
半导体基板20是对使用熔体生长法等形成的块状晶体进行切断加工而得到的基板，其厚度为250μm左右。对半导体基板20的平面尺寸没有特别限定，一般根据元件中流动的电流量来选择，如果正向的最大电流量为20A左右，则俯视中为2.4mm×2.4mm左右即可。
半导体基板20具有安装时位于上表面侧的上表面21和作为上表面21的相反侧的安装时位于下表面侧的背面22。在上表面21的整个面形成有漂移层30。漂移层30是在半导体基板20的上表面21使用反应性溅射、PLD法、MBE法、MOCVD法、HVPE法等使氧化镓外延生长而得到的薄膜。对于漂移层30的膜厚没有特别限定，一般根据元件的反向耐压来选择，为了确保600V左右的耐压，例如可以设定为7μm左右。
在漂移层30的上表面31，形成有与漂移层30肖特基接触的阳极电极40。阳极电极40例如由铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钼(Mo)、铜(Cu)等金属构成。阳极电极40也可以为层叠有不同的金属膜的多层结构，例如Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au或Pd/Ti/Au。另一方面，在半导体基板20的背面22，设置有与半导体基板20欧姆接触的阴极电极50。阴极电极50例如由钛(Ti)等金属构成。阴极电极50也可以为层叠有不同的金属膜的多层结构，例如Ti/Au或Ti/Al。
在本实施方式中，在漂移层30设置有沟槽61、62。沟槽61、62均设置在俯视中与阳极电极40重叠的位置。其中，沟槽61是呈环状形成的外周沟槽，沟槽62是形成于被外周沟槽包围的区域的中心沟槽。外周沟槽61与中心沟槽62不需要完全分离，也可以如图1所示，外周沟槽61与中心沟槽62相连。
虽然没有特别限定，但是在将外周沟槽61的宽度设定为W1，中心沟槽62的宽度设定为W2的情况下，在本实施方式中，设定为W1＞W2。这是为了防止电场特别集中的外周沟槽61的底部的绝缘破坏。即，这是因为当将外周沟槽61的宽度W1扩大时，底部的曲率半径扩大，或者，以截面观察外周沟槽61的情况下由底部构成的边缘部分分离成2个。其结果，不易发生外周沟槽61的底部附近的绝缘破坏。另一方面，外周沟槽61的深度与中心沟槽62的深度彼此相同。
沟槽61、62的内壁被由HfO2等构成的绝缘膜63覆盖，绝缘膜63的表面被金属膜64覆盖。即，沟槽61、62的内壁被绝缘膜63与金属膜64的层叠膜覆盖。作为绝缘膜63的材料，除了HfO2以外，也可以使用Al2O3等绝缘材料。对于金属膜64的材料没有特别限定，可以使用与阳极电极40相同的材料，也可以使用密合性优异的Cr，也可以使用Pt、Au、W等半导体工艺中使用的耐湿蚀刻性优异的金属材料。
沟槽61、62的内部被与阳极电极40相同的材料填入。在本实施方式中，在漂移层30设置有多个沟槽61、62，因此，作为阳极电极40的材料，也可以是钼(Mo)或铜(Cu)等功函数低的材料。此外，由于在漂移层30设置有多个沟槽61、62，所以能够将漂移层30的掺杂物浓度提高至5×1016cm-3左右。
漂移层30中由沟槽61、62区划的部分构成台面区域M。台面区域M在向阳极电极40与阴极电极50之间施加反向电压时成为耗尽层，因此，漂移层30的沟道区域被夹断。由此，大幅抑制施加反向电压的情况下的漏电流。
进一步，在漂移层30的上表面31中，在俯视时位于外周沟槽61的外侧的部分，设置有场绝缘层70。作为场绝缘层70的材料，可以使用环氧树脂、聚甲基丙烯酸甲酯等丙烯酸树脂、聚氨酯、聚酰亚胺、聚乙烯醇、氟树脂、聚烯烃等各种树脂，也可以使用氧化硅、氧化铝、氮化硅等无机氧化物或无机氮化物。在使用树脂作为场绝缘层70的材料的情况下，能够使用在涂敷树脂溶液后使其干燥成为树脂膜的方法、涂敷或蒸镀树脂单体之后进行聚合的方法、在成膜后进行交联处理的方法等来形成。此外，在使用无机物作为场绝缘层70的材料的情况下，能够使用溅射法或蒸镀法等真空工艺，或者溶胶凝胶法等溶液工艺等来形成。
如图2所示，场绝缘层70的一部分进入外周沟槽61的内部，由此，外周沟槽61的内壁中，位于外周的部分和底部的一部分隔着金属膜64和绝缘膜63被场绝缘层70覆盖。作为场绝缘层70的材料，能够使用氧化硅等绝缘材料。此处，场绝缘层70中，以包围外周沟槽61的方式在漂移层30的上表面31呈环状设置的部分构成第一部分71，在外周沟槽61的内部形成的部分构成第二部分72。第一部分71与第二部分72可以由彼此相同的绝缘材料构成，也可以由相互不同的绝缘材料构成。作为一个例子，也可以使用Al2O3作为第一部分71的材料，使用SiO2作为第二部分72的材料。
根据该结构，阳极电极40的外周部形成于场绝缘层70的第一部分71上。此外，阳极电极40中与台面区域M重叠的部分与漂移层30肖特基接触。由此得到所谓的场板结构，因此，施加于外周沟槽61的底部的电场被进一步缓和。进一步，场绝缘层70的第二部分72并不直接形成于绝缘膜63的表面，而是隔着与阳极电极40相同电位的金属膜64覆盖绝缘膜63，因此，对场绝缘层70的第二部分72不施加强的电场。
接着，说明本实施方式的肖特基势垒二极管10的制造方法。
图3～图9是用于说明本实施方式的肖特基势垒二极管10的制造方法的工序图，它们均与图2所示的截面对应。
首先，如图3所示，准备由氧化镓构成的半导体基板20，在其上表面21形成由氧化镓构成的漂移层30。如上所述，漂移层30能够通过在半导体基板20的上表面21使用反应性溅射、PLD法、MBE法、MOCVD法、HVPE法等使氧化镓外延生长而形成。
接着，如图4所示，通过使用了BCl3等的干蚀刻，在漂移层30形成外周沟槽61和中心沟槽62。接着，如图5所示，在漂移层30的表面形成绝缘膜63。绝缘膜63能够通过ALD法等通常的成膜方法成膜。之后，通过湿蚀刻、干蚀刻、CMP等通常的加工方法，除去台面区域M上的绝缘膜63。由此，成为台面区域M上的漂移层30露出，并且沟槽61、62的内壁被绝缘膜63覆盖的状态。此时，也可以除去台面区域M上的漂移层30的一部分。
接着，如图6所示，在整个面形成金属膜64。金属膜64能够通过溅射法、蒸镀法等通常的成膜方法成膜。之后，利用湿蚀刻、干蚀刻、CMP等通常的加工方法，除去台面区域M上的金属膜64。由此，台面区域M上的漂移层30露出，并且沟槽61、62的内壁隔着绝缘膜63被金属膜64覆盖。此时，也可以除去台面区域M上的漂移层30的一部分。此外，在台面区域M上形成的绝缘膜63的除去和在台面区域M上形成的金属膜64的除去也可以同时进行。
接着，如图7所示，在整个面形成场绝缘层70之后，形成覆盖场绝缘层70的外周部分的抗蚀剂R。场绝缘层70能够利用CVD法等通常的成膜方法成膜。抗蚀剂R的图案化能够利用光刻法进行。此处，设计成抗蚀剂R的内侧边缘E0位于外周沟槽61的外侧边缘E1与外周沟槽61的内侧边缘E2之间。即，以抗蚀剂R的内侧边缘E0位于外周沟槽61的内部的方式，将抗蚀剂R的开口径设计得比外周沟槽61的外径小且比外周沟槽61的内径大。由此，即使产生一些对准偏差，漂移层30的上表面31中位于外周沟槽61的外侧的部分也会被抗蚀剂R可靠地覆盖。
通过在该状态下进行蚀刻，如图8所示，除去未被抗蚀剂R覆盖的部分的场绝缘层70。由此，场绝缘层70中形成于台面区域M上的部分、形成于中心沟槽62内的部分以及形成于外周沟槽61内的部分的一部分被除去，漂移层30的上表面31中位于外周沟槽61的外侧的第一部分71以及覆盖外周沟槽61的外周壁和底部的第二部分72残留。这样，在本实施方式中，因为使用具有比外周沟槽61的外径小的开口部的抗蚀剂R，所以漂移层30的上表面31中位于外周沟槽61的外侧的部分被场绝缘层70的第一部分71可靠地覆盖。
接着，如图9所示，在整个面形成阳极电极40之后，将阳极电极40的外周部分除去。此时，阳极电极40的外周边缘E3设计成相比外周沟槽61的外侧边缘E1成为外侧，由此形成场板结构。边缘E1与边缘E3的距离，即场板长度，优选为10μm以上。
另外，在沟槽61、62的内部填充的金属材料也可以与阳极电极40的材料不同。在这种情况下，可以先形成阳极电极40，然后将其它金属材料填充至沟槽61、62的内部，只要在台面区域M上不残留与阳极电极40不同的金属材料，也可以先在沟槽61、62的内部填充与阳极电极40不同的金属材料。不过，需要至少位于外周沟槽61的内部的金属膜64与阳极电极40相接，或者经由填入外周沟槽61的金属材料与阳极电极40电连接。由此，至少位于外周沟槽61的内部的金属膜64，成为与阳极电极40相同电位。
然后，只要在半导体基板20的背面22形成阴极电极50，就完成了本实施方式的肖特基势垒二极管10。
如以上所说明的那样，根据本实施方式的肖特基势垒二极管10，即使在产生了对准偏差的情况下，漂移层30的上表面31中位于外周沟槽61的外侧的部分也被场绝缘层70的第一部分71可靠地覆盖。而且，因为在场绝缘层70的第二部分72与绝缘膜63之间存在金属膜64，该金属膜64与阳极电极40成为相同电位，所以施加于场绝缘层70的第二部分72的电场得到大幅缓和。由此，能够防止起因于外周沟槽61与场绝缘层70的对准偏差的绝缘破坏。
图10是用于说明变形例的肖特基势垒二极管10A的结构的概略截面图。
图10所示的肖特基势垒二极管10A在外周沟槽61被场绝缘层70填入的方面与上述的肖特基势垒二极管10不同。如图10所示的肖特基势垒二极管10A例示的那样，只要金属膜64成为与阳极电极40相同电位，也可以利用场绝缘层70填入外周沟槽61的内部。
以上，说明了本发明的优选实施方式，但本发明并不限定于上述的实施方式，能够在不脱离本发明的主旨的范围进行各种变更，这些变更当然也包含在本发明的范围内。
实施例
＜实施例1＞
设想具有与图1和图2所示的肖特基势垒二极管10相同结构的实施例1的模拟模型，模拟向阳极电极40与阴极电极50之间施加800V的反向电压的情况下的电场强度。半导体基板20的掺杂物浓度为1×1018cm-3，作为漂移层30的掺杂物浓度为1×1016cm-3。漂移层30的厚度为7μm。此外，外周沟槽61的宽度W1为10μm，中心沟槽62的宽度为2μm，深度均为3μm。此外，与阳极电极40相接的部分的漂移层30的宽度，即台面区域M的宽度为2μm。绝缘膜63为厚度50nm的HfO2膜，金属膜64为厚度100nm的Cr膜。场绝缘层70为厚度320nm的SiO2膜，场板长度为10μm。
模拟的结果，图2所示的区域A，即场绝缘层70的第二部分72中，作为覆盖外周沟槽61的侧壁的部分与覆盖外周沟槽61的底部的部分的边界的角部的电场为1.2MV/cm。此外，图2所示的区域B，即场绝缘层70的第一部分71中与阳极电极40的外周端相接的部分的电场为9.8MV/cm。构成场绝缘层70的SiO2的绝缘破坏电场强度为10MV/cm，因此，在区域A、B均小于绝缘破坏电场强度。
＜实施例2＞
设想具有与图10所示的肖特基势垒二极管10A相同结构的实施例2的模拟模型，模拟向阳极电极40与阴极电极50之间施加800V的反向电压的情况下的电场强度。实施例2的模拟模型除了外周沟槽61被场绝缘层70填入以外，具有与实施例1相同的参数。模拟的结果，施加于场绝缘层70的第二部分72的最大电场为1.2MV/cm，图10所示的区域B的电场为9.8MV/cm。
＜实施例3＞
设想使用Al2O3作为场绝缘层70的第一部分71的材料，使用SiO2作为场绝缘层70的第二部分72的材料，除此以外具有与实施例1相同的参数的实施例3的模拟模型，模拟向阳极电极40与阴极电极50之间施加800V的反向电压的情况下的电场强度。模拟的结果，区域A的电场为0.4MV/cm，区域B的电场为6.7MV/cm。
＜比较例＞
设想图11所示的比较例的模拟模型，模拟向阳极电极40与阴极电极50之间施加800V的反向电压的情况下的电场强度。比较例的模拟模型省略金属膜64，除此以外具有与实施例1的模拟模型相同的参数。模拟的结果，施加于图11所示的区域A的最大电场为11.2MV/cm，图11所示的区域B的电场为10.2MV/cm，均超过SiO2的绝缘破坏电场强度即10MV/cm。
符号的说明
10、10A 肖特基势垒二极管
20 半导体基板
21 半导体基板的上表面
22 半导体基板的背面
30 漂移层
31 漂移层的上表面
40 阳极电极
50 阴极电极
61 外周沟槽
62 中心沟槽
63 绝缘膜
64 金属膜
70 场绝缘层
71 场绝缘层的第一部分
72 场绝缘层的第二部分
E0～E3 边缘
M 台面区域
R 抗蚀剂
Claims (3)
1.一种肖特基势垒二极管，其特征在于，
具备：
由氧化镓构成的半导体基板；
由氧化镓构成的漂移层，其设置于所述半导体基板上；
与所述漂移层肖特基接触的阳极电极；
与所述半导体基板欧姆接触的阴极电极；
覆盖设置于所述漂移层的沟槽的内壁的绝缘膜；
隔着所述绝缘膜覆盖所述沟槽的所述内壁，并且与所述阳极电极电连接的金属膜；以及
场绝缘层，
所述场绝缘层包含：位于所述漂移层的上表面与所述阳极电极之间的第一部分、以及隔着所述金属膜和所述绝缘膜覆盖所述沟槽的所述内壁的第二部分。
2.如权利要求1所述的肖特基势垒二极管，其特征在于，
所述沟槽包含呈环状形成的外周沟槽和形成于被所述外周沟槽包围的区域的中心沟槽，
所述场绝缘层的所述第一部分以包围所述外周沟槽的方式环状设置，
所述场绝缘层的所述第二部分设置在所述外周沟槽的内部。
3.如权利要求1或2所述的肖特基势垒二极管，其特征在于，
所述第一部分与所述第二部分由相互不同的绝缘材料构成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-228555 | 2019-12-18 | ||
| JP2019228555A JP7415537B2 (ja) | 2019-12-18 | 2019-12-18 | ショットキーバリアダイオード |
| PCT/JP2020/037722 WO2021124649A1 (ja) | 2019-12-18 | 2020-10-05 | ショットキーバリアダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114830354A true CN114830354A (zh) | 2022-07-29 |
Family
ID=76432239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080087234.8A Pending CN114830354A (zh) | 2019-12-18 | 2020-10-05 | 肖特基势垒二极管 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230352601A1 (zh) |
| EP (1) | EP4080579A4 (zh) |
| JP (1) | JP7415537B2 (zh) |
| CN (1) | CN114830354A (zh) |
| TW (1) | TWI750875B (zh) |
| WO (1) | WO2021124649A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023079552A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ジャンクションバリアショットキーダイオード |
| JP2023079551A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ショットキーバリアダイオード |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5671966B2 (ja) * | 2010-11-17 | 2015-02-18 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US20130168765A1 (en) * | 2012-01-04 | 2013-07-04 | Vishay General Semiconductor Llc | Trench dmos device with improved termination structure for high voltage applications |
| TWI511305B (zh) * | 2012-11-01 | 2015-12-01 | Chip Integration Tech Co Ltd | 蕭特基整流元件之製造方法 |
| JP6296445B2 (ja) * | 2014-02-10 | 2018-03-20 | ローム株式会社 | ショットキーバリアダイオード |
| JP6845397B2 (ja) | 2016-04-28 | 2021-03-17 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード |
| JP6967238B2 (ja) * | 2017-02-28 | 2021-11-17 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
| JP7045008B2 (ja) | 2017-10-26 | 2022-03-31 | Tdk株式会社 | ショットキーバリアダイオード |
| JP7012306B2 (ja) * | 2018-03-01 | 2022-01-28 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード及びその製造方法 |
| US10439075B1 (en) * | 2018-06-27 | 2019-10-08 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
-
2019
- 2019-12-18 JP JP2019228555A patent/JP7415537B2/ja active Active
-
2020
- 2020-10-05 US US17/784,864 patent/US20230352601A1/en active Pending
- 2020-10-05 CN CN202080087234.8A patent/CN114830354A/zh active Pending
- 2020-10-05 WO PCT/JP2020/037722 patent/WO2021124649A1/ja unknown
- 2020-10-05 EP EP20902798.6A patent/EP4080579A4/en active Pending
- 2020-10-30 TW TW109137752A patent/TWI750875B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021124649A1 (ja) | 2021-06-24 |
| TW202125840A (zh) | 2021-07-01 |
| JP2021097168A (ja) | 2021-06-24 |
| TWI750875B (zh) | 2021-12-21 |
| JP7415537B2 (ja) | 2024-01-17 |
| EP4080579A1 (en) | 2022-10-26 |
| EP4080579A4 (en) | 2023-12-27 |
| US20230352601A1 (en) | 2023-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5240966B2 (ja) | 窒化ガリウム半導体素子 | |
| TWI798402B (zh) | 肖特基能障二極體 | |
| US9793418B2 (en) | Schottky barrier diode | |
| CN110832644B (zh) | 肖特基势垒二极管 | |
| WO2019082580A1 (ja) | ショットキーバリアダイオード | |
| CN114830354A (zh) | 肖特基势垒二极管 | |
| WO2019049764A1 (ja) | ショットキーバリアダイオード | |
| TWI797493B (zh) | 肖特基能障二極體 | |
| JP2005005486A (ja) | 炭化けい素半導体装置 | |
| TWI803189B (zh) | 肖特基能障二極體 | |
| WO2024047965A1 (ja) | ショットキーバリアダイオード | |
| WO2022181202A1 (ja) | ショットキーバリアダイオード | |
| JP7456220B2 (ja) | ショットキーバリアダイオード | |
| TW202412325A (zh) | 肖特基能障二極體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |