JP7456220B2 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP7456220B2
JP7456220B2 JP2020049789A JP2020049789A JP7456220B2 JP 7456220 B2 JP7456220 B2 JP 7456220B2 JP 2020049789 A JP2020049789 A JP 2020049789A JP 2020049789 A JP2020049789 A JP 2020049789A JP 7456220 B2 JP7456220 B2 JP 7456220B2
Authority
JP
Japan
Prior art keywords
trench
schottky barrier
barrier diode
drift layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020049789A
Other languages
English (en)
Other versions
JP2021150519A (ja
Inventor
潤 有馬
実 藤田
潤 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2020049789A priority Critical patent/JP7456220B2/ja
Priority to PCT/JP2021/004060 priority patent/WO2021186936A1/ja
Priority to US17/802,438 priority patent/US11908955B2/en
Priority to TW110105455A priority patent/TWI841824B/zh
Publication of JP2021150519A publication Critical patent/JP2021150519A/ja
Application granted granted Critical
Publication of JP7456220B2 publication Critical patent/JP7456220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も約８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１及び２に記載されている。
特開２０１７－４５９６９号公報 特開２０１７－１９９８６９号公報
しかしながら、特許文献１及び２に記載されたショットキーバリアダイオードは、アノード電極の外周端近傍に電界が集中し、この部分において絶縁破壊が生じるおそれがあった。
したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードにおいて、電界の集中による絶縁破壊を防止することを目的とする。
本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、酸化ガリウムからなり、半導体基板の上面と接する下面及び下面の反対側に位置する上面を有し、上面にリング状の外周トレンチが設けられたドリフト層と、外周トレンチで囲まれたドリフト層の上面とショットキー接触するとともに、外周トレンチの内部に絶縁膜を介して埋め込まれたアノード電極と、半導体基板の上面とは反対側の下面とオーミック接触するカソード電極とを備え、半導体基板の下面には、底部がドリフト層に達するリング状の裏面トレンチが設けられており、カソード電極は、半導体基板の下面のうち、裏面トレンチで囲まれた領域の外側に設けられることなく、裏面トレンチで囲まれた領域に設けられており、ドリフト層のうち外周トレンチに囲まれた領域は、平面視で裏面トレンチに囲まれた領域と重なりを有していることを特徴とする。
本発明によれば、底部がドリフト層に達するリング状の裏面トレンチが半導体基板に設けられていることから、電流経路が裏面トレンチで囲まれた領域に制限される。これにより、外周トレンチの底部近傍における電界集中が緩和されることから、絶縁破壊を防止することが可能となる。
本発明において、裏面トレンチの内周壁は、平面視で外周トレンチの外周壁の内側に位置しても構わない。これによれば、外周トレンチの外側エッジ近傍における電界集中が大幅に緩和されることから、絶縁破壊をより効果的に防止することが可能となる。
本発明において、裏面トレンチの内周壁は、平面視で外周トレンチの内周壁と外周壁の間に位置しても構わない。これによれば、絶縁破壊を防止しつつ、電流経路として機能するドリフト層の断面積を十分に確保することが可能となる。
本発明によるショットキーバリアダイオードは、外周トレンチを囲むよう、ドリフト層の上面をリング状に覆うフィールド絶縁膜をさらに備え、アノード電極の外周端は、フィールド絶縁膜上に位置しても構わない。これによれば、アノード電極の外周端近傍における電界集中が緩和されることから、絶縁破壊をより効果的に防止することが可能となる。
本発明において、裏面トレンチは絶縁材料で埋め込まれていても構わない。これによれば、全体の機械的強度を高めることが可能となる。
本発明において、ドリフト層の上面には、外周トレンチに囲まれた領域に形成された複数の中心トレンチが設けられており、アノード電極は、中心トレンチの内部に絶縁膜を介して埋め込まれていても構わない。これによれば、アノード電極とカソード電極との間に逆方向電圧が印加されると、中心トレンチによって区画されるメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することが可能となる。
このように、本発明によれば、酸化ガリウムを用いたショットキーバリアダイオードにおいて、電界の集中による絶縁破壊を防止することが可能となる。
図１は、本発明の第１の実施形態によるショットキーバリアダイオード１の構成を示す模式的な平面図である。 図２は、図１に示すＡ－Ａ線に沿った略断面図である。 図３は、第１の実施形態の第１の変形例によるショットキーバリアダイオード１Ａの構成を示す模式的な平面図である。 図４は、第１の実施形態の第２の変形例によるショットキーバリアダイオード１Ｂの構成を示す模式的な平面図である。 図５は、第１の実施形態の第３の変形例によるショットキーバリアダイオード１Ｃの構成を示す模式的な平面図である。 図６は、第１の実施形態の第４の変形例によるショットキーバリアダイオード１Ｄの構成を示す模式的な平面図である。 図７は、第１の実施形態の第５の変形例によるショットキーバリアダイオード１Ｅの構成を示す模式的な断面図である。 図８は、第１の実施形態の第６の変形例によるショットキーバリアダイオード１Ｆの構成を示す模式的な断面図である。 図９は、第１の実施形態の第７の変形例によるショットキーバリアダイオード１Ｇの構成を示す模式的な断面図である。 図１０は、本発明の第２の実施形態によるショットキーバリアダイオード２の構成を示す模式的な断面図である。 図１１は、本発明の第３の実施形態によるショットキーバリアダイオード３の構成を示す模式的な断面図である。 図１２は、第３の実施形態の変形例によるショットキーバリアダイオード３Ａの構成を示す模式的な断面図である。 図１３は、本発明の第４の実施形態によるショットキーバリアダイオード４の構成を示す模式的な断面図である。 図１４は、第４の実施形態の第１の変形例によるショットキーバリアダイオード４Ａの構成を示す模式的な断面図である。 図１５は、第４の実施形態の第２の変形例によるショットキーバリアダイオード４Ｂの構成を示す模式的な断面図である。 図１６は、第４の実施形態の第３の変形例によるショットキーバリアダイオード４Ｃの構成を示す模式的な断面図である。 図１７は、実施例３のシミュレーションモデルを示す模式的な断面図である。 図１８は、実施例３の結果を示す表である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態によるショットキーバリアダイオード１の構成を示す模式的な平面図である。また、図２は、図１に示すＡ－Ａ線に沿った略断面図である。
図１及び図２に示すように、本実施形態によるショットキーバリアダイオード１は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。
半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、平面視で２．４ｍｍ×２．４ｍｍ程度とすればよい。
半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において基板側に位置する下面２２を有する。半導体基板２０の上面２１にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０は、半導体基板２０の上面２１と接する下面３２と、下面３２の反対側であって、実装時において上面側に位置する上面３１を有する。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
ドリフト層３０の上面３１には、リング状に形成された外周トレンチ１１が設けられている。外周トレンチ１１の内壁は、ＨｆＯ２などからなる絶縁膜６１で覆われている。絶縁膜６１の材料としては、ＨｆＯ２以外にＡｌ２Ｏ３などの絶縁材料を用いても構わない。
ドリフト層３０の上面３１のうち、外周トレンチ１１で囲まれた領域には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、絶縁膜６１を介して外周トレンチ１１の内部にも埋め込まれている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。外周トレンチ１１の内部に埋め込まれている金属材料は、アノード電極４０と同じ金属材料であっても構わないし、異なる金属材料であっても構わない。
半導体基板２０の下面２２には、半導体基板２０を貫通し底部がドリフト層３０に達するリング状の裏面トレンチ１２が設けられている。そして、半導体基板の下面２２のうち、裏面トレンチ１２で囲まれた領域には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
ここで、外周トレンチ１１の外周壁及び内周壁をそれぞれＥ１，Ｅ２とし、裏面トレンチ１２の外周壁及び内周壁をそれぞれＥ３，Ｅ４とした場合、内周壁Ｅ２は平面視で内周壁Ｅ４の内側に位置し、内周壁Ｅ４は平面視で外周壁Ｅ１の内側に位置し、外周壁Ｅ１は平面視で外周壁Ｅ３の内側に位置する。これにより、ドリフト層３０のうち外周トレンチ１１に囲まれた領域は、平面視で裏面トレンチ１２に囲まれた領域と重なりを有する。
カソード電極５０は、半導体基板の下面２２のうち、裏面トレンチ１２で囲まれた領域の外側に設けられておらず、裏面トレンチ１２で囲まれた領域に選択的に設けられている。このため、アノード電極４０とカソード電極５０の間に逆方向電圧を印加すると、逆方向電流が流れる領域は、裏面トレンチ１２で囲まれた領域に制限される。このため、電界が集中しやすい外周トレンチ１１の外側エッジ近傍における電界集中が緩和される。特に、本実施形態においては、裏面トレンチの内周壁Ｅ４が、平面視で外周トレンチ１１の外周壁Ｅ１の内側に位置することから、外周トレンチ１１の外側エッジ近傍における電界集中が大幅に緩和される。しかも、裏面トレンチ１２の内周壁Ｅ４は、平面視で外周トレンチ１１の内周壁Ｅ２と外周壁Ｅ１の間に位置することから、ドリフト層３０のうち電流経路として機能する部分が細くなりすぎず、十分な断面積が確保されることから、十分なオン電流を確保することが可能となる。
但し、本発明において、外周トレンチ１１と裏面トレンチ１２の位置関係がこれに限定されるものではない。例えば、図３に示す第１の変形例によるショットキーバリアダイオード１Ａのように、裏面トレンチ１２の外周壁Ｅ３が平面視で外周トレンチ１１の外周壁Ｅ１と内周壁Ｅ２の間に位置し、裏面トレンチ１２の内周壁Ｅ４が平面視で外周トレンチ１１の内周壁Ｅ２よりも内側に位置しても構わない。また、図４に示す第２の変形例によるショットキーバリアダイオード１Ｂのように、裏面トレンチ１２の外周壁Ｅ３が平面視で外周トレンチ１１の内周壁Ｅ２よりも内側に位置しても構わない。さらに、図５に示す第３の変形例によるショットキーバリアダイオード１Ｃのように、外周トレンチ１１の外周壁Ｅ１及び内周壁Ｅ２が平面視で裏面トレンチ１２の外周壁Ｅ３と内周壁Ｅ４の間に位置しても構わない。さらに、図６に示す第４の変形例によるショットキーバリアダイオード１Ｄのように、外周トレンチ１１の平面形状と裏面トレンチ１２の平面形状が異なっていても構わない。
また、図７に示す第５の変形例によるショットキーバリアダイオード１Ｅのように、裏面トレンチ１２の内周壁Ｅ４に露出する半導体基板２０の一部がカソード電極５０で覆われていても構わない。さらに、図８に示す第６の変形例によるショットキーバリアダイオード１Ｆのように、裏面トレンチ１２のトレンチ幅が深さ方向に縮小するようなテーパー形状であっても構わない。この場合、裏面トレンチ１２の外周壁Ｅ３及び内周壁Ｅ４は、底部における平面位置によって定義すれば良い。外周トレンチ１１がテーパー形状である場合も同様である。
また、図９に示す第７の変形例によるショットキーバリアダイオード１Ｇのように、半導体基板２０及びドリフト層３０のうち、裏面トレンチ１２の外周に位置する部分が除去されていても構わない。つまり、裏面トレンチ１２は、内周壁Ｅ４が存在すれば足り、外周壁Ｅ３が存在しなくても構わない。
＜第２の実施形態＞
図１０は、本発明の第２の実施形態によるショットキーバリアダイオード２の構成を示す模式的な断面図である。
図１０に示すように、第２の実施形態によるショットキーバリアダイオード２は、外周トレンチ１１の外周領域にアノード電極４０が存在しており、アノード電極４０とドリフト層３０の上面３１の間にリング状のフィールド絶縁膜７０が介在している点において、第１の実施形態によるショットキーバリアダイオード１と相違している。したがって、アノード電極４０の外周端は、フィールド絶縁膜７０上に位置する。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態によれば、外周トレンチ１１の外周領域に位置するアノード電極４０とドリフト層３０の間にフィールド絶縁膜７０が介在していることから、アノード電極４０の外周端近傍における電界の集中を緩和することができる。フィールド絶縁膜７０の材料としては、ＳｉＯ２などを用いることができる。
＜第３の実施形態＞
図１１は、本発明の第３の実施形態によるショットキーバリアダイオード３の構成を示す模式的な断面図である。
図１１に示すように、第３の実施形態によるショットキーバリアダイオード３は、裏面トレンチ１２が絶縁材料８０で埋め込まれている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。絶縁材料８０は、半導体基板２０の下面２２のうち、裏面トレンチ１２の外周に位置する部分にも設けられている。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態によれば、裏面トレンチ１２が絶縁材料８０で埋め込まれることから、全体の機械的強度が高められる。絶縁材料８０としては、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＡｌＮ、ＢＮなどを用いることができる。また、絶縁材料８０としてより熱伝導性の高い材料を用いれば、放熱性を高めることも可能である。例えば、絶縁材料８０として酸化ガリウムの熱伝導率０．１～０．３Ｗ／ｃｍ・Ｋより高い材料を用いれば、放熱性を高められる。
図１２は、変形例によるショットキーバリアダイオード３Ａの構成を示す模式的な断面図である。変形例によるショットキーバリアダイオード３Ａは、第２の実施形態によるショットキーバリアダイオード２と同様、フィールド絶縁膜７０が設けられている点において、第３の実施形態によるショットキーバリアダイオード３と相違している。このように、裏面トレンチ１２を絶縁材料８０で埋め込むとともに、フィールド絶縁膜７０を設けても構わない。
＜第４の実施形態＞
図１３は、本発明の第４の実施形態によるショットキーバリアダイオード４の構成を示す模式的な断面図である。
図１３に示すように、第４の実施形態によるショットキーバリアダイオード４は、ドリフト層３０の上面３１に複数の中心トレンチ１３が設けられている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
中心トレンチ１３は、外周トレンチ１１に囲まれた領域に形成されており、いずれも平面視でアノード電極４０と重なる位置に設けられている。そして、アノード電極４０は、絶縁膜６３を介して中心トレンチ１３に埋め込まれている。本例では、中心トレンチ１３の内壁を絶縁膜６３で覆うとともに、中心トレンチ１３の内部をアノード電極４０と同じ材料で埋め込んでいるが、絶縁膜６３を用いることなく、逆導電型の半導体材料で中心トレンチ１３を埋め込んでも構わない。ここで、中心トレンチ１３と外周トレンチ１１が完全に分離されている必要はなく、外周トレンチ１１と中心トレンチ１３がつながっていても構わない。
ドリフト層３０のうちトレンチ１１，１３によって区画される部分はメサ領域Ｍを構成する。メサ領域Ｍは、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となるため、ドリフト層３０のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
図１４は、第１の変形例によるショットキーバリアダイオード４Ａの構成を示す模式的な断面図である。変形例によるショットキーバリアダイオード４Ａは、第２の実施形態によるショットキーバリアダイオード２と同様、フィールド絶縁膜７０が設けられている点において、第４の実施形態によるショットキーバリアダイオード４と相違している。このように、複数の中心トレンチ１３を設けるとともに、フィールド絶縁膜７０を設けても構わない。
図１５は、第２の変形例によるショットキーバリアダイオード４Ｂの構成を示す模式的な断面図である。変形例によるショットキーバリアダイオード４Ｂは、第３の実施形態によるショットキーバリアダイオード３と同様、裏面トレンチ１２が絶縁材料８０で埋め込まれている点において、第４の実施形態によるショットキーバリアダイオード４と相違している。このように、複数の中心トレンチ１３を設けるとともに、裏面トレンチ１２を絶縁材料８０で埋め込んでも構わない。
図１６は、第３の変形例によるショットキーバリアダイオード４Ｃの構成を示す模式的な断面図である。変形例によるショットキーバリアダイオード４Ｃは、第２の変形例によるショットキーバリアダイオード４Ｂの構成に加え、フィールド絶縁膜７０が設けられた構成を有している。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜実施例１＞
図１及び図２に示したショットキーバリアダイオード１と同じ構造を有する実施例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に１０００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度としては３×１０１６ｃｍ－３とした。ドリフト層３０の厚みは７μｍとした。また、外周トレンチ１１の幅は１０μｍ、深さは３μｍとした。裏面トレンチ１２の幅は１０μｍ、深さはドリフト層３０の下面３２から２μｍとした。外周トレンチ１１の内壁を覆う絶縁膜６１は厚さ５０ｎｍのＨｆＯ２とした。アノード電極４０の材料は銅（Ｃｕ）とし、カソード電極５０はＴｉ／Ａｕの積層膜とした。
その結果、ドリフト層３０に加わる最大電界は７．１ＭＶ／ｃｍであり、酸化ガリウムの絶縁破壊電界強度である８ＭＶ／ｃｍを十分に下回っていた。
＜実施例２＞
図１３に示したショットキーバリアダイオード４と同じ構造を有する実施例２のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。中心トレンチ１３の幅は２μｍ、深さは３μｍとした。また、アノード電極４０と接する部分におけるドリフト層３０の幅、つまりメサ領域Ｍの幅は２μｍとした。絶縁膜６３は厚さ５０ｎｍのＨｆＯ２膜とした。その他のパラメータは、実施例１のシミュレーションモデルと同じである。
その結果、ドリフト層３０に加わる最大電界は６．６ＭＶ／ｃｍであり、実施例１のシミュレーションモデルよりも最大電界が低かった。
＜実施例３＞
図１及び図２に示したショットキーバリアダイオード１と同じ構造を有する実施例３のシミュレーションモデルを想定し、図１７に示すように、外周トレンチ１１の底面に沿った水平方向の仮想線をｘ軸とし、外周トレンチ１１の内周壁Ｅ２に沿った垂直方向の仮想線をｙ軸とした場合に、裏面トレンチ１２の内周エッジ（裏面トレンチ１２の内周壁Ｅ４と底面がぶつかる点）の座標Ａと、ドリフト層３０に加わる最大電界の関係をシミュレーションした。外周トレンチ１１の幅は１０μｍとし、外周トレンチ１１の外周壁Ｅ１とドリフト層３０の側壁までの距離は３０μｍとした。その他のパラメータは、実施例１のシミュレーションモデルと同じである。
結果を図１８に示す。図１８において網掛け表示しているのは、酸化ガリウムの絶縁破壊電界強度である８ＭＶ／ｃｍに達していることを示す。図１８に示すように、座標Ａのｘ方向成分が小さいほどドリフト層３０に加わる最大電界が小さく、座標Ａのｙ方向成分が小さいほどドリフト層３０に加わる最大電界が小さかった。特に、ｘ方向成分が１０μｍである場合、つまり、外周トレンチ１１の外周壁Ｅ１と裏面トレンチ１２の内周壁Ｅ４が平面視で一致する場合、ｙ方向成分を２μｍ以下とする必要があるのに対し、ｘ方向成分が９．３μｍ以下である場合は、ｙ方向成分が３．５μｍであっても、最大電界は７．１ＭＶ／ｃｍ程度であった。
１～４，１Ａ～１Ｇ，３Ａ，４Ａ～４Ｃ ショットキーバリアダイオード
１１ 外周トレンチ
１２ 裏面トレンチ
１３ 中心トレンチ
２０ 半導体基板
２１ 半導体基板の上面
２２ 半導体基板の下面
３０ ドリフト層
３１ ドリフト層の上面
３２ ドリフト層の下面
４０ アノード電極
５０ カソード電極
６１，６３ 絶縁膜
７０ フィールド絶縁膜
８０ 絶縁材料
Ｅ１，Ｅ３ 外周壁
Ｅ２，Ｅ４ 内周壁
Ｍ メサ領域

Claims (6)

  1. 酸化ガリウムからなる半導体基板と、
    酸化ガリウムからなり、前記半導体基板の上面と接する下面及び前記下面の反対側に位置する上面を有し、前記上面にリング状の外周トレンチが設けられたドリフト層と、
    前記外周トレンチで囲まれた前記ドリフト層の上面とショットキー接触するとともに、前記外周トレンチの内部に絶縁膜を介して埋め込まれたアノード電極と、
    前記半導体基板の前記上面とは反対側の下面とオーミック接触するカソード電極と、を備え、
    前記半導体基板の前記下面には、底部が前記ドリフト層に達するリング状の裏面トレンチが設けられており、
    前記カソード電極は、前記半導体基板の前記下面のうち、前記裏面トレンチで囲まれた領域の外側に設けられることなく、前記裏面トレンチで囲まれた領域に設けられており、
    前記ドリフト層のうち前記外周トレンチに囲まれた領域は、平面視で前記裏面トレンチに囲まれた領域と重なりを有し、
    前記裏面トレンチの内周壁の底部における平面位置は、平面視で前記外周トレンチの内周壁の底部における平面位置と外周壁の底部における平面位置の間に位置することを特徴とするショットキーバリアダイオード。
  2. 前記裏面トレンチの前記内周壁に露出する前記半導体基板の一部が前記カソード電極で覆われていることを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 前記外周トレンチを囲むよう、前記ドリフト層の前記上面をリング状に覆うフィールド絶縁膜をさらに備え、
    前記アノード電極の外周端は、前記フィールド絶縁膜上に位置することを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
  4. 前記裏面トレンチが前記半導体基板よりも熱伝導性の高い絶縁材料で埋め込まれていることを特徴とする請求項１乃至３のいずれか一項に記載のショットキーバリアダイオード。
  5. 前記裏面トレンチの全体が絶縁材料で埋め込まれていることを特徴とする請求項１乃至３のいずれか一項に記載のショットキーバリアダイオード。
  6. 前記ドリフト層の前記上面には、前記外周トレンチに囲まれた領域に形成された複数の中心トレンチが設けられており、
    前記アノード電極は、前記中心トレンチの内部に絶縁膜を介して埋め込まれていることを特徴とする請求項１乃至５のいずれか一項に記載のショットキーバリアダイオード。
JP2020049789A 2020-03-19 2020-03-19 ショットキーバリアダイオード Active JP7456220B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020049789A JP7456220B2 (ja) 2020-03-19 2020-03-19 ショットキーバリアダイオード
PCT/JP2021/004060 WO2021186936A1 (ja) 2020-03-19 2021-02-04 ショットキーバリアダイオード
US17/802,438 US11908955B2 (en) 2020-03-19 2021-02-04 Schottky barrier diode
TW110105455A TWI841824B (zh) 2020-03-19 2021-02-18 肖特基能障二極體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020049789A JP7456220B2 (ja) 2020-03-19 2020-03-19 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
JP2021150519A JP2021150519A (ja) 2021-09-27
JP7456220B2 true JP7456220B2 (ja) 2024-03-27

Family

ID=77771817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020049789A Active JP7456220B2 (ja) 2020-03-19 2020-03-19 ショットキーバリアダイオード

Country Status (4)

Country Link
US (1) US11908955B2 (ja)
JP (1) JP7456220B2 (ja)
TW (1) TWI841824B (ja)
WO (1) WO2021186936A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294740A (ja) 1999-04-09 2000-10-20 Sansha Electric Mfg Co Ltd 半導体抵抗
WO2019082580A1 (ja) 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5264281A (en) * 1975-11-21 1977-05-27 Hitachi Ltd Mesa type high dielectric strength diode or transistor
US4235645A (en) * 1978-12-15 1980-11-25 Westinghouse Electric Corp. Process for forming glass-sealed multichip semiconductor devices
IN154896B (ja) * 1980-07-10 1984-12-22 Westinghouse Electric Corp
JP5995435B2 (ja) 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP6112600B2 (ja) * 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
US11380765B2 (en) * 2018-03-02 2022-07-05 Sciocs Company Limited Structure and intermediate structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294740A (ja) 1999-04-09 2000-10-20 Sansha Electric Mfg Co Ltd 半導体抵抗
WO2019082580A1 (ja) 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード

Also Published As

Publication number Publication date
US11908955B2 (en) 2024-02-20
WO2021186936A1 (ja) 2021-09-23
JP2021150519A (ja) 2021-09-27
TWI841824B (zh) 2024-05-11
US20230113129A1 (en) 2023-04-13
TW202201804A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
US11626522B2 (en) Schottky barrier diode
TWI798402B (zh) 肖特基能障二極體
US11621357B2 (en) Schottky barrier diode
US11699766B2 (en) Schottky barrier diode
US11557681B2 (en) Schottky barrier diode
JP7456220B2 (ja) ショットキーバリアダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2024190024A1 (ja) ジャンクションバリアショットキーダイオード
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2024190023A1 (ja) ショットキーバリアダイオード
US20240055536A1 (en) Schottky barrier diode
WO2023181587A1 (ja) ジャンクションバリアショットキーダイオード
TW202435466A (zh) 肖特基能障二極體
JP2023141101A (ja) ジャンクションバリアショットキーダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240226

R150 Certificate of patent or registration of utility model

Ref document number: 7456220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150