TW202201804A - 肖特基能障二極體 - Google Patents

肖特基能障二極體 Download PDF

Info

Publication number
TW202201804A
TW202201804A TW110105455A TW110105455A TW202201804A TW 202201804 A TW202201804 A TW 202201804A TW 110105455 A TW110105455 A TW 110105455A TW 110105455 A TW110105455 A TW 110105455A TW 202201804 A TW202201804 A TW 202201804A
Authority
TW
Taiwan
Prior art keywords
trench
barrier diode
outer peripheral
drift layer
schottky barrier
Prior art date
Application number
TW110105455A
Other languages
English (en)
Other versions
TWI841824B (zh
Inventor
有馬潤
藤田実
平林潤
Original Assignee
日商Ｔｄｋ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｔｄｋ股份有限公司 filed Critical 日商Ｔｄｋ股份有限公司
Publication of TW202201804A publication Critical patent/TW202201804A/zh
Application granted granted Critical
Publication of TWI841824B publication Critical patent/TWI841824B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之目的係防止於使用氧化鎵的肖特基能障二極體中因電場集中所造成的絕緣破壞。 本發明的肖特基能障二極體1係具備有：由氧化鎵構成的半導體基板20及飄移層30、與飄移層30之上表面31進行肖特基接觸的陽極電極40、以及與半導體基板20之下表面22進行歐姆接觸的陰極電極50。在飄移層30的上表面31設有環狀外周溝渠11，陽極電極40的其中一部分被埋藏於外周溝渠11的內部。在半導體基板20的下表面22設有底部到達飄移層30的環狀背面溝渠12。藉此，因為電流路徑被限制於由背面溝渠所包圍的區域中，因而在外周溝渠11的底部附近處之電場集中便被緩和。

Description

肖特基能障二極體
本發明係關於肖特基能障二極體，特別係關於使用氧化鎵的肖特基能障二極體。
肖特基能障二極體係利用由金屬與半導體的接合所生成之肖特基能障的整流元件，相較於具有PN接合的普通二極體，其具有順向電壓低、且切換速度快的特徵。所以，肖特基能障二極體有被使用為功率裝置用開關元件的情形。
當將肖特基能障二極體使用為功率裝置用開關元件時，因為必須確保充分的逆向耐壓，因此改為使用能帶間隙較大的碳化矽(SiC)、氮化鎵(GaN)、氧化鎵(Ga2 O3 )等取代矽(Si)。其中，因為氧化鎵的能帶間隙係4.8~4.9eV的極大值，且絕緣破壞電場亦為約8MV/cm的較大值，因而使用氧化鎵的肖特基能障二極體極有望使用為功率裝置用開關元件。作為使用氧化鎵的肖特基能障二極體之例，係有如專利文獻1與2所記載。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-45969號公報 [專利文獻2]日本專利特開2017-199869號公報
(發明所欲解決之問題)
然而，專利文獻1與2所記載的肖特基能障二極體，會有電場集中於陽極電極的外周端附近，導致該部分發生絕緣破壞的可能性。
緣是，本發明之目的在於：針對使用氧化鎵的肖特基能障二極體，防止因電場集中所造成的絕緣破壞。 (解決問題之技術手段)
本發明的肖特基能障二極體具備：半導體基板、飄移層、陽極電極、及陰極電極；而，該半導體基板係由氧化鎵構成；該飄移層係由氧化鎵構成，具有鄰接半導體基板之上表面的下表面、與位於下表面相反側的上表面，且在上表面設有環狀之外周溝渠；該陽極電極係與由外周溝渠所包圍的飄移層之上表面進行肖特基接觸，且經由絕緣膜被埋藏於外周溝渠之內部；該陰極電極係與位於半導體基板之上表面相反側的下表面進行歐姆接觸；其中，在半導體基板的下表面設有底部到達飄移層的環狀之背面溝渠；陰極電極係在半導體基板之下表面中，不設置於由背面溝渠所包圍之區域的外側，而是設置於由背面溝渠所包圍的區域中；飄移層中由外周溝渠所包圍之區域係俯視時重疊於由背面溝渠所包圍之區域。
根據本發明，因為在半導體基板中設有底部到達飄移層的環狀背面溝渠，因而電流路徑便被限制於由背面溝渠所包圍之區域中。藉此，因為外周溝渠底部附近的電場集中被緩和，因而可防止絕緣破壞。
本發明中，背面溝渠的內周壁亦可俯視位於外周溝渠的外周壁內側。藉此，因為外周溝渠的外側邊緣附近之電場集中會被大幅緩和，便可更有效地防止絕緣破壞。
本發明中，背面溝渠的內周壁亦可俯視位於外周溝渠的內周壁與外周壁之間。藉此，可在防止絕緣破壞之情況下，充分確保作為電流路徑機能的飄移層截面積。
本發明的肖特基能障二極體亦可更進一步具備有：包圍外周溝渠且呈環狀覆蓋飄移層上表面的場絕緣膜；陽極電極的外周端亦可位於場絕緣膜上。藉此，陽極電極外周端附近的電場集中便被緩和，因而可更加防止絕緣破壞。
本發明中，背面溝渠亦可利用絕緣材料埋藏。藉此，可提高全體的機械強度。
本發明中，亦可在飄移層之上表面設置在由外周溝渠所包圍之區域中形成的複數中心溝渠；陽極電極亦可經由絕緣膜埋藏於中心溝渠的內部。藉此，若對陽極電極與陰極電極之間施加逆向電壓，由中心溝渠所區分的平台區域便成為空乏層，因而飄移層的通道區域便被夾止。藉此，可大幅抑制當施加逆向電壓時的漏電流。 (對照先前技術之功效)
依此，根據本發明可防止於使用氧化鎵的肖特基能障二極體中因電場集中所造成的絕緣破壞。
以下，參照所附圖式，針對本發明較佳之實施形態進行詳細說明。
＜第1實施形態＞ 圖1所示係本發明第1實施形態的肖特基能障二極體1之構成之示意平面圖。又，圖2所示係沿圖1所示A-A線的概略剖視圖。
如圖1與圖2所示，本實施形態的肖特基能障二極體1具備均由氧化鎵(β-Ga2 O3 )構成的半導體基板20與飄移層30。半導體基板20與飄移層30係經導入n型摻質之矽(Si)或錫(Sn)。摻質濃度係半導體基板20較飄移層30高，藉此，半導體基板20具有n+ 層的機能，飄移層30則具有n- 層的機能。
半導體基板20係將使用熔液成長法等所形成的塊晶施行切斷加工而成，厚度係250μm左右。相關半導體基板20的平面尺寸並無特別的限定，一般係配合在元件中所流動的電流量進行選擇，若順向最大電流量係20A左右，則只要俯視時設為2.4mm×2.4mm左右便可。
半導體基板20具有：安裝時位於上表面側的上表面21、與屬於上表面21的相反側且在安裝時位於基板側的下表面22。在半導體基板20的上表面21形成飄移層30。飄移層30係在半導體基板20的上表面21，利用反應性濺鍍、PLD法、MBE法、MOCVD法、HVPE法等，使氧化鎵進行磊晶成長的薄膜。飄移層30具備：鄰接半導體基板20之上表面21的下表面32、以及即下表面32的相反側且在安裝時位於上表面側的上表面31。相關飄移層30的膜厚並無特別的限定，一般係配合在元件的逆向耐電壓進行選擇，只要設為例如7μm左右便能確保600V左右的耐壓。
在飄移層30的上表面31設有形成環狀的外周溝渠11。外周溝渠11的內壁係被由HfO2 等構成的絕緣膜61覆蓋。絕緣膜61的材料係除HfO2 之外，尚亦可使用Al2 O3 等絕緣材料。
飄移層30的上表面31中，在由外周溝渠11所包圍之區域中，形成與飄移層30進行肖特基接觸的陽極電極40。陽極電極40亦經由絕緣膜61被埋藏於外周溝渠11的內部。陽極電極40包含例如：白金(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、鉬(Mo)、銅(Cu)等金屬。陽極電極40亦可由不同金屬膜積層的多層構造，例如：Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au、或Pd/Ti/Au。被埋藏於外周溝渠11內部的金屬材料亦可為與陽極電極40相同的金屬材料，亦可為不同的金屬材料。
在半導體基板20的下表面22，設有貫穿半導體基板20且底部到達飄移層30的環狀背面溝渠12。而，於半導體基板的下表面22中，在由背面溝渠12所包圍之區域中設有與半導體基板20進行歐姆接觸的陰極電極50。陰極電極50包含例如鈦(Ti)等金屬。陰極電極50亦可由不同金屬膜積層的多層構造，例如：Ti/Au或Ti/Al。
此處，當將外周溝渠11的外周壁與內周壁分別設為E1、E2，且將背面溝渠12的外周壁與內周壁分別設為E3、E4時，內周壁E2係俯視時位於內周壁E4的內側，內周壁E4係俯視時位於外周壁E1的內側，外周壁E1係俯視時位於外周壁E3的內側。藉此，飄移層30中在由外周溝渠11所包圍之區域中，具有俯視時重疊於由背面溝渠12所包圍的區域。
陰極電極50係在半導體基板的下表面22中，非設置於由背面溝渠12所包圍之區域的外側，而是選擇性地設置於由背面溝渠12所包圍的區域中。所以，若對陽極電極40與陰極電極50間施加逆向電壓，則逆向電流流通的區域便被限制於由背面溝渠12所包圍之區域中。故，在電場容易集中的外周溝渠11外側邊緣附近之電場集中便被緩和。特別係本實施形態中，因為背面溝渠的內周壁E4係俯視時位於外周溝渠11的外周壁E1之內側，因而外周溝渠11外側邊緣附近的電場集中便被大幅緩和。且，因為背面溝渠12的內周壁E4係俯視時位於外周溝渠11的內周壁E2與外周壁E1之間，因而飄移層30中具電流路徑機能的部分不會過細，可確保充分的截面積，故可確保充分的導通電流。
但，本發明中，外周溝渠11與背面溝渠12的位置關係並不僅侷限於此。例如亦可如圖3所示之第1變形例的肖特基能障二極體1A，背面溝渠12的外周壁E3係俯視時位於外周溝渠11的外周壁E1與內周壁E2之間，背面溝渠12的內周壁E4係俯視時較外周溝渠11的內周壁E2更靠內側。又，亦可如圖4所示之第2變形例的肖特基能障二極體1B，背面溝渠12的外周壁E3係俯視時位於較外周溝渠11的內周壁E2更靠內側。又，亦可如圖5所示之第3變形例的肖特基能障二極體1C，外周溝渠11的外周壁E1與內周壁E2係俯視時位於背面溝渠12的外周壁E3與內周壁E4之間。又，亦可如圖6所示之第4變形例的肖特基能障二極體1D，外周溝渠11的平面形狀與背面溝渠12的平面形狀不同。
再者，亦可如圖7所示之第5變形例的肖特基能障二極體1E，在背面溝渠12的內周壁E4所露出之半導體基板20之其中一部分，係被陰極電極50覆蓋。又，亦可如圖8所示之第6變形例的肖特基能障二極體1F，背面溝渠12的溝渠幅形成朝深度方向縮小的推拔形狀。此情況，背面溝渠12的外周壁E3與內周壁E4係只要利用在底部的平面位置定義便可。外周溝渠11呈推拔形狀的情況亦同。
再者，亦可如圖9所示之第7變形例的肖特基能障二極體1G，半導體基板20與飄移層30中，位於背面溝渠12外周的部分被除去。即，背面溝渠12係只要內周壁E4存在便可，亦可不存在外周壁E3。
＜第2實施形態＞ 圖10所示係本發明第2實施形態的肖特基能障二極體2之構成之示意剖視圖。
如圖10所示，第2實施形態的肖特基能障二極體2係就在外周溝渠11的外周區域存在有陽極電極40，且在陽極電極40與飄移層30的上表面31之間介設有環狀場絕緣膜70等處不同於第1實施形態的肖特基能障二極體1。所以，陽極電極40的外周端位於場絕緣膜70上。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同，因而對同一要件賦予相同的元件符號，並省略重複說明。
根據本實施形態，因為在位於外周溝渠11之外周區域的陽極電極40與飄移層30之間介設有場絕緣膜70，因而可緩和陽極電極40外周端附近的電場集中。場絕緣膜70的材料係可利用SiO2 等。
＜第3實施形態＞ 圖11所示係本發明第3實施形態的肖特基能障二極體3之構成之示意剖視圖。
如圖11所示，第3實施形態的肖特基能障二極體3係就背面溝渠12被絕緣材料80埋藏之處不同於第1實施形態的肖特基能障二極體1。絕緣材料80係在半導體基板20的下表面22中，且位於背面溝渠12外周的部分亦有設置。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同，因而就同一要件賦予相同的元件符號，並省略重複說明。
根據本實施形態，因為背面溝渠12被絕緣材料80埋藏，因而全體的機械強度獲提高。絕緣材料80係可使用例如：SiO2 、SiN、Al2 O3 、AlN、BN等。又，若絕緣材料80係使用高導熱性材料，則亦可提高散熱性。例如若絕緣材料80係使用較氧化鎵熱導率0.1~0.3W/cm・K更高的材料，便可提高散熱性。
圖12所示係變形例的肖特基能障二極體3A之構成之示意剖視圖。變形例的肖特基能障二極體3A係與第2實施形態的肖特基能障二極體2同樣，就設有場絕緣膜70之處不同於第3實施形態的肖特基能障二極體3。依此，亦可將背面溝渠12利用絕緣材料80埋藏，且設置場絕緣膜70。
＜第4實施形態＞ 圖13所示係本發明第4實施形態的肖特基能障二極體4之構成之示意剖視圖。
如圖13所示，第4實施形態的肖特基能障二極體4係就在飄移層30的上表面31設置複數之中心溝渠13之處，不同於第1實施形態的肖特基能障二極體1。其餘的基本構成均與第1實施形態的肖特基能障二極體1相同，因而就同一要件賦予相同的元件符號，並省略重複說明。
中心溝渠13係形成於由外周溝渠11所包圍的區域中，均係俯視時位於與陽極電極40重疊的位置處。而，陽極電極40係經由絕緣膜63被埋藏於中心溝渠13中。本例係中心溝渠13之內壁被絕緣膜63覆蓋，且中心溝渠13之內部被與陽極電極40相同的材料埋藏，但亦可不使用絕緣膜63，而由反向傳導型半導體材料埋藏中心溝渠13。此處，中心溝渠13與外周溝渠11並不需要完全分離，亦可為外周溝渠11與中心溝渠13呈相連之狀態。
飄移層30中由溝渠11,13所區分的部分便構成平台區域M。若對陽極電極40與陰極電極50間施加逆向電壓，平台區域M便成為空乏層，因而飄移層30的通道區域便被夾止。藉此，可大幅抑制施加逆向電壓時的漏電流。
圖14所示係第1變形例的肖特基能障二極體4A之構成之示意剖視圖。變形例的肖特基能障二極體4A係與第2實施形態的肖特基能障二極體2同樣，就設置場絕緣膜70之處不同於第4實施形態的肖特基能障二極體4。依此，亦可設置複數個中心溝渠13，且設置場絕緣膜70。
圖15所示係第2變形例的肖特基能障二極體4B之構成之示意剖視圖。變形例的肖特基能障二極體4B係與第3實施形態的肖特基能障二極體3同樣，就背面溝渠12係利用絕緣材料80埋藏之處不同於第4實施形態的肖特基能障二極體4。依此，亦可設置複數個中心溝渠13，且利用絕緣材料80埋藏背面溝渠12。
圖16所示係第3變形例的肖特基能障二極體4C之構成之示意剖視圖。變形例的肖特基能障二極體4C係除第2變形例的肖特基能障二極體4B的構成之外，尚亦設有場絕緣膜70的構成。
以上，針對本發明之較佳實施形態進行說明，惟，本發明並不僅侷限於上述實施形態，在不脫逸本發明主旨的範圍內亦可進行各種變更，當然該等亦均涵蓋於本發明之範圍內。 [實施例]
＜實施例1＞ 假設與圖1及圖2所示之肖特基能障二極體1具有相同構造的實施例1之模擬模型，模擬對陽極電極40與陰極電極50間施加1000V逆向電壓時的電場強度。相關半導體基板20的摻質濃度係設為1×1018 cm-3 、飄移層30的摻質濃度係設為3×1016 cm-3 。飄移層30的厚度係設為7μm。又，外周溝渠11的寬度係設為10μm、深度係設為3μm。背面溝渠12的寬度係設為10μm、深度係設為距飄移層30的下表面32為2μm。覆蓋外周溝渠11內壁的絕緣膜61係設為厚度50nm的HfO2 。陽極電極40的材料係設為銅(Cu)，陰極電極50係設為Ti/Au積層膜。
結果，對飄移層30施加的最大電場係7.1MV/cm，氧化鎵的絕緣破壞電場強度係8MV/cm的充分低值。
＜實施例2＞ 假設具有與圖13所示之肖特基能障二極體4相同構造的實施例2之模擬模型，模擬對陽極電極40與陰極電極50間施加800V逆向電壓時的電場強度。中心溝渠13的寬度係設為2μm、深度係設為3μm。又，鄰接陽極電極40之部分處的飄移層30之寬度(即，平台區域M的寬度)係設為2μm。絕緣膜63係設為厚度50nm的HfO2 膜。其餘的參數均與實施例1的模擬模型相同。
結果，對飄移層30所施加的最大電場係6.6MV/cm，最大電場較實施例1低的模擬模型。
＜實施例3＞ 假設具有與圖1及圖2所示之肖特基能障二極體1相同構造的實施例3之模擬模型，如圖17所示，當將沿外周溝渠11之底面的水平方向之假想線設為x軸，沿外周溝渠11之內周壁E2的垂直方向之假想線設為y軸時，模擬背面溝渠12之內周邊緣(背面溝渠12之內周壁E4碰觸到底面之處)之座標A、與對飄移層30所施加之最大電場的關係。外周溝渠11的寬度係設為10μm、外周溝渠11之外周壁E1與飄移層30側壁的距離係設為30μm。其餘的參數係與實施例1的模擬模型相同。
結果如圖18所示。圖18中以網底標示部分係表示到達氧化鎵的絕緣破壞電場強度8MV/cm。如圖18所示，座標A的x方向成分越小，則對飄移層30所施加的最大電場越小，座標A的y方向成分越小，則對飄移層30所施加的最大電場越小。特別係當x方向成分為10μm時(即，外周溝渠11的外周壁E1與背面溝渠12的內周壁E4於俯視時呈一致的情況)，必須將y方向成分設在2μm以下，相對於此，當x方向成分在9.3μm以下的情況，即使y方向成分為3.5μm，最大電場仍為7.1MV/cm左右。
1~4、1A~1G、3A、4A~4C:肖特基能障二極體 11:外周溝渠 12:背面溝渠 13:中心溝渠 20:半導體基板 21:半導體基板之上表面 22:半導體基板之下表面 30:飄移層 31:飄移層之上表面 32:飄移層之下表面 40:陽極電極 50:陰極電極 61、63:絕緣膜 70:場絕緣膜 80:絕緣材料 E1、E3:外周壁 E2、E4:內周壁 M:平台區域
圖1係本發明第1實施形態的肖特基能障二極體1之構成之示意平面圖。 圖2係沿圖1所示A-A線的概略剖視圖。 圖3係第1實施形態第1變形例的肖特基能障二極體1A之構成之示意平面圖。 圖4係第1實施形態第2變形例的肖特基能障二極體1B之構成之示意平面圖。 圖5係第1實施形態第3變形例的肖特基能障二極體1C之構成之示意平面圖。 圖6係第1實施形態第4變形例的肖特基能障二極體1D之構成之示意平面圖。 圖7係第1實施形態第5變形例的肖特基能障二極體1E之構成之示意剖視圖。 圖8係第1實施形態第6變形例的肖特基能障二極體1F之構成之示意剖視圖。 圖9係第1實施形態第7變形例的肖特基能障二極體1G之構成之示意剖視圖。 圖10係本發明第2實施形態的肖特基能障二極體2之構成之示意剖視圖。 圖11係本發明第3實施形態的肖特基能障二極體3之構成之示意剖視圖。 圖12係第3實施形態變形例的肖特基能障二極體3A之構成之示意剖視圖。 圖13係本發明第4實施形態的肖特基能障二極體4之構成之示意剖視圖。 圖14係第4實施形態第1變形例的肖特基能障二極體4A之構成之示意剖視圖。 圖15係第4實施形態第2變形例的肖特基能障二極體4B之構成之示意剖視圖。 圖16係第4實施形態第3變形例的肖特基能障二極體4C之構成之示意剖視圖。 圖17係實施例3的模擬模型之示意剖視圖。 圖18係表示實施例3的結果之表。
1:肖特基能障二極體
11:外周溝渠
12:背面溝渠
20:半導體基板
21:半導體基板之上表面
22:半導體基板之下表面
30:飄移層
31:飄移層之上表面
32:飄移層之下表面
40:陽極電極
50:陰極電極
61:絕緣膜
E1、E3:外周壁
E2、E4:內周壁

Claims (6)

  1. 一種肖特基能障二極體，其具備： 半導體基板，其係由氧化鎵構成； 飄移層，其係由氧化鎵構成，具有鄰接上述半導體基板上表面的下表面、與位於上述下表面相反側的上表面，且在上述上表面設有環狀之外周溝渠； 陽極電極，其係與由上述外周溝渠所包圍的上述飄移層上表面進行肖特基接觸，且經由絕緣膜被埋藏於上述外周溝渠之內部；以及 陰極電極，其係與位於上述半導體基板之上述上表面相反側的下表面進行歐姆接觸； 其中，在上述半導體基板的上述下表面設有底部到達上述飄移層的環狀之背面溝渠； 上述陰極電極係在上述半導體基板的上述下表面中，不設置於由上述背面溝渠所包圍之區域的外側，而是設置於由上述背面溝渠所包圍的區域中； 上述飄移層中由上述外周溝渠所包圍之區域係俯視時重疊於由上述背面溝渠所包圍之區域。
  2. 如請求項1之肖特基能障二極體，其中，上述背面溝渠的內周壁係俯視時位於上述外周溝渠的外周壁之內側。
  3. 如請求項2之肖特基能障二極體，其中，上述背面溝渠的內周壁係俯視時位於上述外周溝渠的內周壁與外周壁之間。
  4. 如請求項1之肖特基能障二極體，其中，更進一步具備：包圍上述外周溝渠且呈環狀覆蓋上述飄移層之上述上表面的場絕緣膜； 上述陽極電極的外周端係位於上述場絕緣膜上。
  5. 如請求項1之肖特基能障二極體，其中，上述背面溝渠係利用絕緣材料埋藏。
  6. 如請求項1至5中任一項之肖特基能障二極體，其中，在上述飄移層的上述上表面，設置形成於上述外周溝渠所包圍之區域中的複數個中心溝渠； 上述陽極電極係經由絕緣膜埋藏於上述中心溝渠的內部。
TW110105455A 2020-03-19 2021-02-18 肖特基能障二極體 TWI841824B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020049789A JP7456220B2 (ja) 2020-03-19 2020-03-19 ショットキーバリアダイオード
JP2020-049789 2020-03-19

Publications (2)

Publication Number Publication Date
TW202201804A true TW202201804A (zh) 2022-01-01
TWI841824B TWI841824B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
JP2021150519A (ja) 2021-09-27
US11908955B2 (en) 2024-02-20
WO2021186936A1 (ja) 2021-09-23
JP7456220B2 (ja) 2024-03-27
US20230113129A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
CN111279490B (zh) 肖特基势垒二极管
TWI798402B (zh) 肖特基能障二極體
JP2018078177A (ja) ショットキーバリアダイオード及びこれを備える電子回路
US11222973B2 (en) Semiconductor device
CN111095570B (zh) 肖特基势垒二极管
CN110521004B (zh) 半导体装置
JP2024019464A (ja) 半導体装置
US20210343879A1 (en) Schottky barrier diode
KR100898655B1 (ko) 서지 보호용 반도체 장치
TW202201804A (zh) 肖特基能障二極體
TWI841824B (zh) 肖特基能障二極體
TWI827223B (zh) 接面位障肖特基二極體
TWI827222B (zh) 肖特基能障二極體
US20240055536A1 (en) Schottky barrier diode
WO2023181587A1 (ja) ジャンクションバリアショットキーダイオード
JP2023141101A (ja) ジャンクションバリアショットキーダイオード
JP2023026911A (ja) 半導体装置
CN117747674A (zh) 半导体装置
JP2018206870A (ja) 半導体素子及びその製造方法