JP2000294740A - 半導体抵抗 - Google Patents
半導体抵抗Info
- Publication number
- JP2000294740A JP2000294740A JP11101967A JP10196799A JP2000294740A JP 2000294740 A JP2000294740 A JP 2000294740A JP 11101967 A JP11101967 A JP 11101967A JP 10196799 A JP10196799 A JP 10196799A JP 2000294740 A JP2000294740 A JP 2000294740A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- resistance
- semiconductor
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電力用低抵抗として利用できる半導体抵抗を
提供する。 【解決手段】 第１の導電型の半導体基板２と，この半
導体基板の端部に設けられた溝１２と，上記溝１２の表
面を覆い，表面を保護する表面保護層１４と，上記半導
体基板の両表面に外部接続用の電極８，１０を備える。
提供する。 【解決手段】 第１の導電型の半導体基板２と，この半
導体基板の端部に設けられた溝１２と，上記溝１２の表
面を覆い，表面を保護する表面保護層１４と，上記半導
体基板の両表面に外部接続用の電極８，１０を備える。
Description
【０００１】
【発明の属する技術分野】本発明は，電力用低抵抗とし
て利用される半導体抵抗に関する。
て利用される半導体抵抗に関する。
【０００２】
【従来の技術】ＩＧＢＴ，パワーＭＯＳＦＥＴ，電力用
バイポーラトランジスタ，サイリスタ等の電力用スイッ
チング素子を実装する場合，そのスイッチング時の電圧
の立ち上がりを抑制するために低抵抗とコンデンサが用
いられる。また，この低抵抗は金属又は金属に類するも
のを抵抗体として絶縁体の上に巻かれている。このた
め，比抵抗が小さく長い配線となるため，インダクタン
ス分が大きくなって電力用スイッチング素子の電圧の立
ち上がりを十分抑制できないという問題がある。この問
題を解決するために，インダクタンス分を小さくし，抵
抗の構造を特別なものにしなければならなかった。それ
とともに形状も大きくなるという問題が生じていた。
バイポーラトランジスタ，サイリスタ等の電力用スイッ
チング素子を実装する場合，そのスイッチング時の電圧
の立ち上がりを抑制するために低抵抗とコンデンサが用
いられる。また，この低抵抗は金属又は金属に類するも
のを抵抗体として絶縁体の上に巻かれている。このた
め，比抵抗が小さく長い配線となるため，インダクタン
ス分が大きくなって電力用スイッチング素子の電圧の立
ち上がりを十分抑制できないという問題がある。この問
題を解決するために，インダクタンス分を小さくし，抵
抗の構造を特別なものにしなければならなかった。それ
とともに形状も大きくなるという問題が生じていた。
【０００３】一方抵抗器にはＩＣ内に組み込んだラテラ
ル構造のものがある。
ル構造のものがある。
【０００４】
【発明が解決しようとする課題】上記ラテラル構造の抵
抗は，半導体層の横抵抗を用いるため高抵抗を形成する
場合には有利であるが，低抵抗を形成させる場合，出力
を取り出す端子間が接近するため，端子間が短絡すると
いう問題がある。
抗は，半導体層の横抵抗を用いるため高抵抗を形成する
場合には有利であるが，低抵抗を形成させる場合，出力
を取り出す端子間が接近するため，端子間が短絡すると
いう問題がある。
【０００５】また，半導体抵抗を実装し，半導体抵抗の
電極間に電圧を印加したとき，電極の端部の電界強度が
高くなり，半導体抵抗の臨界強度を越えるとその部分の
抵抗が減少し，電流が集中する。この電流の集中により
その部分が局部的に発熱し，ある温度を越えると，さら
に，抵抗値が減少し熱暴走して，半導体抵抗を端部で破
損することになる。
電極間に電圧を印加したとき，電極の端部の電界強度が
高くなり，半導体抵抗の臨界強度を越えるとその部分の
抵抗が減少し，電流が集中する。この電流の集中により
その部分が局部的に発熱し，ある温度を越えると，さら
に，抵抗値が減少し熱暴走して，半導体抵抗を端部で破
損することになる。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に，請求項１記載の発明の半導体抵抗は，第１の導電型
の半導体基板と，上記半導体基板の周辺部に形成された
溝と，上記溝の表面を覆い表面を保護する表面保護層
と，上記半導体基板の両表面に外部接続用の電極を備え
たものである。
に，請求項１記載の発明の半導体抵抗は，第１の導電型
の半導体基板と，上記半導体基板の周辺部に形成された
溝と，上記溝の表面を覆い表面を保護する表面保護層
と，上記半導体基板の両表面に外部接続用の電極を備え
たものである。
【０００７】半導体基板の抵抗値は，半導体基板の厚み
に比例し，面積の反比例する。さらに，半導体基板の比
抵抗に比例する。これらの関係から所望の抵抗値を得る
ことが可能となる。半導体の厚みを薄く，面積を大きく
することにより低抵抗を得ることができる。また，両電
極は半導体基板の両表面にあるため，電極間の短絡は解
消される。さらに，この半導体抵抗を実装したとき，周
辺部に形成した溝によって電界強度が低減し，周辺部に
電流が集中することがない。
に比例し，面積の反比例する。さらに，半導体基板の比
抵抗に比例する。これらの関係から所望の抵抗値を得る
ことが可能となる。半導体の厚みを薄く，面積を大きく
することにより低抵抗を得ることができる。また，両電
極は半導体基板の両表面にあるため，電極間の短絡は解
消される。さらに，この半導体抵抗を実装したとき，周
辺部に形成した溝によって電界強度が低減し，周辺部に
電流が集中することがない。
【０００８】請求項２記載の発明は，第１の導電型の半
導体基板と，上記半導体基板の両表面にそれぞれ第１の
導電型で上記半導体基板の濃度より高濃度で形成された
半導体層と，上記半導体基板の周辺部に形成された溝
と，上記溝の表面を覆い表面を保護する表面保護層と，
上記それぞれの半導体層の表面に外部接続用の電極を備
えたものである。
導体基板と，上記半導体基板の両表面にそれぞれ第１の
導電型で上記半導体基板の濃度より高濃度で形成された
半導体層と，上記半導体基板の周辺部に形成された溝
と，上記溝の表面を覆い表面を保護する表面保護層と，
上記それぞれの半導体層の表面に外部接続用の電極を備
えたものである。
【０００９】半導体基板の表面に高濃度の半導体層が形
成されたことにより半導体層と電極とがオーミック接触
でき，密着性が良い。
成されたことにより半導体層と電極とがオーミック接触
でき，密着性が良い。
【００１０】請求項３記載の発明は，上記電極のうち一
方の電極が金属ベースにロー付けされたものである。
方の電極が金属ベースにロー付けされたものである。
【００１１】電極の面積が大きいため，ロー材を介して
金属ベースに接触する面積が大きく熱抵抗が小さく実装
時の半導体の放熱が確実に行われる。
金属ベースに接触する面積が大きく熱抵抗が小さく実装
時の半導体の放熱が確実に行われる。
【００１２】
【発明の実施の形態】本発明を，その実施の形態を示し
た図１ないし図６に基づき説明する。まず，請求項１記
載の発明を図１により説明する。２はＮ型半導体基板で
あり，このＮ型半導体基板２の一方の表面周辺部にサン
ドブラスト等によって溝１２を形成し，この溝１２にガ
ラスなどの表面保護材を入れ表面保護層１４を形成す
る。この後，溝１２の内側にあるＮ型半導体基板２の一
方の表面，及びＮ型半導体基板２の他方の表面にアルミ
ニウムを蒸着，めっき処理などによって第１電極８，及
び第２電極１０を設けている。この第１及び第２電極
８，１０に外部接続用端子が接続される。
た図１ないし図６に基づき説明する。まず，請求項１記
載の発明を図１により説明する。２はＮ型半導体基板で
あり，このＮ型半導体基板２の一方の表面周辺部にサン
ドブラスト等によって溝１２を形成し，この溝１２にガ
ラスなどの表面保護材を入れ表面保護層１４を形成す
る。この後，溝１２の内側にあるＮ型半導体基板２の一
方の表面，及びＮ型半導体基板２の他方の表面にアルミ
ニウムを蒸着，めっき処理などによって第１電極８，及
び第２電極１０を設けている。この第１及び第２電極
８，１０に外部接続用端子が接続される。
【００１３】今，Ｎ型半導体基板２の厚みをＬ，第１電
極８の面積ををＳ，比抵抗をρとすると，第１電極８と
第２電極１０との間の抵抗値Ｒは，Ｒ＝ρ×Ｌ／Ｓで示
される。半導体基板２の比抵抗は金属の比抵抗より大き
く，また，不純物濃度によって制御でき，所望の比抵抗
を得ることができる。そして、従来の巻線型の抵抗と同
じように低抵抗を得るには，半導体基板２の厚みを薄く
し，第１電極８の面積を大きくすれば得ることができ
る。
極８の面積ををＳ，比抵抗をρとすると，第１電極８と
第２電極１０との間の抵抗値Ｒは，Ｒ＝ρ×Ｌ／Ｓで示
される。半導体基板２の比抵抗は金属の比抵抗より大き
く，また，不純物濃度によって制御でき，所望の比抵抗
を得ることができる。そして、従来の巻線型の抵抗と同
じように低抵抗を得るには，半導体基板２の厚みを薄く
し，第１電極８の面積を大きくすれば得ることができ
る。
【００１４】また，半導体のインダクタンスは，半導体
基板２が薄いために小さくなり，電極８の面積を大きく
することによりインダクタンスを小さくすることができ
る。したがって，インダクタンスの小さい抵抗が得られ
る。
基板２が薄いために小さくなり，電極８の面積を大きく
することによりインダクタンスを小さくすることができ
る。したがって，インダクタンスの小さい抵抗が得られ
る。
【００１５】この半導体抵抗の低抵抗は，縦型半導体で
形成されるため，電極８，１０が半導体基板２の両表面
に配置されるため，電極８，１０間が短絡することがな
くなる。
形成されるため，電極８，１０が半導体基板２の両表面
に配置されるため，電極８，１０間が短絡することがな
くなる。
【００１６】この半導体を実装したとき，第１電極８と
第２電極１０間に印加する電圧のうち，第２電極１０の
周辺部の電圧は，溝１２によって低減され，周辺部に電
流が集中することがなく，半導体抵抗が破損することが
なくなる。
第２電極１０間に印加する電圧のうち，第２電極１０の
周辺部の電圧は，溝１２によって低減され，周辺部に電
流が集中することがなく，半導体抵抗が破損することが
なくなる。
【００１７】請求項２記載の発明を図２により説明す
る。図２のものが図１のものと異なる点は，Ｎ型半導体
基板２の一方の表面周辺部に溝１２を形成した後，Ｎ型
半導体基板２の表面に高濃度の第１及び第２のＮ型半導
体層４，６を形成したものである。そして，高濃度のＮ
型半導体層４，６の表面にアルミニウムを蒸着，めっき
処理などによって第１電極８，及び第２電極１０を設け
ている。これら第１及び第２電極８，１０に外部接続用
端子が接続される。
る。図２のものが図１のものと異なる点は，Ｎ型半導体
基板２の一方の表面周辺部に溝１２を形成した後，Ｎ型
半導体基板２の表面に高濃度の第１及び第２のＮ型半導
体層４，６を形成したものである。そして，高濃度のＮ
型半導体層４，６の表面にアルミニウムを蒸着，めっき
処理などによって第１電極８，及び第２電極１０を設け
ている。これら第１及び第２電極８，１０に外部接続用
端子が接続される。
【００１８】高濃度のＮ型半導体層４，６が形成された
ことにより，電極と半導体層をオーミック接触でき，密
着性が良くなる。
ことにより，電極と半導体層をオーミック接触でき，密
着性が良くなる。
【００１９】請求項３記載の発明を図３により説明す
る。図３のものが図１のものと異なる点は，一方の電極
を半田のロー材２０を介して銅，鉄などの金属ベース１
４にロー付けされたものである。電極の面積が大きいた
め，ロー材を介して金属ベース２２に接触する面積が大
きく，熱抵抗が小さく実装時の放熱が確実に行われる。
る。図３のものが図１のものと異なる点は，一方の電極
を半田のロー材２０を介して銅，鉄などの金属ベース１
４にロー付けされたものである。電極の面積が大きいた
め，ロー材を介して金属ベース２２に接触する面積が大
きく，熱抵抗が小さく実装時の放熱が確実に行われる。
【００２０】なお，図３のものはＮ型半導体基板２の表
面に電極を設けているが，半導体基板２と電極８，１０
の間に高濃度のＮ型半導体層を設けても良い。
面に電極を設けているが，半導体基板２と電極８，１０
の間に高濃度のＮ型半導体層を設けても良い。
【００２１】上記実施の形態では，Ｎ型半導体基板の一
方の表面，すなわち第１電極８側の表面の周辺部に第１
の溝を形成しているが，図４に示すようにＮ型半導体基
板の他方の表面周辺部にも，すなわち，第２電極１０側
の表面周辺部にも第２の溝１２ｃ，１２ｄを形成し，こ
の第２の溝１２ｃ，１２ｄにガラスなどの表面保護材を
入れ表面保護層１４ａ，１４ｂを形成してもよい。
方の表面，すなわち第１電極８側の表面の周辺部に第１
の溝を形成しているが，図４に示すようにＮ型半導体基
板の他方の表面周辺部にも，すなわち，第２電極１０側
の表面周辺部にも第２の溝１２ｃ，１２ｄを形成し，こ
の第２の溝１２ｃ，１２ｄにガラスなどの表面保護材を
入れ表面保護層１４ａ，１４ｂを形成してもよい。
【００２２】さらに，図５に示すように溝１６ａ，１６
ｂの一部が半導体基板の端部２ａに掛かっていてもよ
い。また，図６に示すように溝１６ａ，１６ｂ，１６
ｃ，１６ｄが半導体基板の両表面から形成され，それら
の溝１６ａ〜ｄが半導体基板の端部に掛かっていてもよ
い。さらに，この溝１６ａ，１６ｂにガラスなどの表面
保護材を入れ表面保護層１８ａ，１８ｂ，１８ｃ，１８
ｄを形成してもよい。
ｂの一部が半導体基板の端部２ａに掛かっていてもよ
い。また，図６に示すように溝１６ａ，１６ｂ，１６
ｃ，１６ｄが半導体基板の両表面から形成され，それら
の溝１６ａ〜ｄが半導体基板の端部に掛かっていてもよ
い。さらに，この溝１６ａ，１６ｂにガラスなどの表面
保護材を入れ表面保護層１８ａ，１８ｂ，１８ｃ，１８
ｄを形成してもよい。
【００２３】また，上記半導体基板２はＮ型半導体基板
であるが，Ｐ型半導体基板であってもよい。このＰ型半
導体基板の場合，Ｐ型半導体基板の表面に高濃度のＰ型
半導体層が形成される。なお，半導体基板２はシリコ
ン，ＳｉＣ，ＡｌＳｂ，ＧａＳｂ，ＩｎＰであってもよ
い。
であるが，Ｐ型半導体基板であってもよい。このＰ型半
導体基板の場合，Ｐ型半導体基板の表面に高濃度のＰ型
半導体層が形成される。なお，半導体基板２はシリコ
ン，ＳｉＣ，ＡｌＳｂ，ＧａＳｂ，ＩｎＰであってもよ
い。
【００２４】
【発明の効果】請求項１記載の発明では， 半導体抵抗
の抵抗値は，半導体基板の比抵抗と，半導体基板の厚み
と，第１電極の面積の大きさとの関数で示され，所望の
低抵抗を得ることができる。また，半導体基板の厚みを
薄く，第１電極の面積を大きくすれば低抵抗を得ること
ができる。さらに，両電極が半導体基板の両表面に配置
されるため，電極間が短絡することがなくなる。また，
半導体抵抗が実装されたとき，溝によって周辺部に電流
が集中することがなく，半導体抵抗が破損することはな
い。さらに，インダクタンス分が小さく，この半導体抵
抗を電力用スイッチング素子とともに実装したとき，電
力用スイッチング素子のスイッチング時における電圧の
立ち上がりを十分に抑制することができる。
の抵抗値は，半導体基板の比抵抗と，半導体基板の厚み
と，第１電極の面積の大きさとの関数で示され，所望の
低抵抗を得ることができる。また，半導体基板の厚みを
薄く，第１電極の面積を大きくすれば低抵抗を得ること
ができる。さらに，両電極が半導体基板の両表面に配置
されるため，電極間が短絡することがなくなる。また，
半導体抵抗が実装されたとき，溝によって周辺部に電流
が集中することがなく，半導体抵抗が破損することはな
い。さらに，インダクタンス分が小さく，この半導体抵
抗を電力用スイッチング素子とともに実装したとき，電
力用スイッチング素子のスイッチング時における電圧の
立ち上がりを十分に抑制することができる。
【００２５】請求項２記載の発明によれば，半導体層と
電極とをオーミック接触ができ，密着性がよい。
電極とをオーミック接触ができ，密着性がよい。
【００２６】請求項３記載の発明では，半導体抵抗の熱
抵抗が小さく，実装時の半導体抵抗の放熱が確実に行わ
れ，冷却装置を小さくすることができる。
抵抗が小さく，実装時の半導体抵抗の放熱が確実に行わ
れ，冷却装置を小さくすることができる。
【図１】本発明の第１実施の形態を示す概略断面図であ
る。
る。
【図２】本発明の第２実施の形態を示す概略断面図であ
る。
る。
【図３】本発明の第３実施の形態を示す概略断面図であ
る。
る。
【図４】本発明の他の実施の形態を示す概略断面図であ
る。
る。
【図５】本発明の他の実施の形態を示す概略断面図であ
る。
る。
【図６】本発明の他の実施の形態を示す概略断面図であ
る。
る。
２ 半導体基板 ４，６ 高濃度の半導体層 ８，１０ 電極 １２，１２ａ，１２ｂ，１２ｃ，１２ｄ，１６ａ，１６
ｂ，１６ｃ，１６ｄ溝 １４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１８ａ，１８
ｂ，１８ｃ，１８ｄ表面保護層 ２０ ロー材 ２２ 金属ベース
ｂ，１６ｃ，１６ｄ溝 １４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１８ａ，１８
ｂ，１８ｃ，１８ｄ表面保護層 ２０ ロー材 ２２ 金属ベース
Claims (3)
- 【請求項１】 第１の導電型の半導体基板と，上記半導
体基板の周辺部に形成された溝と，上記溝の表面を覆い
表面を保護する表面保護層と，上記半導体基板の両表面
に外部接続用の電極を備えた半導体抵抗。 - 【請求項２】 第１の導電型の半導体基板と，上記半導
体基板の両表面にそれぞれ第１の導電型で上記半導体基
板の濃度より高濃度で形成された半導体層と，上記半導
体基板の周辺部に形成された溝と，上記溝の表面を覆い
表面を保護する表面保護層と，上記それぞれの半導体層
の表面に外部接続用の電極を備えた半導体抵抗。 - 【請求項３】上記電極のうち一方の電極が金属ベースに
ロー付けされた請求項１又は請求項２記載の半導体抵
抗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101967A JP2000294740A (ja) | 1999-04-09 | 1999-04-09 | 半導体抵抗 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101967A JP2000294740A (ja) | 1999-04-09 | 1999-04-09 | 半導体抵抗 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294740A true JP2000294740A (ja) | 2000-10-20 |
Family
ID=14314650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11101967A Pending JP2000294740A (ja) | 1999-04-09 | 1999-04-09 | 半導体抵抗 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021186936A1 (ja) * | 2020-03-19 | 2021-09-23 | Tdk株式会社 | ショットキーバリアダイオード |
-
1999
- 1999-04-09 JP JP11101967A patent/JP2000294740A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021186936A1 (ja) * | 2020-03-19 | 2021-09-23 | Tdk株式会社 | ショットキーバリアダイオード |
| US11908955B2 (en) | 2020-03-19 | 2024-02-20 | Tdk Corporation | Schottky barrier diode |
| JP7456220B2 (ja) | 2020-03-19 | 2024-03-27 | Tdk株式会社 | ショットキーバリアダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074736B2 (ja) | 半導体装置 | |
| US20070007614A1 (en) | Schottky diode with improved surge capability | |
| EP1902466A2 (en) | Schottky diode with improved surge capability | |
| JP2019016738A (ja) | 半導体装置 | |
| US4231059A (en) | Technique for controlling emitter ballast resistance | |
| WO2020012958A1 (ja) | 半導体素子および半導体装置 | |
| JP6653199B2 (ja) | 半導体装置 | |
| JP3635098B2 (ja) | サイリスタおよびそのアセンブリ | |
| JP2000294740A (ja) | 半導体抵抗 | |
| EP0431586B1 (en) | High-power semiconductor device | |
| JP4030273B2 (ja) | 半導体装置 | |
| JP3226082B2 (ja) | 半導体装置 | |
| JP2000294739A (ja) | 半導体抵抗 | |
| JP3644161B2 (ja) | パワー半導体モジュール | |
| JP2019153651A (ja) | 半導体装置 | |
| US20230317599A1 (en) | Semiconductor device | |
| US20220223511A1 (en) | Semiconductor device | |
| JPS64824B2 (ja) | ||
| JP2000183113A (ja) | 集積回路ウエハに取り付けられた絶縁ゲ―ト型バイポ―ラトランジスタチップを電気接続する方法 | |
| JPS62108567A (ja) | 半導体集積回路装置 | |
| JP2018116979A (ja) | 半導体装置 | |
| US20230074352A1 (en) | Semiconductor device | |
| JP2000307064A (ja) | 半導体抵抗 | |
| JP2011096828A (ja) | 半導体モジュール | |
| JPH03248458A (ja) | 半導体集積回路用ポリシリコン抵抗 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |