JP2019153651A - 半導体装置 - Google Patents

Abstract

【課題】放熱効果を有しながら使い勝手を改善し、半導体装置を使用する機器の小型化も可能な半導体装置を提供することを目的とする。【解決手段】一方の面に第１電極２０ａ、他方の面に第２電極２０ｂが形成された半導体チップ２０と、放熱用の第１金属層１０ａと、絶縁体層１０ｂと、第１金属層より薄い第２金属層１０ｃと、がこの順序で積層された半導体装置１であって、第２金属層１０ｃに回路５０が形成されていることを特徴とする半導体装置１。【選択図】図１

Description

本発明は主として電力用に使用される半導体チップを内蔵した半導体装置に関する。

近年、コンバーター、インバーター等で耐圧の大きい半導体チップの使用が試行され、このような半導体チップの使い勝手を向上させるため、半導体チップを内蔵した半導体装置が求められている。
半導体チップは主として電源（電力）の制御等を行う半導体で、扱う電圧や電流が大きいため大きな発熱を伴う。半導体装置は半導体チップから出る熱を放熱させると共に、半導体チップの的確な制御等、使い勝手の向上が求められる。

特許文献１には従来の半導体装置（電子機器装置）が開示されている。
特許文献１に開示されるような従来の半導体装置は図５に示す構造をしている。図５は文献１の半導体装置の断面を示す。
従来の半導体装置１０００には半導体チップ１００１が内蔵されている。半導体チップ１００１は、はんだ１００２を介して金属板１００４と接合されている。金属板１００４の下側には絶縁箔１００３が配置されている。絶縁箔１００３は、絶縁層１００３ａと、絶縁層１００３ａを保護する保護金属層１００３ｂと、で構成されており、絶縁層１００３ａが金属板１００４側を向き、保護金属層１００３ｂが反対側となるように配置されている。

半導体チップ１００１には複数の入出力端子（図示せず）が形成されており、上面の電極は、はんだ１００２を介してリード１００５、１００６ｂと電気的に接続されている。半導体チップ１００１の下側の電極は、はんだ１００２を介して金属板１００４と接続され、金属板１００４は、はんだ１００２を介してリード１００６ａに接続されている。半導体チップ１００１は樹脂１００８でモールドされている。

特開２０１１−２３７４８号公報

しかし、図５に示される従来の半導体装置は専ら半導体チップ１００１から出る熱の放熱に目が向けられたものであった。そのため、例えば半導体チップ１００１の発熱検出に更に外部回路を必要とする等、使い勝手が悪く、半導体装置を使用する機器も大型化してしまう問題があった。

そこで、本発明は上記した問題を解決するためになされたものであり、放熱効果を有しながら使い勝手を改善し、半導体装置を使用する機器の小型化も可能な半導体装置を提供することを目的とする。

［１］本発明の半導体装置は、一方の面に第１電極、他方の面に第２電極が形成された半導体チップと、放熱用の第１金属層と、絶縁体層と、第１金属層より薄い第２金属層と、がこの順序で積層された半導体装置であって、第２金属層に回路が形成されていることを特徴とする。

［２］本発明の半導体装置においては、半導体装置の第１金属層、絶縁体層及び第２金属層として、これらが積層された金属ベース基板を用いることが好ましい。

［３］本発明の半導体装置においては、第２金属層に熱センサー回路が形成されていることが好ましい。

［４］本発明の半導体装置においては、第１及び第２金属層の金属として銅が用いられていることが好ましい。

［５］本発明の半導体装置においては、第１金属層に絶縁体層及び第２金属層が形成されていない箇所を有することが好ましい。

本発明の半導体装置によれば、一方の面に第１電極、他方の面に第２電極が形成された半導体チップと、放熱用の第１金属層と、絶縁体層と、第１金属層より薄い第２金属層と、がこの順序で積層された半導体装置であって、第２金属層に回路が形成されているため、半導体チップからの発熱を第１金属層で放熱することが可能であり、また、第２金属層に形成される回路で例えば熱検出を行う等の機能を有する回路が半導体装置内に形成されることにより、放熱性にすぐれ、使い勝手がよく半導体装置を使用する機器の小型化も可能となる半導体装置を提供できる。

実施形態１に係る半導体装置の説明図で、図１（ａ）は構造図、図１（ｂ）は回路図、図１（ｃ）は外観図、図１（ｄ）は第２金属層パターン図である。 実施形態２に係る半導体装置２の説明図で、図２（ａ）は回路図、図２（ｂ）は構造図、図２（ｃ）は外観図、図２（ｄ）は第２金属層パターン図である。 実施形態３に係る半導体装置３−１〜３−６の説明図で、図３（ａ）は半導体装置３−１の構造図、図３（ｂ）は半導体装置３−２の構造図、図３（ｃ）は半導体装置３−３の構造図、（図３ｄ）は半導体装置３−４の構造図、図３（ｅ）は半導体装置３−５の構造図、図３（ｆ）は半導体装置３−６の構造図である。 実施形態４に係る半導体装置４の説明図で、図４（ａ）は回路図、図４（ｂ）は構造図、図４（ｃ）は外観図である。 従来例の説明図である。

以下、本発明の半導体装置について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の構造や回路、外観等を厳密に反映したものではない。

［実施形態１］
実施形態１に係る半導体装置１を、図１を用いて説明する。
実施形態１の半導体装置１は、半導体チップ２０の一方の面（上側の面）２０Ｆ１に第１電極２０ａ、他方の面（下側の面）２０Ｆ２に第２電極２０ｂが形成された半導体チップ２０を有する。また、放熱用の第１金属層１０ａと、絶縁体層１０ｂと、第１金属層１０ａより薄い第２金属層１０ｃと、がこの順序で積層された金属ベース基板１０を有する。第２金属層１０ｃに回路５０が形成されている。
第２金属層１０ｃ１は図１（ｄ）（樹脂８０等は省略して図示している）に示されるようにパターン化されており、熱センサー５０ａとしてサーミスタが搭載されている。
第１金属層１０ａ及び第２金属層１０ｃの金属として銅が用いられている。

より詳しく説明する。
図１の半導体装置１は半導体モジュールとも呼ばれる。半導体装置１（半導体モジュール）に半導体チップ２０が内蔵されリード（端子Ｔ３０ａ等を構成する部材）等を備えることで半導体チップ２０の使い勝手が向上する。半導体装置１で電力が扱われる場合には半導体チップ２０から出る熱が放熱されることが必要である。

実施形態１の半導体装置１は図１（ｂ）に示す回路構成を有する。半導体装置１に内蔵される半導体チップ２０は電力用のダイオードである。アノード側の端子Ｔ３０ａ、カソード側の端子Ｔ３０ｂを有する。半導体チップ２０から出る熱を検出するサーミスタ５０ａが内蔵され、その一方の端子が端子Ｔ３０ｃ１（図１（ｃ）参照）、他方の端子が端子Ｔ３０ｃ２である。端子Ｔ３０ｃ１は第２金属層１０ｃの端子(内部端子)ＴＩ３０ｃ１とワイヤ等で接続され、端子Ｔ３０ｃ２は第２金属層１０ｃの端子(内部端子)ＴＩ３０ｃ２とワイヤ等で接続されている。
電力用ダイオードである半導体チップ２０は図１（ａ）の上側面２０Ｆ１に第１電極（アノード電極）２０ａ、下側面２０Ｆ２に第２電極（カソード電極）２０ｂが形成されている。第１電極（アノード電極）２０ａは、はんだ４０を介して、銅、ステンレス等のリードＬＥに接合されている。半導体チップ２０等は樹脂８０で密封されている。リードＬＥの樹脂８０の外部に露出した箇所が端子となる。Ｔ３０ａはアノード端子である。

金属ベース基板２０はメタルベース基板とも呼ばれる。
第１金属層１０ａの金属にアルミニウムを使用した基板はアルミベース基板、第１金属層１０ａの金属に銅を使用した基板は銅ベース基板とも呼ばれる。第１金属層が厚いため、第１金属層の金属の種類をベースに呼ばれることがあるためである。第１金属層１０ａの厚さは０．１ｍｍ〜１０ｍｍである。好ましくは０．２ｍｍ〜８ｍｍ、更に好ましくは０．３ｍｍ〜５ｍｍである。第１金属層１０ａの金属としてはアルミニウム、銅、鉄、ステンレス等がある。アルミニウムは放熱性に優れるが高温になると溶けやすい。銅は耐熱性に優れ導電性も高い。はんだ付け性能にも優れる。鉄やステンレスは耐熱性に優れる。

絶縁体層１０ｂは、第１金属層１０ａと第２金属層１０ｃとを絶縁する。また、両者を絶縁体層１０ｂを介して接着（一体化）する。厚さは０．０１ｍｍ〜５ｍｍで、好ましくは０．０２ｍｍ〜４ｍｍ、更に好ましくは０．０３ｍｍ〜３ｍｍである。エポキシ樹脂、エポキシ樹脂含浸ガラスクロス等が使用される。絶縁体層１０ｂの熱伝導性を向上させるためには樹脂に無機フィラーを充填させるとよい。

第２金属層１０ｃの金属は、アルミニウム、銅、鉄、ステンレス等である。厚さは０．０１ｍｍ〜３ｍｍ、好ましくは０．０２ｍｍ〜２ｍｍ、更に好ましくは０．０３ｍｍ〜１ｍｍである。金属箔としてもよい。第２金属層１０ｃの厚さは第１金属層１０ａの厚さより薄い。

第１金属層１０ａ−絶縁体層１０ｂ−第２金属層１０ｃの組み合わせとしては、例えば、アルミニウム（厚さ１ｍｍ〜５ｍｍ）−エポキシ樹脂含浸ガラスクロス（厚さ０．０１ｍｍ〜２ｍｍ）−銅（厚さ０．０１ｍｍ〜１ｍｍ）、銅（厚さ１ｍｍ〜５ｍｍ）−エポキシ樹脂含浸ガラスクロス（厚さ０．０１ｍｍ〜２ｍｍ）−銅（厚さ０．０１ｍｍ〜１ｍｍ）、鉄（厚さ１ｍｍ〜５ｍｍ）−エポキシ樹脂含浸ガラスクロス（厚さ０．０１ｍｍ〜２ｍｍ）−銅（厚さ０．０１ｍｍ〜１ｍｍ）、ステンレス（厚さ１ｍｍ〜５ｍｍ）−エポキシ樹脂含浸ガラスクロス（厚さ０．０１ｍｍ〜２ｍｍ）−銅（厚さ０．０１ｍｍ〜１ｍｍ）等とするとよい。

金属ベース基板１０の第１金属層１０ａは、第２金属層１０ｃより厚く、半導体チップ２０の発熱の放熱作用を有する。第１金属層１０ａを第２金属層１０ｃより厚くすることで、第１金属層１０ａに放熱性機能を持たせることができる。また、第２金属層１０ｃが薄いと第２金属層１０ｃのパターン形成が容易となり、第２金属層１０ｃでの回路形成が容易となる。

絶縁体層１０ｂは、例えば、アルミナ、窒化アルミニウムセラミックス、アルミナ系酸化物セラミック、アルミナセラミックス等の層とすることができる。
絶縁体層１０ｂと第２金属層１０ｃとは、共晶反応によって直接接合（ＤＣＢ、Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）して接合されていてもよい。
例えば、アルミナ系酸化物セラミック層（アルミナセラミックス層等）の絶縁体層１０ｂと銅、ステンレス、鉄、アルミニウム等の第２金属層１０ｃとが共晶反応によって直接接合（ＤＣＢ）されているようになっている場合である。
絶縁体層１０ｂと第１金属層１０ａも、共晶反応によって直接接合（ＤＣＢ）されていてもよい。
例えば、アルミナ系酸化物セラミック層（アルミナセラミックス層等）の絶縁体層１０ｂと銅、ステンレス、鉄、アルミニウム等の第１金属層１０ａとが共晶反応によって直接接合（ＤＣＢ）されているようになっている場合である。

絶縁体層１０ｂが、窒化シリコン、窒化ホウ素、窒化ケイ素、窒化アルミニウムなど、
あるいはこれらを含むセラミックス又はファインセラミックスの層で、絶縁体層１０ｂと銅等の第１金属層１０ａとが、又は絶縁体層１０ｂと銅等の第２金属層１０ｃとが、あるいは絶縁体層１０ｂと銅等の第１金属層１０ａ及び銅等の第２金属層１０ｃとが、活性金属法（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｅｄ Ｃｏｐｐｅｒ法、ＡＭＣ法）を用いた接合法で接合されていてもよい。

絶縁体層１０ｂが、窒化シリコン、窒化ホウ素、窒化ケイ素、窒化アルミニウムなど、
あるいはこれらを含むセラミックス又はファインセラミックスの層で、絶縁体層１０ｂと銅等の第１金属層１０ａとが、又は絶縁体層１０ｂと銅等の第２金属層１０ｃとが、あるいは絶縁体層１０ｂと銅等の第１金属層１０ａ及び銅等の第２金属層１０ｃとが、ＡＭＢ法（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ法）を用いた接合法で接合されていてもよい。

半導体チップ２０の第２電極（カソード電極）２０ｂははんだ４０を介して第１金属層１０ａと接合している。第１電極層１０ａははんだ４０を介してリードＬＥと接合している。リードＬＥの樹脂８０から露出した箇所で端子Ｔ３０ｂを構成している。なお、リードＬＥを使用せず、第１金属層１０ａをモールド樹脂８０の外側まで延長して端子Ｔ３０ｂとしてもよい。

第２金属層１０ｃを利用して回路（電気回路、電子回路）５０が形成される。回路５０は、第２金属層１０ｃをエッチング、導電性物質（アルミニウム、銅、銀、金等）のインクジェット吐出（吐出時にはこれらの金属を溶液中に混合させたり、ペースト状にして吐出する）等でパターニングして形成する。

パターニングした第２金属層１０ｃに電気的素子、例えば、ダイオード、サイリスタ、トランジスタ、オペアンプ、コンデンサ、抵抗、コイル、サーミスタ、半導体集積回路（ＩＣ）等を配置して回路（熱センサー回路等）を形成する。電気的素子はディスクリート部品であってもよいが、第２金属層１０ｃの一部を加工することにより形成してもよい。例えば、第２金属層１０ｃをパターニングする際にパターンを細くすることで抵抗を作成できる。

実施形態１では電気的素子として温度センサーであるサーミスタ５０ａを用いた。サーミスタ５０ａを使用すると、温度による抵抗値の変化から、半導体チップ２０の発熱状況を把握することができる。そして、異常な発熱をしている場合には半導体チップ（ダイオード）２０の駆動を停止したり、駆動条件を緩和する等できる。例えば、ダイオードを高い周波数でオンオフ駆動している場合、駆動周波数を小さくする、オン時間を短くしオフ時間を長くする、駆動電圧（第１電極２０ａ・第２電極２０ｂ間の電圧）を低くする、駆動電流（第１電極２０ａ及び第２電極２０ｂを流れる電流）を小さくする等の対策をとることができる。これにより短絡等を抑制できる。また、既に短絡している場合には、更に大きな電流が流れて火災等の重大事故が起きるのを抑制できる。

実施形態１の半導体装置１は、図１（ｃ）に示すような外観を示す。半導体チップ２０等は樹脂８０でモールドされ、密封されている。

樹脂としてはエポキシ系樹脂等の熱硬化性樹脂を用いるとよい。例えば、エポキシ樹脂で、充填材として主にシリカフィラーを使用した熱硬化性樹脂として使用する。
実施形態１では、第２金属層１０ｃは、図１（ｄ）に示すように、複数の電気的に絶縁された複数のパターン（１０ｃ１）に分割するようにパターン形成されている。

独立したパターン１０ｃ１の１つはサーミスタ５０ａの一方側に、別の独立したパターン１０ｃ２はサーミスタ５０ａの他方側に接続され、それぞれ内部ターミナルＴＩ３０ｃ１、ＴＩ３０ｃ２に接続されている（これにより熱センサー回路が形成されている）。上記したように、これらの内部ターミナルはワイヤ、はんだ等でリードＬＥと接合され、外部用の端子Ｔ３０ｃ１、Ｔ３０ｃ２を構成する。

実施形態１では、第２金属層１０ｃは全てが細かいパターンに分けられているのではない。第２金属層１０ｃの大部分は広い面積のまま絶縁層１０ｂを覆っている（絶縁体１０ｂに積層されている）。

［実施形態２］
実施形態２に係る半導体装置２を、半導体装置２の内部の回路を示す図２（ａ）、構造を示す図（ｂ）、外観を示す図（ｃ）、第２金属層１０ｃのパターンを示す図（ｄ）を用いて説明する。

半導体装置２は半導体チップ２０を内蔵（搭載）する。半導体チップ２０は電力用のダイオードである。半導体装置２には、サーミスタ５０ａや、サーミスタ５０ａの温度変化を検知して検知信号を発生する温度の検知信号生成回路を含む回路５０が内蔵（搭載）されている。

図２（ｂ）に図示されるように、サーミスタ５０ａや検知信号生成回路は金属ベース基板１０の第２金属層１０ｃに形成されている。半導体装置２には、温度の検知信号生成回路を備えた回路５０が形成されており、図１の実施形態１の（実施形態１に係る）半導体装置１より回路が複雑になっている。

半導体装置２の温度検出用回路用として、半導体装置２は、第２金属層１０ｃの回路５０（５０ａ、５０ｂ）の電源電圧ＶＣＣを供給する端子ＴＶＣＣ、接地用端子ＴＧＮＤ、サーミスタ５０ａの温度を基準温度と比較するための比較基準電圧供給端子ＴＶＲＥＦ(オペアンプ５０ｄに入力される)、温度の検知信号出力端子ＴＩＳIＧ１を有する。

電圧ＶＣＣは、温度検知用の回路５０全体の電源電圧である。この電源は、サーミスタ５０ａの一方の端子に接続されている。サーミスタ５０ａの他方の端子は抵抗５０ｒを介して接地されている（ＧＮＤに接続されている）。

半導体チップ２０が発熱しサーミスタ５０ａの抵抗値が変化するとサーミスタ５０ａと抵抗５０ｒとの接続点の電位が変化する。この接続点はオペアンプ５０ｄの入力部（＋側）に接続されている。オペアンプ５０ｄの＋側入力端子・ＧＮＤ間にはコンデンサ５０ｃが配置されている。

オペアンプ５０ｄの−側入力端子には比較基準電圧ＶＲＥＦが印加されている。比較基準電圧ＶＲＥＦは、（半導体チップ２０が発熱した場合に）検知したい発熱温度に対応した電圧である。半導体チップ２０が発熱し、サーミスタ５０ａの抵抗値が変化すると、オペアンプ５０ｄは、サーミスタ５０ａ・抵抗５０ｒの接続点の電圧と、比較基準電圧ＶＲＥＦとが比較され、両者の電圧の高低を比較した温度で反転する検知信号がオペアンプ５０ｄから出される。サーミスタ５０ａの抵抗値が変化すると、その変化に応じた電圧がオペアンプ５０ｄの−側端子に入力され、（半導体チップ２０の）温度が一定未満、以上でハイ、ローと反転する検知信号ＳＩＧ１がオペアンプ５０ｄから出力され、端子ＴＩＳＩＧ１に出される。半導体装置２にはこのように第２金属層１０ｃに熱センサー回路が形成されている。そして、半導体装置２のユーザーは、半導体装置２の端子ＴＩＳＩＧ１から出る温度検知信号を使って、実施形態１で述べたと同様に半導体チップ２０の駆動をすればよい。

［実施形態３］
実施形態３に係る半導体装置３−１〜３−６を図３で説明する。
実施形態３は、第１金属層１０ａに絶縁体層１０ｂ及び第２金属層１０ｃが形成されていない箇所を有するようにした半導体装置３−１〜３−６の実施形態である。
この実施形態３にはいくつかの形態がある。

実施形態３を、半導体装置３−１（図３（ａ））、半導体装置３−２（図３（ｂ））、半導体装置３−３（図３（ｃ））、半導体装置３−４（図３（ｄ））、半導体装置３−５（図３（ｅ））、半導体装置３−６（図３（ｆ））として説明する。

実施形態３は、上述したように、第１金属層１０ａのある個所に絶縁体層１０ｂ及び第２金属層１０ｃが形成されていない箇所１０Ｋを有する半導体装置３−１〜３−６であるため、半導体チップ２０での発熱が熱容量のある第１金属層１０ａで吸収され、第１金属層１０ａに吸収された熱は第１金属層１０ａから放出される。そして、放熱効果に優れる。第２金属層１０ｃで回路５０（熱センサー回路）が形成され、放熱効果も優れるため、小型で使い勝手のよい半導体装置３−１〜３−６となる。

図３（ａ）〜（ｆ）（半導体装置３−１〜３−６）は、いずれも第１金属層１０ａのある個所に絶縁体層１０ｂ及び第２金属層１０ｃが形成されていない箇所を有する半導体装置３−１〜３−６である。

図３（ａ）は半導体装置３−１である。図示するように、第１金属層１０ａのある個所に絶縁体層１０ｂ及び第２金属層１０ｃが積層されていない箇所を有する。このようにすることにより、半導体チップ２０が発熱すると、熱は第１金属層１０ａに伝わる。第１金属層１０ａは熱容量が大きく、半導体チップ２０の発熱を吸収するが、第１金属層１０ａに絶縁体層１０ｂ及び第２金属層１０ｃが積層されていない箇所から熱は容易に放熱される。従って、半導体チップ２０の発熱の第１金属層１０ａへの蓄積が抑制される。無論、第１金属層１０ａの熱は絶縁体層１０ｂ及び第２金属層１０ｃが積層された箇所からも、絶縁体層１０ｂ及び第２金属層１０ｃを通って放熱するが、これらがない箇所からの放熱の方が大きい。

図３（ａ）に示すように、電気的素子であるサーミスタ５０ａは半導体チップ２０近傍の第２金属層１０ｃに形成されている。サーミスタ５０ａで半導体チップ２０の発熱状況を的確に検知できるが、放熱も第１金属層１０ａから効果的に行われるため、サーミスタ５０ａ等の電気的素子がダメージを受けにくい。

図３（ｂ）に示す半導体装置３−２のように、第２金属層１０ｃの一部を（モールド）樹脂８０で被覆してもよい。（モールド）樹脂８０ではない絶縁性樹脂であってもよい。このようにすると、第２金属層１０ｃで絶縁性を確保した方がよい箇所が短絡等することを抑制できる。

図３（ｃ）に示す半導体装置３−３のように、サーミスタ５０ａのような電気的素子を覆うように第２金属層１０ｃの一部を（モールド）樹脂８０で被覆してもよい。このようにすると、第２金属層１０ｃに形成された回路や回路を構成する電気的素子を保護できる。短絡等の事故も抑制できる。また、第２金属層１０ｃの側部まで覆うと一層短絡等を抑制できる。第２金属層１０ｃ及び絶縁体層１０ｂの側部を覆ってもよい。

図３（ｄ）に示す半導体装置３−４のように、第２金属層１０ｃ及び絶縁体層１０ｂが積層されている箇所と、第２金属層１０ｃ及び絶縁体層１０ｂが積層されていない箇所の双方をモールド樹脂８０で被覆してもよい。金属ベース基板１０裏面を被覆することで絶縁性が一層確かになる。この場合、第１金属層１０ａの表面で、絶縁体層１０ｂ及び第２金属層１０ｃの形成されていない箇所を覆う樹脂８０の厚さを薄くすると、放熱性も優れたものとなる。例えば、そのような箇所の樹脂８０の厚さを絶縁体１０ｂの厚さ以下とする。

図３（ｅ）に示す半導体装置３−５のようにしてもよい。これは、樹脂８０の熱伝導性がよい場合である。金属ベース基板１０の裏面（第２金属層１０ｃが形成されている側）を樹脂８０の表面がほぼ平になるようにしてもよい。このようにすると半導体装置３−５の裏面側の形状が滑らかで半導体装置３−５を扱いやすい。また、半導体装置３−５も製造しやすい。

図３（ｆ）に示す半導体装置３−６は、第１金属層１０ａに絶縁体層１０ｂ及び第２金属層１０ｃが積層された領域と、絶縁体層１０ｂ及び第２金属層１０ｃとが積層されない領域に分け、第１金属層１０ａに絶縁体層１０ｂ及び第２金属層１０ｃとが積層された領域には電気的素子（サーミスタ５０ａ等）が形成された回路が形成されている。

回路が形成された箇所には樹脂８０が被覆されている。絶縁体層１０ｂ及び第２金属層１０ｃとが積層されていない領域は主として放熱が優先される。絶縁体層１０ｂ及び第２金属層１０ｃとが積層されない領域は絶縁性樹脂で覆われないか、あるいは薄い樹脂で覆われる。絶縁体層１０ｂ及び第２金属層１０ｃとが積層された領域からも放熱は行われるが、積層されていない領域からは一層効率的な放熱が行われる。

このように、図３（ｆ）の実施形態３の半導体装置３−１〜３−６は、第２金属層１０ｃに形成した回路は短絡等のリスクが抑制される。また、放熱効果にも優れる。

［実施形態４］
図４に示す実施形態４に係る半導体装置４は、半導体チップ２０を複数内蔵する半導体装置４である。実施形態４の半導体装置４の回路図を図４（ａ）に、構造図を図４（ｂ）に、外観図を図４（ｃ）に示す。

実施形態４の半導体装置４は、図４（ｃ）に示すように、（モールド）樹脂８０内に半導体チップ２０（ＩＧＢＴ１、ＩＧＢＴ２）等が内蔵され、内部の半導体チップ２０等と電気的に接続された端子ＴＥＣ等が露出されている。大きな端子ＴＥＣ等は、ＴＧ１等の小さな端子と比べて、印加される電圧（電位）が高い、あるいは流れる電流が大きな端子である。

半導体装置４の構造は図４（ｂ）に示されるようになっており、半導体チップ２０等が（モールド）樹脂８０でモールドされている。

図４（ａ）に示すように、半導体装置４の内部には、電力用のＩＧＢＴ１、ＩＧＢＴ２（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）の２つの半導体チップ２０が内蔵されている（オペアンプ５０ｄ等の他の電気的素子も半導体チップ２０としてもよい）。ＩＧＢＴ１のエミッタＥ１とＩＧＢＴ２のコレクタ電極Ｃ２は接続され、端子ＴＥＣと接続されている。ＩＧＢＴ１のコレクタ電極Ｃ１は、コレクタ電極Ｃ１に接続されている。ＩＧＢＴ２のエミッタ電極Ｅ２は端子ＴＥと接続されている。ＩＧＢＴ１のゲート電極Ｇ１はスイッチｓｗ１を介して端子ＴＧ１と接続され、ＩＧＢＴ２のゲート電極Ｇ２はスイッチｓｗ２を介して端子ＴＧ２と接続されている。

第２金属層１０ｃに形成された回路５０は、サーミスタ５０ａの温度変化による抵抗値の変化を検出してゲート電極Ｇ１、Ｇ２のスイッチｓｗ１、ｓｗ２のオンオフを制御する。

回路５０用の電源電圧ＶＣＣは、端子ＴＶＣＣから回路５０に供給されている。接地電位（電圧）の端子ＴＧＮＤは回路５０の接地電位である。接地電位は半導体チップ２０の接地電位でもあり、半導体チップ２０の外部で電位を同じくしている。

サーミスタ５０ａの一方の側は端子ＴＶＣＣに接続され、他方の側は抵抗５０ｒを介して接地（ＧＮＤ）されている。オペアンプ５０ｄの＋側入力端子にはコンデンサ５０ｃ及び抵抗５０ｒのＴＧＮＤ接続側と反対側及びサーミスタ５０ａの端子ＴＶＣＣ接続側と反対側が接続され、−側入力端子は比較基準電圧供給ＴＶＲＥＦに接続されている。

半導体チップ２０（ＩＧＢＴ１、ＩＧＢＴ２）が発熱すると、第１金属層１０ａの温度が変化する。第２金属層１０ｃに形成されたサーミスタ５０ａの抵抗値が変化し、ＶＣＣ・ＧＮＤ間で直列接続されたサーミスタ５０ａと抵抗５０ｒによる接続部の電圧値（分圧値）が変化する。この電圧はオペアンプ５０ｄの＋側入力端子に接続されている。−側入力端子に入力される比較基準電圧ＶＲＥＦと大小関係が比較され、大小関係に合わせて出力が反転する。

半導体チップ２０が発熱しないか、発熱が小さいときには、オペアンプ５０ｄはハイレベル（オン）信号を出し、ＩＧＢＴ１のゲート電極Ｇ１・端子ＴＧ１間のスイッチｓｗ１、ＩＧＢＴ２のゲート電極Ｇ２・端子ＴＧ２間のスイッチｓｗ２はオンである。

半導体チップ２０が発熱し、第１金属層１０ａの温度が上昇し、第２金属層１０ｃに形成されたサーミスタ５０ａの抵抗値が変化し一定値以下に小さくなると、比較基準電圧ＶＲＥＦとの大小関係が逆転する。そして、オペアンプ５０ｄはハイレベル（オン）からローレベル（オフ）信号に変化する。そして、ＩＧＢＴ１のゲート電極Ｇ１・端子ＴＧ１間のスイッチｓｗ１、ＩＧＢＴ２のゲート電極Ｇ２・端子ＴＧ２間のスイッチｓｗ２はオフとなる。このように第２金属層１０ｃに熱センサー回路が形成されている。

その結果、半導体チップ２０に過電圧が印加された場合、過電流が流れた場合、何等かの原因で制御できない状態となり暴走した場合等、半導体チップ２０（あるいは半導体装置４）に異常が生じたとき、ゲート電極Ｇ１、Ｇ２への制御信号が遮断され、半導体装置４の破壊、半導体装置４を使用する機器の事故等を抑制することが可能となる。半導体装置４にリスク抑制回路が組み込まれているためより安全であり、また取り扱いやすくなる。

実施形態４の半導体装置４は、図４（ｂ）に示すような構造とすることができる。図４（ｂ）ではわかりやすくするため構造を簡略化し一部省略している。

ＩＧＢＴ１は上側にゲート電極Ｇ１（図示せず）、エミッタ電極Ｅ１（第１電極２０ａ）が形成され、下側にコレクタ電極Ｃ１（第２電極２０ｂ）が形成されている。ＩＧＢＴ２は上側にコレクタ電極Ｃ２（第３電極２０ｃ）、下側にエミッタ電極Ｅ２（第４電極２０ｄ）及びゲート電極Ｇ２が形成されている。ＩＧＢＴ１のエミッタ電極Ｅ１とＩＧＢＴ２のコレクタ電極Ｃ２とは同じリードＬＥにはんだ４０で接合されている。エミッタ電極Ｅ１とコレクタ電極Ｃ２とは同電位である。リードＬＥの樹脂８０からの露出部が端子ＴＥＣとなる。

ＩＧＢＴ１のゲート電極Ｇ１は第２金属層１０ｃの所定のパターン配線とワイヤ（ボンディングワイヤ）ＷＩで接続されている。

図示されていないが、ＩＧＢＴ２のゲート電極Ｇ２はエミッタ電極Ｅ２同様第１金属層１０ａ側にあるが、第１金属層１０ａには接続されていない。ゲート電極Ｇ２・第１金属層１０ａ間には第１金属層１０ａ側に絶縁体層、ゲート電極Ｇ２側を銅箔とした薄い回路基板が配置され、その回路基板上の銅箔パターンとゲート電極Ｇ２とははんだ等で接合されている。回路基板の銅箔パターンと第２金属層１０ｃの所定のパターン配線とは図示しないワイヤで接合されている。

同じく、図示されていないが、ＩＧＢＴ２のエミッタ電極Ｅ２もゲート電極Ｇ２は同様第１金属層１０ａ側にあるが、第１金属層１０ａには接続されていない。ゲート電極Ｇ２・第１金属層１０ａ間には第１金属層１０ａ側に絶縁体層、ゲート電極Ｇ２側を銅箔とした薄い回路基板が配置され、回路基板の銅箔パターンとエミッタ電極Ｅ２とははんだ等で接合されている。エミッタ電極Ｅ２と接続されている銅箔パターンは図示しないリードＬＥとはんだで接合され（モールド）樹脂８０から露出した箇所が端子ＴＥとされている。

図４（ｂ）に示されるように、金属ベース基板１０の第２金属層１０ｃにはサーミスタ５０ａ、オペアンプ５０ｄ等の電気的素子やパターン配線を有する回路が形成されている。積層された絶縁体層１０ｂと第２金属層１０ｃの一部は図面左側に示したように金属ベース基板１０の上側に曲げられ、第２金属層１０Ｃの所定パターンはゲート電極Ｇ１とボンディングワイヤＷＩで接合されている（ゲート電極Ｇ２も同様）。
図４（ｃ）に示されるように、樹脂８０内に半導体チップであるＩＧＢＴ１、ＩＧＢＴ２等が内蔵され、その外部（露出部）に端子ＴＥＣ等が形成されている。端子ＴＥＣ、ＴＣ、ＴＥは、端子ＴＧ１、ＴＧ２等と比べて大きな端子（断面積が大きな端子）となっている。断面積が大きな端子ＴＣ等は断面積が小さな端子ＴＧ１と比較して大きな電流が流れる。また、小さな端子ＴＶＲＥＦ，ＴＧＮＤ、ＴＶＣＣ、ＴＧ１、ＴＧ２の間に比べ、大きな端子ＴＥＣ・小さな端子ＴＶＣＣ（又はＴＧＮＤ）間の距離が大きくなっている。それらの端子間の電位差による短絡あるいは大電流の漏電等が抑制されている。

［実施形態５］
実施形態１〜４で、絶縁体層１０ｂが０．６ｍｍ厚のアルミナセラミックス層、第１金属層１０ａが５ｍｍ厚の銅層、第２金属層１０ｃが０．２ｍｍ厚の銅層、の金属ベース基板１０を使用した。
絶縁体層１０ｂと第１金属層１０ａ、及び絶縁体層１０ｂと第２金属層１０ｃとが、共晶反応によって直接接合（ＤＣＢ、Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）されている金属ベース基板１０（ＤＣＢ基板）である。

［実施形態６］
実施形態１〜４で、絶縁体層１０ｂが０．６ｍｍ厚の窒化シリコン層、第１金属層１０ａが５ｍｍ厚の銅層、第２金属層１０ｃが０．２ｍｍ厚の銅層、の金属ベース基板１０を使用した。絶縁体層１０ｂと第１金属層１０ａ、及び絶縁体層１０ｂと第２金属層１０ｃとが、活性金属法（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｅｄ Ｃｏｐｐｅｒ法、ＡＭＣ法）を用いた接合法で接合されている金属ベース基板１０（ＡＭＣ基板）である。

［実施形態７］
実施形態１〜４で、絶縁体層１０ｂが０．６ｍｍ厚の窒化シリコン層、第１金属層１０ａが５ｍｍ厚の銅層、第２金属層１０ｃが０．２ｍｍ厚の銅層、の金属ベース基板１０を使用した。
絶縁体層１０ｂと第１金属層１０ａ、及び絶縁体層１０ｂと第２金属層１０ｃとが、ＡＭＢ法（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ法）を用いた接合法で接合されている金属ベース基板１０（ＡＭＢ基板）である。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば、次のような変形も可能である。

（１）半導体チップとして、サイリスタを用いてもよい。
（２）半導体チップとして、ＭＯＳ型ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化物半導体電界効果トランジスタ）の半導体チップを用いてもよい。
（３）半導体の材料として、窒化ガリウム、シリコンカーバイド、酸化ガリウム、またはダイヤモンドを用いた半導体チップを用いてもよい。
（４）第２金属層に、電力用の半導体チップを流れる電流を検出する回路を形成してもよい。

１、２、３−1〜３−６、４…半導体装置、１０…金属ベース基板、１０ａ…第１金属層、１０ｂ…絶縁体層、１０ｃ…第２金属層、２０…半導体チップ、４０…はんだ、５０…回路、８０…樹脂、ＬＥ…リード

Claims (5)

1. 一方の面に第１電極、他方の面に第２電極が形成された半導体チップと、放熱用の第１金属層と、絶縁体層と、前記第１金属層より薄い第２金属層と、がこの順序で積層された半導体装置であって、
   前記第２金属層に回路が形成されていることを特徴とする半導体装置。
2. 前記第１金属層、前記絶縁体層及び前記第２金属層として、これらが積層された金属ベース基板を用いたことを特徴とする請求項１に記載の半導体装置。
3. 前記第２金属層で熱センサー回路が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第１及び第２金属層に銅が使用されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記第１金属層に前記絶縁体層及び前記第２金属層が形成されていない箇所を有することを特徴とする請求項１乃至４のいずれかに記載の半導体装置。

Images