KR102100859B1 - 양면 냉각 파워 모듈 및 이의 제조방법 - Google Patents
양면 냉각 파워 모듈 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102100859B1 KR102100859B1 KR1020180147295A KR20180147295A KR102100859B1 KR 102100859 B1 KR102100859 B1 KR 102100859B1 KR 1020180147295 A KR1020180147295 A KR 1020180147295A KR 20180147295 A KR20180147295 A KR 20180147295A KR 102100859 B1 KR102100859 B1 KR 102100859B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower substrate
- diode chip
- spacer
- semiconductor chip
- substrate
- Prior art date
Links
- 238000001816 cooling Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000009977 dual effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 145
- 125000006850 spacer group Chemical group 0.000 claims abstract description 126
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005476 soldering Methods 0.000 claims description 7
- 238000000465 moulding Methods 0.000 abstract description 14
- 230000032798 delamination Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000000919 ceramic Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 제 1 반도체칩 및 제 1 다이오드칩이 형성된 제 1 하부기판; 상기 제 1 반도체칩 및 제 1 다이오드칩과 대각선 방향으로 서로 대칭되도록 제 2 반도체칩 및 제 2 다이오드칩이 형성된 제 2 하부기판; 및 상기 제 1 하부기판 및 상기 제 2 하부기판 사이에 배치되며, 상기 제 1 하부기판 및 상기 제 2 하부기판을 전기적으로 연결시켜주도록 상기 제 1 다이오드칩 상에 형성된 스페이서가 신장되어 전기적으로 연결되는 제 3 하부기판;을 포함하며, 상기 제 2 다이오드칩 상에 형성된 스페이서가 상기 제 1 하부기판의 적어도 어느 일부까지 신장되어 전기적으로 연결되는, 양면 냉각 파워 모듈 및 이의 제조방법을 제공한다.
Description
본 발명은 양면 냉각 파워 모듈 및 이의 제조방법에 관한 것으로서, 더 상세하게는 냉각 효율 향상 및 비아 스페이서 제거가 가능한 양면 냉각 IGBT 파워 모듈 및 이의 제조방법에 관한 것이다.
양면 냉각 파워 모듈을 제작하기 위해서는 절연 게이트 양극성 트랜지스터 (Insulated gate bipolar transistor, 이하 IGBT), 다이오드(diode)가 필요하다. 이 두 소자들을 high side와 low side의 회로 구성이 가능하도록 비아 스페이서(via spacer)가 필요하다.
양면 냉각 파워 모듈의 냉각을 위해서, 하부기판과 상부기판으로 DBC(direct bonded cupper) 기판을 사용하며, 하부기판 상에 하이브리드 자동차의 모터를 구동시키기 위한 IGBT, 다이오드 비아 스페이서를 일차적으로 솔더링 접합하고, 이 위에 다시 상부기판을 솔더링 접합한 구조로 이루어져 있다.
IGBT와 다이오드는 high side와 low side로 회로 구성을 하여 모터를 구동시키고, 이러한 회로 구성을 가능하게 해주는 부품이 비아 스페이서이다. 비아 스페이서는 몰드 충진시 압력에 의해 박리가 가장 빈번히 일어나는 부위 중 하나이며, 양면 냉각 파워 모듈에 들어가는 재료 중 스페이서가 가장 비싼 가격을 차지하고 있다.
그리고, IGBT 대비 상대적으로 지속적인 동작시 다이오드의 온도가 더 쉽게 올라가는 문제점이 있으며, 신뢰성 시험시 다이오드 부분의 불량이 가장 많이 발생하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 냉각효율 향상 및 비아 스페이서 제거를 통해서, 몰드시 발생하는 비아 스페이서의 박리를 제거할 수 있는 양면 냉각 파워 모듈 및 이의 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 양면 냉각 파워 모듈을 제공한다. 상기 양면 냉각 파워 모듈은 제 1 반도체칩 및 제 1 다이오드칩이 형성된 제 1 하부기판; 상기 제 1 반도체칩 및 제 1 다이오드칩과 대각선 방향으로 서로 대칭되도록 제 2 반도체칩 및 제 2 다이오드칩이 형성된 제 2 하부기판; 및 상기 제 1 하부기판 및 상기 제 2 하부기판 사이에 배치되며, 상기 제 1 하부기판 및 상기 제 2 하부기판을 전기적으로 연결시켜주도록 상기 제 1 다이오드칩 상에 형성된 스페이서가 신장되어 전기적으로 연결되는 제 3 하부기판;을 포함하며, 상기 제 2 다이오드칩 상에 형성된 스페이서가 상기 제 1 하부기판의 적어도 어느 일부까지 신장되어 전기적으로 연결될 수 있다.
상기 양면 냉각 파워 모듈에 있어서, 상기 제 1 다이오드칩 상에 형성된 스페이서 및 상기 제 2 다이오드칩 상에 형성된 스페이서는 직육면체 구조를 가질 수 있다.
상기 양면 냉각 파워 모듈에 있어서, 상기 제 1 다이오드칩 상에 형성된 스페이서 및 상기 제 2 다이오드칩 상에 형성된 스페이서는 시그널 리드 또는 파워 리드가 와이어 본딩되어 연결되고, 상기 제 1 다이오드칩 상에 형성된 스페이서 및 상기 제 2 다이오드칩 상에 형성된 스페이서의 적어도 어느 일부에 와이어 본딩의 높이만큼 파여진 홈부를 각각 구비할 수 있다.
상기 양면 냉각 파워 모듈에 있어서, 상기 제 1 반도체칩 및 상기 제 1 다이오드칩, 상기 제 2 반도체칩 및 상기 제 2 다이오드칩은 각각 병렬 연결된 구조를 가질 수 있다.
상기 양면 냉각 파워 모듈에 있어서, 상기 제 1 반도체칩 및 상기 제 1 다이오드칩은 상기 제 1 하부기판과 제 1 상부기판 사이에 형성되며, 상기 제 2 반도체칩 및 상기 제 2 다이오드칩은 상기 제 2 하부기판과 제 2 상부기판 사이에 형성되며, 각각 솔더링 접합될 수 있다.
본 발명의 다른 관점에 따르면, 양면 냉각 파워 모듈의 제조방법을 제공한다. 상기 양면 냉각 파워 모듈의 제조방법은 제 1 하부기판 상에 제 1 반도체칩 및 제 1 다이오드칩을 형성하는 단계; 상기 제 1 반도체칩 및 제 1 다이오드칩과 대각선 방향으로 서로 대칭되도록, 제 2 하부기판 상에 제 2 반도체칩 및 제 2 다이오드칩을 형성하는 단계; 및 상기 제 1 다이오드칩 및 상기 제 2 다이오드칩 상에 스페이서를 각각 형성하는 단계;를 포함하며, 상기 스페이서를 각각 형성하는 단계;는, 전기적으로 연결되도록, 상기 제 1 다이오드칩 상에 제 3 하부기판까지 신장되도록 스페이서를 형성하는 단계; 및 상기 제 2 다이오드칩 상에 제 1 하부기판까지 신장되도록 스페이서를 형성하는 단계;를 포함할 수 있다.
상기 양면 냉각 파워 모듈의 제조방법에 있어서, 상기 스페이서를 각각 형성하는 단계; 이전에, 와이어 본딩 방법을 이용하여, 상기 제 1 다이오드칩 및 상기 제 2 다이오드칩을 시그널 리드 또는 파워 리드와 각각 연결하는 단계;를 포함할 수 있다.
상기 양면 냉각 파워 모듈의 제조방법에 있어서, 상기 스페이서를 각각 형성하는 단계;는, 상기 제 1 다이오드칩 상에 형성된 스페이서 및 상기 제 2 다이오드칩 상에 형성된 스페이서의 적어도 어느 일부에 와이어 본딩의 높이만큼 홈부를 각각 형성하는 단계;를 포함할 수 있다.
상기 양면 냉각 파워 모듈의 제조방법에 있어서, 제 1 반도체칩 및 제 1 다이오드칩을 형성하는 단계;는, 상기 제 1 반도체칩 및 상기 제 1 다이오드칩이 병렬 연결된 구조를 갖도록 제 1 하부기판 상에 배치하고 각각 솔더링 접합하는 단계;를 포함할 수 있다.
상기 양면 냉각 파워 모듈의 제조방법에 있어서, 제 2 반도체칩 및 제 2 다이오드칩을 형성하는 단계;는, 상기 제 2 반도체칩 및 상기 제 2 다이오드칩이 병렬 연결된 구조를 갖도록 제 2 하부기판 상에 배치하고 각각 솔더링 접합하는 단계;를 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 종래에 필요하던 비아 스페이서의 기능을 다이오드칩에 형성된 스페이서가 대신함으로써, 경제적으로 절감되는 장점이 있으며, 몰드시 발생하던 비아 스페이서의 박리도 개선이 가능하다.
또한, 다이오드칩에 형성된 스페이서의 면적을 증가시킴으로써 양면 냉각 효율을 증가 시킬 수 있으며, 종래 기술 대비 두께 편차도 더 균일하게 개선이 가능한 양면 냉각 파워 모듈 및 이의 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 상면도이다.
도 2는 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
도 4는 본 발명의 비교예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 상면도이다.
도 5는 본 발명의 비교예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
도 4는 본 발명의 비교예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 상면도이다.
도 5는 본 발명의 비교예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
이하에서는 양면 냉각 파워 모듈의 비아 스페이서의 구조와 공정에 따른 문제점 및 그에 따른 해결수단에 대해서 도 1 내지 도 5를 참조하여 후술한다.
도 4는 본 발명의 비교예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 상면도이고, 도 5는 본 발명의 비교예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
먼저, 도 4를 참조하면, 종래에는 양면 냉각 파워 모듈(2000)의 냉각을 위해서, 하부기판(100)과 상부기판(500)으로 AMC(active metal brazed copper) 기판 또는 DBC(direct bonded cupper) 기판을 사용한다. 도 5는 도 4에 도시된 BB'을 기준으로 절단한 단면도로서, 제 1 솔더 프리폼(802, 812, 822)을 이용하여, 하부기판(100) 상에 하이브리드 자동차의 모터를 구동시키기 위한 제 1 반도체칩(210) 및 제 2 반도체칩(310), 제 1 다이오드(220) 및 제 2 다이오드(320), 비아 스페이서 기능을 수행하는 제 5 스페이서(450) 및 제 6 스페이서(460)를 일차적으로 솔더링 접합한다.
이후에, 제 2 솔더 프리폼(804, 814)를 이용하여, 제 1 반도체칩(210) 및 제 2 반도체칩(310), 제 1 다이오드(220) 및 제 2 다이오드(320) 상에 스페이서(410, 420, 430, 440)를 솔더링 접합한다. 마지막으로, 제 3 솔더 프리폼(806, 816, 826)을 이용하여, 스페이서(410, 420, 430, 440, 450, 460) 상에 상부기판(500)을 솔더링 접합하고, 몰딩부(600)로 봉입한 구조로 이루어져 있다.
제 1 반도체칩(210) 및 제 2 반도체칩(310)는 상면이 에미터(emitter), 하면이 콜렉터(collector)로서, 콜렉터에서 에미터로 전류가 흐르도록 동작이 된다. 다이오드 또한 비슷한 방식으로 동작을 하게 된다. 상면과 하면이 에미터와 콜렉터로서 동작을 하기 때문에 하이 사이드(high side)의 에미터를 로우 사이드(low side)의 콜렉터에 연결해주기 위해서 제 5 스페이서(450) 및 제 6 스페이서(460)를 비아 스페이서로 사용해야 한다.
비아 스페이서는 몰드 충진시 압력에 의해 박리가 가장 빈번히 일어나는 부위 중 하나이며, 양면 냉각 파워 모듈(2000)에 들어가는 재료 중 스페이서(400)가 가장 비싼 가격을 차지하고 있다. 그리고, 제 1 반도체칩(210) 및 제 2 반도체칩(310) 대비 상대적으로 지속적인 동작시 제 1 다이오드칩(220) 및 제 2 다이오드칩(320)의 온도가 더 쉽게 올라가는 문제점이 있으며, 신뢰성 시험시 제 1 다이오드칩(220) 및 제 2 다이오드칩(320) 부분의 불량이 가장 많이 발생하는 문제점이 있다.
이를 해결하기 위해서, 본 발명에서는 몰드시 비아 스페이서의 박리 및 양면 냉각 파워 모듈의 비싼 가격을 차지하는 스페이서 부분의 생략과 양면 냉각시 다이오드 부분의 효율적인 냉각을 통해서 종래보다 두께 편차가 더 균일해지며, 우수한 냉각 효율을 갖는 양면 냉각 파워 모듈을 제공하고자 한다.
도 1은 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 상면도이고, 도 2는 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈(1000)은 제 1 반도체칩(210) 및 제 1 다이오드칩(220)이 형성된 제 1 하부기판(110), 제 1 반도체칩(210) 및 제 1 다이오드칩(220)과 대각선 방향으로 서로 대칭되도록 제 2 반도체칩(310) 및 제 2 다이오드칩(320)이 형성된 제 2 하부기판(120)을 포함할 수 있다.
이하에서, 스페이서(400)는 예를 들어, 구리(Cu)와 같은 전도성이 우수한 금속을 사용할 수 있으며, 스페이서(400)는 각각의 칩과 리드프레임(미도시)을 전기적으로 연결하는 와이어(미도시)를 보호하기 위해 하부기판(100)과 상부기판(500) 사이의 갭(gap)을 일정하게 유지하는 기능을 한다.
또한, 스페이서(400)는 위치와 종류에 따라, 제 1 스페이서(410)는 제 1 반도체칩(210) 상에 형성되는 스페이서이고, 제 2 스페이서(420)는 제 1 다이오드칩(220) 상에 형성되는 스페이서이며, 제 3 스페이서(430)는 제 2 반도체칩(310) 상에 형성되는 스페이서이고, 제 4 스페이서(440)는 제 2 다이오드칩(320) 상에 형성되는 스페이서를 의미한다.
또한, 제 1 반도체칩(210), 제 1 다이오드칩(220), 제 2 반도체칩(310) 및 제 2 다이오드칩(320)에는 다수의 전극이 형성될 수 있다. 예를 들면, 제 1 반도체칩(210)의 어느 일면에 게이트(gate) 전극, 에미터(emitter) 전극이 형성되고, 타면에 컬렉터(collector) 전극이 형성될 수 있다. 또는 제 1 반도체칩(210)의 어느 일면에 캐소드(cathode) 전극이 형성되고, 타면에 애노드(anode) 전극이 형성될 수 있다. 상기 전극 중 일부는 하부기판(100)의 상기 금속회로패턴의 적어도 일부에 접합되어 적층될 수 있다.
또한, 제 1 하부기판(110) 및 제 2 하부기판(120) 사이에 배치되며, 제 1 하부기판(110) 및 제 2 하부기판(120)을 전기적으로 연결시켜주도록 제 1 다이오드칩(220) 상에 형성된 제 2 스페이서(420)가 신장되어 전기적으로 연결되는 제 3 하부기판(130)을 더 포함할 수 있다. 여기서, 제 1 하부기판(110), 제 2 하부기판(120) 및 제 3 하부기판(130)은 별도로 구분된 기판을 사용할 수 있으나, 동일한 기판을 절단하여 사용할 수 있다. 예를 들어, 하부기판(100)으로 DBC(direct bonded cupper) 기판을 사용하며, 상기 DBC 기판은 상부 금속층과 하부 금속층 사이에 세라믹층을 구비한 것이다.
또한, 제 2 다이오드칩(320) 상에 형성된 제 4 스페이서(440)가 제 1 하부기판(110)의 적어도 어느 일부까지 신장되어 전기적으로 연결되는 구조를 갖는다.
도 2는 도 1의 AA'을 기준으로 절단한 단면도로서, 도 2에 의하면, 제 1 금속층(102) 및 제 1 상부 금속층(106) 사이에 제 1 세라믹층(104)이 개재된 제 1 하부기판(110) 상에 제 1 다이오드칩(220)을 형성하였다. 이때, 제 1 하부기판(110) 상에 제 1 솔더 프리폼(802)을 이용하여 제 1 다이오드칩(220)을 솔더링 접합할 수 있다.
이와 동시에, 제 2 금속층(112) 및 제 2 상부 금속층(116) 사이에 제 2 세라믹층(114)이 개재된 제 2 하부기판(120) 상에 제 2 반도체칩(310)을 형성하였다. 이때, 제 2 하부기판(120) 상에 제 1 솔더 프리폼(812)을 이용하여 제 2 반도체칩(310)을 솔더링 접합할 수 있다.
이후에 스페이서(400)를 형성하는데, 먼저, 제 1 다이오드칩(220) 상에 제 2 솔더 프리폼(804)을 이용하여 제 2 스페이서(420)를 형성하되, 제 2 스페이서(420)는 제 3 하부기판(130)까지 신장되어 형성된다. 여기서, 제 3 하부기판(130)도 제 3 금속층(122) 및 제 3 금속층(126) 사이에 제 3 세라믹층(124)이 개재된 것일 수 있다. 제 3 하부기판(130) 상에 제 1 솔더 프리폼(822)을 이용하여 제 1 다이오드칩(220) 상에 형성된 제 2 스페이서(420)를 솔더링 접합할 수 있다. 이와 동시에, 제 2 반도체칩(310) 상에 제 2 솔더 프리폼(814)을 이용하여 제 3 스페이서(430)를 솔더링 접합할 수 있다.
한편, 일반적으로 IGBT 대비 다이오드칩이 최대 부하 동작시 상대적으로 더 많은 온도 상승이 동반되기 때문에, 고온 신뢰성 시험시 다이오드칩이 IGBT 보다 불량이 더 많이 발생되므로, 다이오드칩의 냉각 효율을 증가시키기 위해서, 제 2 다이오드칩(220) 상에 형성된 스페이서의 면적을 증가시킨다.
여기서, 제 1 다이오드칩(220) 상에 형성된 제 2 스페이서(420) 및 제 2 다이오드칩(320) 상에 형성된 제 4 스페이서(440)는 예를 들어, 직육면체 구조를 가질 수 있다. 그러나, 제 2 스페이서(420) 및 제 4 스페이서(440)의 구조는 상기 형상으로 한정되지 않는다. 이에 대해서, 도 3을 참조하여 후술한다.
도 3은 본 발명의 다른 실시예에 따른 양면 냉각 파워 모듈을 개략적으로 도해한 단면도이다.
도 3을 참조하면, 제 1 다이오드칩(220) 상에 형성된 제 2 스페이서(420) 및 제 2 다이오드칩(320) 상에 형성된 제 4 스페이서(440)는 시그널 리드(미도시) 또는 파워 리드(미도시)가 와이어 본딩되어 연결되고, 제 2 스페이서(420) 및 제 4 스페이서(440)의 적어도 어느 일부에 상기 와이어 본딩의 높이만큼 파여진 홈부(700)를 각각 구비할 수 있다.
구체적으로 살펴보면, 도면에 도시되어 있지는 않으나, 초음파 접합 방법을 이용하여 하부기판(100)의 적어도 일부에 리드프레임을 접합할 수 있다. 리드프레임은 하부기판(100)에 접합되는 위치에 따라, 시그널 단자와 터미널 단자로 그 기능을 수행할 수 있다.
리드프레임을 접합한 이후에, 제 1 반도체칩(210), 제 2 반도체칩(310), 제 1 다이오드칩(220) 및 제 2 다이오드칩(320)과 리드프레임을 전기적으로 연결하기 위해서, 와이어 본딩을 수행한다. 이후에 제 1 스페이서(410), 제 2 스페이서(420), 제 3 스페이서(430) 및 제 4 스페이서(440)를 각각의 위치에 형성한다. 여기서, 제 2 스페이서(420) 및 제 4 스페이서(440)는 상기 시그널 단자 및 터미널 단자를 전기적으로 연결하는 와이어 본딩된 영역을 고려하여 디자인을 설계해야 한다.
일 예로서, 와이어 본딩의 높이를 고려하여, 제 2 스페이서(420)의 적어도 일부, 즉, 제 1 하부기판(110) 및 제 3 하부기판(130)이 서로 이격된 부근과 대응되는 영역에 와이어 본딩의 높이만큼 내부로 움푹 파여진 형태의 홈부(700)를 형성할 수 있다.
다른 예로서, 와이어 본딩이 제 1 하부기판(110) 및 제 3 하부기판(130)이 서로 이격된 부근에 형성되지 않는다면, 전기적인 신호의 흐름을 용이하게 제어하기 위해서, 제 1 솔더 프리폼(822)의 높이를 낮추고, 제 2 스페이서(420)의 일부를 "ㄱ"자 형태로 꺽어진 다각형 형태로 제작할 수도 있다.
도 2를 다시 참조하면, 제 2 스페이서(420) 및 제 3 스페이서(430) 상에 상부기판(500)을 형성할 수 있다. 먼저, 제 2 스페이서(420) 상에 제 3 솔더 프리폼(806)을 이용하여 제 1 금속층(502) 및 제 1 상부 금속층(506) 사이에 제 1 세라믹층(504)이 개재된 제 1 상부기판(510)을 솔더링 접합할 수 있다. 이와 동시에, 제 3 스페이서(430) 상에 제 3 솔더 프리폼(816)을 이용하여 제 2 금속층(512) 및 제 2 상부 금속층(516) 사이에 제 2 세라믹층(514)이 개재된 제 2 상부기판(520)을 솔더링 접합할 수 있다.
한편, 양면 냉각 파워 모듈(1000)을 보호하기 위해서, 하부기판(100), 제 1 반도체칩(210), 제 1 다이오드칩(220), 제 2 반도체칩(310), 제 2 다이오드칩(320), 스페이서(400), 리드프레임(미도시) 및 상부기판(500)의 적어도 일부는 몰딩부(600)에 의해 봉합될 수 있다. 여기서, 몰딩부(600)는 예를 들어, 에폭시몰딩컴파운드(EMC) 또는 폴리이미드(poly imide) 계열의 재료와 같이, 절연성 및 보호성이 우수한 폴리머 재질을 사용할 수 있다. 이 때, 리드프레임의 적어도 일부와 하부기판(100)의 하부면과 상부기판(500)의 상부면은 외부로 노출될 수 있다.
또한, 몰딩부(600)는 리드프레임의 노출된 영역, 하부기판(100)의 하부면과 상부기판(500)의 상부면을 제외한 모든 영역을 봉입할 수 있다. 즉, 리드프레임 중 시그널 단자 및 터미널 단자 역할을 수행하는 부분, 하부기판(100)의 제 1 금속층(102) 및 상부기판(500)의 제 2 금속층(506)만 외부로 노출되도록 몰딩부(600)가 형성될 수 있다. 몰딩부(600)가 전력반도체 소자를 포함한 거의 전면 상에 걸쳐 형성됨으로써 양면 냉각 파워 모듈(1000)을 보호할 수 있다.
마지막으로, 몰딩부(600)가 형성된 이후에 리드프레임의 적어도 일부를 트리밍(trimming)할 수 있다. 리드프레임의 불필요한 부분을 트리밍하고 나면, 시그널 단자와 터미널 단자만 몰딩부(600)의 외부로 돌출된 형태가 될 수 있다. 하부기판(100)의 제 1 금속층(102), 상부기판(500)의 제 2 금속층(506), 시그널 단자, 터미널 단자만 몰딩부(600)의 외부로 노출된 구조를 가지며, 나머지 부분은 몰딩부(600)에 의해 보호되는 구조를 갖는 양면 냉각 파워 모듈(1000)을 제조할 수 있다.
정리하면, 본 발명의 실시예에 의한 양면 냉각 파워 모듈(1000)은 제 1 다이오드칩(220) 및 제 2 다이오드칩(320) 상에 형성되는 제 2 스페이서(420) 및 제 4 스페이서(440)가 하이 사이드 및 로우 사이드 회로 구성 역할을 하던 비아 스페이서(도 4 및 도 5에 도시된 제 5 스페이서(450) 및 제 6 스페이서(460))의 기능을 대신함으로써, 몰딩부(600)를 형성할 때 발생하는 비아 스페이서의 박리 현상을 개선할 수 있다.
또한, 제 1 반도체칩(210) 및 제 2 반도체칩(310) 대비 제 1 다이오드칩(220) 및 제 2 다이오드칩(320)이 최대 부하 동작시 상대적으로 더 많은 온도 상승이 동반되며, 고온 신뢰성 시험시 제 1 다이오드칩(220) 및 제 2 다이오드칩(320)이 제 1 반도체칩(210) 및 제 2 반도체칩(310) 보다 불량이 더 많이 발생되는데, 제 2 스페이서(420) 및 제 4 스페이서(440)의 면적이 증가함에 따라 양면 냉각 효율을 종래보다 더 높일 수 있으므로 상기와 같은 문제점을 해소할 수 있다.
또한, 이로 인해, 종래에 작은 면적을 차지하던 비아 스페이서의 솔더링 접합시 틸트(tilt) 및 돌아가는 문제점이 있었다. 그러나, 종래 대비 큰 면적을 갖는 제 2 스페이서(420) 및 제 4 스페이서(440)를 적용함으로써, 양면 냉각 파워 모듈(1000)을 제작시 고려해야 하는 두께 편차에 대한 개선도 가능해졌다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100 : 하부기판
102, 112, 122, 502, 512 : 제 1 금속층
104, 114, 124, 504, 514 : 세라믹층
106, 116, 126, 506, 516 : 제 2 금속층
110 : 제 1 하부기판
120 : 제 2 하부기판
130 : 제 3 하부기판
210 : 제 1 반도체칩
220 : 제 1 다이오드칩
310 : 제 2 반도체칩
320 : 제 2 다이오드칩
400 : 스페이서
410 : 제 1 스페이서
420 : 제 2 스페이서
430 : 제 3 스페이서
440 : 제 4 스페이서
450 : 제 5 스페이서
460 : 제 6 스페이서
500 : 상부기판
510 : 제 1 상부기판
520 : 제 2 상부기판
600 : 몰딩부
700 : 홈부
800 : 솔더 프리폼
802, 812, 822 : 제 1 솔더 프리폼
804, 814 : 제 2 솔더 프리폼
806, 816, 826 : 제 3 솔더 프리폼
1000, 1100, 2000 : 양면 냉각 파워 모듈
102, 112, 122, 502, 512 : 제 1 금속층
104, 114, 124, 504, 514 : 세라믹층
106, 116, 126, 506, 516 : 제 2 금속층
110 : 제 1 하부기판
120 : 제 2 하부기판
130 : 제 3 하부기판
210 : 제 1 반도체칩
220 : 제 1 다이오드칩
310 : 제 2 반도체칩
320 : 제 2 다이오드칩
400 : 스페이서
410 : 제 1 스페이서
420 : 제 2 스페이서
430 : 제 3 스페이서
440 : 제 4 스페이서
450 : 제 5 스페이서
460 : 제 6 스페이서
500 : 상부기판
510 : 제 1 상부기판
520 : 제 2 상부기판
600 : 몰딩부
700 : 홈부
800 : 솔더 프리폼
802, 812, 822 : 제 1 솔더 프리폼
804, 814 : 제 2 솔더 프리폼
806, 816, 826 : 제 3 솔더 프리폼
1000, 1100, 2000 : 양면 냉각 파워 모듈
Claims (10)
- 제 1 반도체칩 및 제 1 다이오드칩이 형성된 제 1 하부기판;
상기 제 1 반도체칩 및 제 1 다이오드칩과 대각선 방향으로 서로 대칭되도록 제 2 반도체칩 및 제 2 다이오드칩이 형성된 제 2 하부기판; 및
상기 제 1 하부기판 및 상기 제 2 하부기판 사이에 배치된 제 3 하부기판;
을 포함하며,
상기 제 1 하부기판의 적어도 어느 일부와 상기 제 3 하부기판의 적어도 어느 일부를 덮도록 형성된 제 1 상부기판; 및 상기 제 2 하부기판의 적어도 어느 일부와 상기 제 1 하부기판의 적어도 어느 일부를 덮도록 형성된 제 2 상부기판;을 더 포함하되,
상기 제 1 하부기판, 상기 제 2 하부기판, 상기 제 3 하부기판, 상기 제 1 상부기판 및 상기 제 2 상부기판은 DBC(direct bonded cupper) 기판을 포함하며,
상기 제 1 반도체칩 및 상기 제 1 다이오드칩은 상기 제 1 하부기판 및 상기 제 1 상부기판 사이에 형성되고, 상기 제 2 반도체칩 및 상기 제 2 다이오드칩은 상기 제 2 하부기판 및 상기 제 2 상부기판 사이에 형성되며,
상기 제 1 반도체칩, 상기 제 1 다이오드칩, 상기 제 2 반도체칩 및 상기 제 2 다이오드칩 상에 각각 스페이서가 형성되어, 상기 제 1 상부기판 및 상기 제 2 상부기판은 상기 스페이서에 의해 상기 제 1 하부기판 및 상기 제 2 하부기판과 이격되고,
상기 제 1 다이오드칩 상에 형성된 스페이서가 상기 제 3 하부기판의 적어도 어느 일부까지 신장되어 상기 제 1 하부기판과 상기 제 3 하부기판이 서로 전기적으로 연결되고,
상기 제 2 다이오드칩 상에 형성된 스페이서가 상기 제 1 하부기판의 적어도 어느 일부까지 신장되어 상기 제 2 하부기판과 상기 제 1 하부기판이 서로 전기적으로 연결되는,
양면 냉각 파워 모듈. - 제 1 항에 있어서,
상기 제 1 다이오드칩 상에 형성된 스페이서 및 상기 제 2 다이오드칩 상에 형성된 스페이서는 직육면체 구조를 갖는,
양면 냉각 파워 모듈. - 제 1 항에 있어서,
상기 제 1 다이오드칩 상에 형성된 스페이서 및 상기 제 2 다이오드칩 상에 형성된 스페이서는 시그널 리드 또는 파워 리드가 와이어 본딩되어 연결되고,
상기 제 1 다이오드칩 상에 형성된 스페이서 및 상기 제 2 다이오드칩 상에 형성된 스페이서의 적어도 어느 일부에 와이어 본딩의 높이만큼 파여진 홈부를 각각 구비하는,
양면 냉각 파워 모듈. - 제 1 항에 있어서,
상기 제 1 반도체칩 및 상기 제 1 다이오드칩, 상기 제 2 반도체칩 및 상기 제 2 다이오드칩은 각각 병렬 연결된 구조를 갖는,
양면 냉각 파워 모듈. - 삭제
- 제 1 하부기판 상에 제 1 반도체칩 및 제 1 다이오드칩을 형성하는 단계;
상기 제 1 반도체칩 및 제 1 다이오드칩과 대각선 방향으로 서로 대칭되도록, 제 2 하부기판 상에 제 2 반도체칩 및 제 2 다이오드칩을 형성하는 단계; 및
상기 제 1 반도체칩, 상기 제 1 다이오드칩, 상기 제 2 반도체칩 및 상기 제 2 다이오드칩 상에 스페이서를 각각 형성하는 단계; 및
상기 스페이서 상에 상부기판을 형성하는 단계;를 포함하며,
상기 스페이서를 각각 형성하는 단계;는,
상기 제 1 다이오드칩 상에 형성되는 스페이서를 제 3 하부기판의 적어도 어느 일부 영역까지 신장시켜 상기 제 1 하부기판과 상기 제 3 하부기판을 서로 전기적으로 연결하고, 상기 제 2 다이오드칩 상에 형성되는 스페이서를 상기 제 1 하부기판의 적어도 어느 일부 영역까지 신장시켜 상기 제 2 하부기판과 상기 제 1 하부기판을 서로 전기적으로 연결하며,
상기 상부기판을 형성하는 단계는,
상기 제 1 하부기판의 적어도 어느 일부와 상기 제 3 하부기판의 적어도 어느 일부를 덮도록, 상기 제 1 반도체칩과 상기 제 1 다이오드칩 상에 형성된 스페이서 상에 제 1 상부기판을 형성하는 단계; 및
상기 제 2 하부기판의 적어도 어느 일부와 상기 제 1 하부기판의 적어도 어느 일부를 덮도록, 상기 제 2 반도체칩과 상기 제 2 다이오드칩 상에 형성된 스페이서 상에 제 2 상부기판을 형성하는 단계;를 포함하고,
상기 제 1 하부기판, 상기 제 2 하부기판, 상기 제 3 하부기판, 상기 제 1 상부기판 및 상기 제 2 상부기판은 DBC(direct bonded cupper) 기판을 포함하는,
양면 냉각 파워 모듈의 제조방법. - 제 6 항에 있어서,
상기 스페이서를 각각 형성하는 단계; 이전에,
와이어 본딩 방법을 이용하여, 상기 제 1 다이오드칩 및 상기 제 2 다이오드칩을 시그널 리드 또는 파워 리드와 각각 연결하는 단계;
를 포함하는,
양면 냉각 파워 모듈의 제조방법. - 제 7 항에 있어서,
상기 스페이서를 각각 형성하는 단계;는,
상기 제 1 다이오드칩 상에 형성된 스페이서 및 상기 제 2 다이오드칩 상에 형성된 스페이서의 적어도 어느 일부에 와이어 본딩의 높이만큼 홈부를 각각 형성하는 단계;
를 포함하는,
양면 냉각 파워 모듈의 제조방법. - 제 6 항에 있어서,
제 1 반도체칩 및 제 1 다이오드칩을 형성하는 단계;는,
상기 제 1 반도체칩 및 상기 제 1 다이오드칩이 병렬 연결된 구조를 갖도록 제 1 하부기판 상에 배치하고 각각 솔더링 접합하는 단계;
를 포함하는,
양면 냉각 파워 모듈의 제조방법. - 제 6 항에 있어서,
제 2 반도체칩 및 제 2 다이오드칩을 형성하는 단계;는,
상기 제 2 반도체칩 및 상기 제 2 다이오드칩이 병렬 연결된 구조를 갖도록 제 2 하부기판 상에 배치하고 각각 솔더링 접합하는 단계;
를 포함하는,
양면 냉각 파워 모듈의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180147295A KR102100859B1 (ko) | 2018-11-26 | 2018-11-26 | 양면 냉각 파워 모듈 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180147295A KR102100859B1 (ko) | 2018-11-26 | 2018-11-26 | 양면 냉각 파워 모듈 및 이의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102100859B1 true KR102100859B1 (ko) | 2020-04-14 |
Family
ID=70291431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180147295A KR102100859B1 (ko) | 2018-11-26 | 2018-11-26 | 양면 냉각 파워 모듈 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102100859B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022005099A1 (ko) * | 2020-07-02 | 2022-01-06 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
| WO2022220488A1 (ko) * | 2021-04-14 | 2022-10-20 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
| US12028006B2 (en) | 2022-06-15 | 2024-07-02 | Hyundai Motor Company | Power module and motor drive system using the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013211946A (ja) * | 2012-03-30 | 2013-10-10 | Hitachi Automotive Systems Ltd | 電力変換装置 |
| JP2015135895A (ja) * | 2014-01-17 | 2015-07-27 | パナソニックＩｐマネジメント株式会社 | 半導体モジュール |
| KR20170068271A (ko) * | 2015-12-09 | 2017-06-19 | 현대자동차주식회사 | 파워모듈 |
-
2018
- 2018-11-26 KR KR1020180147295A patent/KR102100859B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013211946A (ja) * | 2012-03-30 | 2013-10-10 | Hitachi Automotive Systems Ltd | 電力変換装置 |
| JP2015135895A (ja) * | 2014-01-17 | 2015-07-27 | パナソニックＩｐマネジメント株式会社 | 半導体モジュール |
| KR20170068271A (ko) * | 2015-12-09 | 2017-06-19 | 현대자동차주식회사 | 파워모듈 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022005099A1 (ko) * | 2020-07-02 | 2022-01-06 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
| WO2022220488A1 (ko) * | 2021-04-14 | 2022-10-20 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
| US12028006B2 (en) | 2022-06-15 | 2024-07-02 | Hyundai Motor Company | Power module and motor drive system using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3107120B1 (en) | Power semiconductor module | |
| JP5076440B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
| US9035453B2 (en) | Semiconductor device | |
| US10811345B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9363894B2 (en) | Circuit device | |
| US20080105896A1 (en) | Power semiconductor module | |
| US9159715B2 (en) | Miniaturized semiconductor device | |
| US11749633B2 (en) | Power semiconductor module with laser-welded leadframe | |
| US20130286617A1 (en) | Circuit device | |
| US10985110B2 (en) | Semiconductor package having an electromagnetic shielding structure and method for producing the same | |
| JP2016092233A (ja) | 半導体装置 | |
| WO2017175542A1 (ja) | 電子装置及びその製造方法 | |
| KR102163662B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
| JP2012074543A (ja) | 半導体装置 | |
| KR102100859B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
| KR102065118B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
| JP2005167075A (ja) | 半導体装置 | |
| JP2007173703A (ja) | 半導体装置 | |
| US9445497B2 (en) | Semiconductor device | |
| JP2018133448A (ja) | 半導体装置 | |
| KR102296270B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
| KR101776425B1 (ko) | 파워 모듈 | |
| CN111354709B (zh) | 半导体装置及其制造方法 | |
| JP2019067950A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |