KR20170068271A - 파워모듈 - Google Patents

파워모듈 Download PDF

Info

Publication number
KR20170068271A
KR20170068271A KR1020150175268A KR20150175268A KR20170068271A KR 20170068271 A KR20170068271 A KR 20170068271A KR 1020150175268 A KR1020150175268 A KR 1020150175268A KR 20150175268 A KR20150175268 A KR 20150175268A KR 20170068271 A KR20170068271 A KR 20170068271A
Authority
KR
South Korea
Prior art keywords
substrate
metal layer
lower substrate
upper substrate
spacer
Prior art date
Application number
KR1020150175268A
Other languages
English (en)
Other versions
KR101766082B1 (ko
Inventor
강수빈
김영석
노현우
홍경국
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020150175268A priority Critical patent/KR101766082B1/ko
Publication of KR20170068271A publication Critical patent/KR20170068271A/ko
Application granted granted Critical
Publication of KR101766082B1 publication Critical patent/KR101766082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 제조공정을 간소화할 뿐만 아니라 전기저항의 감소 및 내구성의 향상을 도모할 수 있는 파워모듈에 관한 것이다.
본 발명에 의한 파워모듈은, 금속층을 가진 상부기판과, 상기 상부기판에 대해 이격된 하부기판과, 상기 상부기판과 상기 하부기판 사이에 배치된 하나 이상의 반도체와, 상기 상부기판의 금속층 및 상기 하부기판의 금속층 중에서 적어도 어느 하나의 금속층에 동일체로 형성되는 스페이서를 가질 수 있다.

Description

파워모듈{POWER MODULE}
본 발명은 파워모듈에 관한 것으로, 보다 상세하게는 제조공정을 간소화할 뿐만 아니라 전기저항의 감소 및 내구성의 향상을 도모할 수 있는 파워모듈에 관한 것이다.
파워모듈(power module)은 모든 전자기기에 필수적으로 탑재되는 부품으로, 전력공급 뿐만 아니라 전력 변환, 안정성 및 효율성 확보 등과 같은 다양한 역할을 한다.
이러한 파워모듈에는, 전력을 변환하는 절연게이트형 양극성 트랜지스터(IGBT211) 및 다수의 다이오드를 실장하여 전용 케이스에 넣은 IGBT모듈과, 과전류·과열 등의 보호 회로를 추가한 전류센서 내장형 전력관리모듈(IPM)과, 금속산화막실리콘 전계효과 트랜지스터(MOSFET)를 실장한 MOSFET모듈 등이 있다.
한편, 양면 냉각형 파워모듈 등과 같은 일부의 파워모듈은 서로 마주보게 이격된 2개의 기판을 가진 구조로 이루어질 수 있다.
2개의 기판은 상하방향으로 서로 이격된 상부기판 및 하부기판으로 이루어지고, 상부기판과 하부기판 사이에는 반도체가 설치되며, 반도체에는 와이어를 통해 리드(lead)가 전기적으로 연결될 수 있다.
이때, 와이어가 상부기판과 접촉하면 전기적 단락이 발생할 수 있으므로, 이에 상부기판과 하부기판 사이에는 스페이서가 설치되어 상부기판과 하부기판의 상하 간격을 확보함으로써 와이어가 상부기판과 접촉함을 방지할 수 있다.
이와 같은 파워모듈은 상부기판과 하부기판 사이의 상하 간격을 확보하기 위하여 별도의 스페이서를 접합하여야 함에 따라 그 제조공정 및 제조시간이 늘어나고, 또한 스페이서의 접합을 위하여 신뢰성 저하의 요인이 되는 접합층이 추가됨으로써 그 내구성이 저하될 수 있는 단점이 있었다.
그리고, 스페이서는 Cu-Mo 재질이 주로 이용되고 있지만, 이러한 Cu-Mo 재질의 스페이서는 전기저항이 클 뿐만 아니라 그 가격이 매우 고가인 단점이 있다.
본 발명은 상기와 같은 종래기술의 단점을 극복하기 위하여 연구개발된 것으로, 상부기판 및/또는 하부기판 측에 스페이서를 동일체로 형성함으로써 스페이서를 별도로 접합할 필요가 없고, 이를 통해 제조공정을 간소화할 뿐만 아니라 전기저항의 감소 및 내구성의 향상을 도모할 수 있는 파워모듈을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 파워모듈은,
금속층을 가진 상부기판;
상기 상부기판에 대해 이격되고, 상기 상부기판의 금속층과 마주보는 금속층을 가진 하부기판;
상기 상부기판 및 상기 하부기판 사이에 배치되는 하나 이상의 반도체; 및
상기 상부기판과 상기 하부기판을 일정간격으로 이격시키도록 상기 상부기판의 금속층 및 상기 하부기판의 금속층 중에서 적어도 어느 하나의 금속층에 동일체로 형성되는 하나 이상의 스페이서;를 포함할 수 있다.
상기 스페이서는 상기 반도체의 일면에 접합되어 상기 상부기판 및 상기 하부기판 사이에 개재되는 제1스페이서를 포함하는 것을 특징으로 한다.
상기 스페이서는 상기 상부기판 및 상기 하부기판 사이에 개재되는 제2스페이서를 포함하는 것을 특징으로 한다.
상기 반도체는 와이어를 통해 리드와 전기적으로 연결되고, 상기 리드는 상기 상부기판 및/또는 상기 하부기판에 접합되는 것을 특징으로 한다.
상기 상부기판의 상면 및 상기 하부기판의 저면에는 냉각모듈이 각각 설치되는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 파워모듈은,
상부 절연층 및 상기 상부 절연층의 저면에 형성된 2 이상의 금속층을 가진 상부기판;
상기 상부기판에 대해 이격되고, 하부 절연층 및 상기 하부 절연층의 상면에 형성된 2 이상의 금속층을 가진 하부기판;
상기 상부기판 및 하부기판 사이에 설치된 하나 이상의 반도체; 및
상기 상부기판과 상기 하부기판을 일정간격으로 이격시키도록 상기 상부기판의 금속층 및 상기 하부기판의 금속층 중에서 적어도 어느 하나의 금속층에 동일체로 형성되는 스페이서;를 포함하고,
상기 상부기판의 2 이상의 금속층은 서로 다른 재질로 이루어지며, 상기 하부기판의 2 이상의 금속층은 서로 다른 재질로 이루어지는 것을 특징으로 한다.
상기 상부기판의 금속층들은 상기 상부 절연층의 저면에 형성된 제1금속층과, 상기 제1금속층의 저면에 형성된 제2금속층을 가지는 것을 특징으로 한다.
상기 하부기판의 금속층들은 상기 하부 절연층의 상면에 형성된 제3금속층과, 상기 제3금속층의 상면에 형성된 제4금속층을 가지는 것을 특징으로 한다.
상기 스페이서는 상기 제2금속층 및 상기 제4금속층 중에서 적어도 하나의 금속층에 형성되는 것을 특징으로 한다.
상기 스페이서는 상기 제2금속층의 성형에 의해 상기 상부기판에서 상기 하부기판을 향해 돌출된 구조로 형성되는 것을 특징으로 한다.
상기 제4금속층의 성형에 의해 상기 하부기판에는 상기 반도체가 안착되는 안착홈이 형성되는 것을 특징으로 한다.
상기 상부기판 및 상기 하부기판 사이에서 상하방향으로 설치되는 하나 이상의 고정핀을 더 포함하고,
상기 고정핀의 상단은 상기 상부기판에 고정되며, 상기 고정핀의 하단은 상기 하부기판에 고정될 수 있다.
상기 상부기판은 상기 상부 절연층의 상면에 형성된 2 이상의 금속층을 더 포함하고, 상기 2 이상의 금속층은 서로 다른 재질로 이루어지는 것을 특징으로 한다.
상기 상부기판의 상부에는 상부 냉각모듈이 연결되는 것을 특징으로 한다.
상기 하부기판은 상기 하부 절연층의 저면에 형성된 2 이상의 금속층을 더 포함하고, 상기 2 이상의 금속층은 서로 다른 재질로 이루어지는 것을 특징으로 한다.
상기 하부기판의 하부에는 하부 냉각모듈이 연결되는 것을 특징으로 한다.
본 발명에 의하면, 상부기판 및/또는 하부기판 측에 스페이서를 동일체로 형성함으로써 스페이서를 별도로 접합할 필요가 없고, 이를 통해 제조공정을 간소화할 뿐만 아니라 전기저항의 감소 및 내구성의 향상을 도모할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 파워모듈의 상부기판 및 하부기판이 가공되기 전의 구조를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 파워모듈의 상부기판 및 하부기판이 가공된 상태를 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 파워모듈의 상부기판 및 하부기판 사이에 반도체가 설치된 상태를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 파워모듈의 구조를 도시한 단면도이다.
도 5는 도 4에 따른 파워모듈을 도시한 분해사시도이다.
도 6은 본 발명의 다른 실시예에 따른 파워모듈의 구조를 도시한 단면도이다.
도 7은 도 6에 따른 파워모듈을 도시한 분해사시도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 참고로, 본 발명을 설명하는 데 참조하는 도면에 도시된 구성요소의 크기, 선의 두께 등은 이해의 편의상 다소 과장되게 표현되어 있을 수 있다. 또, 본 발명의 설명에 사용되는 용어들은 본 발명에서의 기능을 고려하여 정의한 것이므로 사용자, 운용자 의도, 관례 등에 따라 달라질 수 있다. 따라서, 이 용어에 대한 정의는 본 명세서의 전반에 걸친 내용을 토대로 내리는 것이 마땅하겠다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 파워모듈은, 상부기판(10)과, 상부기판(10)에 대해 이격된 하부기판(20)과, 상부기판(10)과 하부기판(20) 사이에 설치된 반도체(50)를 포함할 수 있다.
상부기판(10)은 세라믹 등과 같은 절연물질로 이루어진 상부 절연층(11)과, 상부 절연층(11)의 외면에 마련된 2 이상의 금속층(13, 15)을 가질 수 있다.
상부기판(10)의 금속층(13, 15)들은 도 1에 도시된 바와 같이, 상부 절연층(11)의 저면에 형성된 제1금속층(13)과, 제1금속층(13)의 저면에 형성된 제2금속층(15)으로 이루어질 수 있다.
제1금속층(13)과 제2금속층(15)은 서로 다른 재질로 이루어질 수 있고, 이에 상부기판(10)은 종래기술에 비해 그 두께를 상대적으로 두껍게 할 수 있으며, 이를 통해 상부기판(10)에 대한 성형성을 확보할 수 있다.
예컨대, 제1금속층(13)이 알루미늄(Al)재질이고, 제2금속층(15)은 구리(Cu)재질로 구성할 수 있고, 이에 따라 제2금속층(15) 및/또는 제1금속층(13)에 대해 화학적 절삭(에칭) 또는 기계적 절삭 등과 같은 성형성을 용이하게 확보할 수 있다.
그리고, 제1금속층(13)과 제2금속층(15)은 상부 절연층(11)의 상면에 형성될 수도 있고, 이를 통해 상부기판(10)은 상부 절연층(11)의 양면에 이종재질의 금속층(13, 15)이 상호 대칭적으로 형성될 수도 있다.
하부기판(20)은 세라믹 등과 같은 절연물질로 이루어진 하부 절연층(21)과, 하부 절연층(21)의 외면에 마련된 2 이상의 금속층(23, 25)을 가질 수 있다.
하부기판(20)의 금속층(23, 25)들은 도 1에 도시된 바와 같이, 하부 절연층(21)의 상면에 형성된 제3금속층(23)과, 제3금속층(23)의 상면에 형성된 제4금속층(25)으로 이루어질 수 있다. 이에, 상부기판(10)의 하부에 형성된 제1 및 제2 금속층(13, 15)은 하부기판(20)의 상부에 형성된 제3 및 제4 금속층(23, 25)과 서로 마주보게 형성될 수 있다.
제3금속층(23)과 제4금속층(25)은 서로 다른 재질로 이루어질 수 있고, 이에 하부기판(20)은 종래기술에 비해 그 두께를 상대적으로 두껍게 할 수 있으며, 이를 통해 하부기판(20)에 대한 성형성을 확보할 수 있다.
예컨대, 제3금속층(23)이 알루미늄(Al)재질이고, 제4금속층(25)이 구리(Cu)재질로 구성될 수 있고, 이에 따라 제4금속층(25) 및/또는 제3금속층(23)에 대해 화학적 에칭 또는 기계적 절삭 등과 같은 성형성을 용이하게 확보할 수 있다.
그리고, 제3금속층(23)과 제4금속층(25)은 하부 절연층(21)의 저면에 형성될 수도 있고, 이를 통해 하부기판(20)은 하부 절연층(21)의 양면에 이종재질의 금속층(23, 25)이 상호 대칭적으로 형성될 수도 있다.
이와 같이, 본 발명은 상부기판(10) 및 하부기판(20)이 이종재질의 금속층(13, 15, 23, 25)을 가짐에 따라 파워모듈의 동작 시에 발생하는 충격을 보다 효과적으로 흡수할 수 있고, 이를 통해 그 신뢰성을 향상시킬 수 있다.
반도체(50)는 상부기판(10)과 하부기판(20) 사이에 설치되고, 반도체(50)의 게이트 전극 등에 와이어(56)를 본딩함으로써 반도체(50)와 리드(55, lead)를 전기적으로 연결할 수 있다. 리드(55)는 상부기판(10) 및 하부기판(20) 측에 솔더링(55a) 등을 통해 접합될 수 있다.
이때, 와이어(56)가 상부기판(10) 또는 하부기판(20)과 접촉할 경우에는 전기적 단락이 발생할 수도 있으므로, 스페이서(60)에 의해 상부기판(10)과 하부기판(20)이 충분히 이격됨으로써 와이어(56)가 상부기판(10) 또는 하부기판(20)과 접촉함을 방지할 수 있다.
상술한 바와 같이, 본 발명은 상부기판(10) 및 하부기판(20)의 서로 마주보는 부분에 이종재질의 금속층(13, 15, 23, 25)을 각각 가짐에 따라, 상부기판(10) 및/또는 하부기판(20)의 금속층(13, 15, 23, 25)을 화학적 및/또는 기계적으로 용이하게 성형할 수 있고, 이러한 금속층의 성형을 통해 하나 이상의 스페이서(61, 62)가 상부기판(10) 및/또는 하부기판(20)의 금속층(13, 15, 23, 25)에 대해 동일체로 형성될 수 있다.
이와 같이, 본 발명은 스페이서(61, 62)가 상부기판(10) 및/또는 하부기판(20)에 동일체로 형성됨에 따라 종래와 달리 스페이서의 접합을 위한 별도의 공정이 필요하지 않으므로 그 제조공정 및 제조시간을 대폭 감축할 수 있고, 전기저항의 감소 및 내구성의 향상을 도모할 수 있다.
일 실시예에 따르면, 스페이서(61, 62)는 반도체(50)의 일면(상면 또는 저면)에 접합된 상태로 상부기판(10) 및 하부기판(20) 사이에 개재되는 제1스페이서(61)와, 상부기판(10)과 하부기판(20) 사이에 개재되는 제2스페이서(62) 등으로 이루어질 수 있다.
도 4에 예시된 바와 같이, 제1스페이서(61)는 반도체(50)의 상면(또는 저면)에 접합된 상태로 상부기판(10)과 하부기판(20) 사이에 개재되고, 제2스페이서(62)는 반도체(50)와 접합되지 않은 상태로 상부기판(10)과 하부기판(20) 사이에 개재될 수 있다. 이에 제2스페이서(62)는 제1스페이서(61) 보다 긴 높이를 가질 수 있으며, 특히 제2스페이서(62)의 높이에 의해 상부기판(10)과 하부기판(20) 사이의 이격간격이 결정될 수도 있다.
본 발명의 일 실시예에 따르면, 스페이서(61, 62)는 상부기판(10)의 제2금속층(15)에 동일체로 형성될 수 있다.
도 2를 참조하면, 상부기판(10)의 제2금속층(15)에 대한 적절한 성형(기계적 절삭 또는 화학적 에칭 등)을 통해 스페이서(61, 62)가 상부기판(10)의 저면에 동일체로 형성될 수 있다. 이때, 스페이서(61, 62)는 상부기판(10)에서 하부기판(20)을 향해 돌출된 구조로 형성될 수 있다.
그리고, 하부기판(20)의 제4금속층(25)에 대한 적절한 성형(기계적 절삭 또는 화학적 에칭 등)을 통해 반도체(50)가 안착되는 안착홈(65)이 형성될 수도 있다.
이러한 구성에 의해, 반도체(50)의 저면은 하부기판(20)의 안착홈(65)에 접착제(50a)를 통해 접합되고, 반도체(50)의 상면에는 스페이서(60)가 접착제(60a)에 의해 접합될 수 있다. 여기서, 접착제(50a, 60a)는 솔더 또는 페이스트 등과 같은 다양한 접착소재로 이루어질 수 있다.
한편, 반도체(50)가 트랜지스터일 경우에는 트랜지스터의 소스전극영역에만 제1스페이서(61)의 저면이 접합되도록 구성될 수도 있다.
그리고, 상부기판(10)의 상부에는 상부 냉각모듈(70)이 설치될 수 있고, 하부기판(20)의 하부 냉각모듈(80)이 설치될 수 있다. 이와 같이, 본 발명은 상부 냉각모듈(70) 및 하부 냉각모듈(80)이 상부기판(10) 및 하부기판(20) 측에 개별적으로 마련됨에 따라 양면냉각형 파워모듈로 구성될 수 있다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 파워모듈을 도시한 도면으로, 본 발명에 의한 파워모듈은 상부기판(10)과 하부기판(20) 사이에서 상하방향으로 하나 이상의 고정핀(90)을 설치함으로써 파워모듈의 기계적 강도를 보강할 뿐만 아니라 상부기판(10)과 하부기판(20) 사이의 상하 간격을 안정적으로 유지 내지 고정할 수 있다.
특히, 고정핀(90)의 상단은 상부기판(10) 측에 고정될 수 있고, 고정핀(90)의 하단은 하부기판(20) 측에 고정될 수 있다.
이상, 본 발명의 구체적인 실시예를 설명하였으나, 본 발명은 이 명세서에 개시된 실시예 및 첨부된 도면에 의하여 한정되지 않으며 본 발명의 기술적 사상을 벗어나지 않는 범위 이내에서 당업자에 의하여 다양하게 변형될 수 있다.
10: 상부기판 11: 상부 절연층
13: 제1금속층 15: 제2금속층
20: 하부기판 21: 하부 절연층
23: 제3금속층 25: 제4금속층
50: 반도체 60: 스페이서
90: 고정핀

Claims (16)

  1. 금속층을 가진 상부기판;
    상기 상부기판에 대해 이격되고, 상기 상부기판의 금속층과 마주보는 금속층을 가진 하부기판;
    상기 상부기판 및 상기 하부기판 사이에 배치되고, 와이어를 통해 리드와 전기적으로 연결되는 하나 이상의 반도체; 및
    상기 상부기판과 상기 하부기판을 일정간격으로 이격시키도록 상기 상부기판의 금속층 및 상기 하부기판의 금속층 중에서 적어도 어느 하나의 금속층에 동일체로 형성되는 스페이서;를 포함하는 파워모듈.
  2. 청구항 1에 있어서,
    상기 스페이서는 상기 반도체의 일면에 접합되어 상기 상부기판 및 상기 하부기판 사이에 개재되는 제1스페이서를 포함하는 것을 특징으로 하는 파워모듈.
  3. 청구항 1에 있어서,
    상기 스페이서는 상기 상부기판 및 상기 하부기판 사이에 개재되는 제2스페이서를 포함하는 것을 특징으로 하는 파워모듈.
  4. 청구항 1에 있어서,
    상기 반도체는 와이어를 통해 리드와 전기적으로 연결되고, 상기 리드는 상기 상부기판 및/또는 상기 하부기판에 접합되는 것을 특징으로 하는 파워모듈.
  5. 청구항 1에 있어서,
    상기 상부기판의 상면 및 상기 하부기판의 저면에는 냉각모듈이 각각 설치되는 것을 특징으로 하는 파워모듈.
  6. 상부 절연층 및 상기 상부 절연층의 저면에 형성된 2 이상의 금속층을 가진 상부기판;
    상기 상부기판에 대해 이격되고, 하부 절연층 및 상기 하부 절연층의 상면에 형성된 2 이상의 금속층을 가진 하부기판;
    상기 상부기판 및 하부기판 사이에 설치된 하나 이상의 반도체; 및
    상기 상부기판과 상기 하부기판을 일정간격으로 이격시키도록 상기 상부기판의 금속층 및 상기 하부기판의 금속층 중에서 적어도 어느 하나의 금속층에 동일체로 형성되는 하나 이상의 스페이서;를 포함하고,
    상기 상부기판의 2 이상의 금속층은 서로 다른 재질로 이루어지며, 상기 하부기판의 2 이상의 금속층은 서로 다른 재질로 이루어지는 것을 특징으로 하는 파워모듈.
  7. 청구항 6에 있어서,
    상기 상부기판의 금속층들은 상기 상부 절연층의 저면에 형성된 제1금속층과, 상기 제1금속층의 저면에 형성된 제2금속층을 가지는 것을 특징으로 하는 파워모듈.
  8. 청구항 7에 있어서,
    상기 하부기판의 금속층들은 상기 하부 절연층의 상면에 형성된 제3금속층과, 상기 제3금속층의 상면에 형성된 제4금속층을 가지는 것을 특징으로 하는 파워모듈.
  9. 청구항 8에 있어서,
    상기 스페이서는 상기 제2금속층 및 상기 제4금속층 중에서 적어도 하나의 금속층에 형성되는 것을 특징으로 하는 파워모듈.
  10. 청구항 9에 있어서,
    상기 스페이서는 상기 제2금속층의 성형에 의해 상기 상부기판에서 상기 하부기판으로 돌출된 구조로 형성되는 것을 특징으로 하는 파워모듈.
  11. 청구항 9에 있어서,
    상기 제4금속층의 성형에 의해 상기 하부기판에는 상기 반도체가 안착되는 안착홈이 형성되는 것을 특징으로 하는 파워모듈.
  12. 청구항 6에 있어서,
    상기 상부기판 및 상기 하부기판 사이에서 상하방향으로 설치되는 하나 이상의 고정핀을 더 포함하고,
    상기 고정핀의 상단은 상기 상부기판에 고정되며, 상기 고정핀의 하단은 상기 하부기판에 고정되는 것을 특징으로 하는 파워모듈.
  13. 청구항 7에 있어서,
    상기 상부기판은 상기 상부 절연층의 상면에 형성된 2 이상의 금속층을 더 포함하고, 상기 2 이상의 금속층은 서로 다른 재질로 이루어지는 것을 특징으로 하는 파워모듈.
  14. 청구항 13에 있어서,
    상기 상부기판의 상부에는 상부 냉각모듈이 연결되는 것을 특징으로 하는 파워모듈.
  15. 청구항 8에 있어서,
    상기 하부기판은 상기 하부 절연층의 저면에 형성된 2 이상의 금속층을 더 포함하고, 상기 2 이상의 금속층은 서로 다른 재질로 이루어지는 것을 특징으로 하는 파워모듈.
  16. 청구항 15에 있어서,
    상기 하부기판의 하부에는 하부 냉각모듈이 연결되는 것을 특징으로 하는 파워모듈.
KR1020150175268A 2015-12-09 2015-12-09 파워모듈 KR101766082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150175268A KR101766082B1 (ko) 2015-12-09 2015-12-09 파워모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150175268A KR101766082B1 (ko) 2015-12-09 2015-12-09 파워모듈

Publications (2)

Publication Number Publication Date
KR20170068271A true KR20170068271A (ko) 2017-06-19
KR101766082B1 KR101766082B1 (ko) 2017-08-07

Family

ID=59279237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150175268A KR101766082B1 (ko) 2015-12-09 2015-12-09 파워모듈

Country Status (1)

Country Link
KR (1) KR101766082B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102100859B1 (ko) * 2018-11-26 2020-04-14 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
WO2021162369A1 (ko) * 2020-02-13 2021-08-19 주식회사 아모그린텍 파워모듈 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438489B2 (ja) * 2004-04-13 2010-03-24 富士電機システムズ株式会社 半導体装置
JP5895933B2 (ja) * 2011-05-16 2016-03-30 トヨタ自動車株式会社 パワーモジュール
JP2015002273A (ja) 2013-06-17 2015-01-05 株式会社明電舎 半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102100859B1 (ko) * 2018-11-26 2020-04-14 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
WO2021162369A1 (ko) * 2020-02-13 2021-08-19 주식회사 아모그린텍 파워모듈 및 그 제조방법

Also Published As

Publication number Publication date
KR101766082B1 (ko) 2017-08-07

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
US10398023B2 (en) Semiconductor device
JP6439389B2 (ja) 半導体装置
JP4885046B2 (ja) 電力用半導体モジュール
JP6330436B2 (ja) パワー半導体モジュール
JP6149932B2 (ja) 半導体装置
KR101734712B1 (ko) 파워모듈
JP6226068B2 (ja) 半導体装置
KR101766082B1 (ko) 파워모듈
KR20130069108A (ko) 반도체 패키지
JP2017123360A (ja) 半導体モジュール
JP2012074730A (ja) 電力用半導体モジュール
US10229884B2 (en) Semiconductor device
JP2015220398A (ja) パワー半導体モジュール
JP5429413B2 (ja) 半導体装置
JP2017028174A (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP6316221B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP2017135144A (ja) 半導体モジュール
JP2017069351A (ja) 半導体装置
JP2013098343A (ja) 半導体装置とその製造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP5741526B2 (ja) 半導体装置及びその製造方法
US20240136320A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant