JP6316221B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6316221B2 JP6316221B2 JP2015016535A JP2015016535A JP6316221B2 JP 6316221 B2 JP6316221 B2 JP 6316221B2 JP 2015016535 A JP2015016535 A JP 2015016535A JP 2015016535 A JP2015016535 A JP 2015016535A JP 6316221 B2 JP6316221 B2 JP 6316221B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- plane
- outer shape
- electrode
- heat spreader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 207
- 229920005989 resin Polymers 0.000 claims description 49
- 239000011347 resin Substances 0.000 claims description 49
- 238000007789 sealing Methods 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 239000000470 constituent Substances 0.000 claims description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 230000008646 thermal stress Effects 0.000 description 25
- 230000035882 stress Effects 0.000 description 22
- 230000007547 defect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関するものである。
半導体装置には、数百ボルト（Ｖ）を超える高電圧で用いられるパワー半導体装置がある。このような半導体装置では、半導体素子が封止樹脂で封止されている。このような半導体装置では、動作時に半導体素子が発熱することにより、半導体素子と封止樹脂との熱膨張係数の差異に起因して、半導体素子と封止樹脂との間に熱応力が生じる。この結果、半導体素子と封止樹脂との界面に剥離欠陥が発生するおそれがある。この剥離欠陥は、半導体装置の信頼性を低下させるものであり、抑制する必要がある。
たとえば、特開２００６−６６８１３号公報（特許文献１）には、半導体素子のソース電極の幅とドレイン電極の幅とをそろえることにより、熱応力を低減させる半導体装置が記載されている。
上記公報に記載された半導体装置では、ソース電極と封止樹脂との間の熱応力およびドレイン電極と封止樹脂との間の熱応力がおおよそ同じ大きさにされている。このため、半導体素子のソース電極およびドレイン電極のある面と垂直方向においてソース電極と封止樹脂との間の熱応力およびドレイン電極と封止樹脂との間の熱応力が相殺されている。これにより、半導体素子のソース電極およびドレイン電極のある面と垂直方向の熱応力を低減させることができる。しかしながら、上記公報に記載された半導体装置では、半導体素子のソース電極およびドレイン電極のある面と平行方向において熱応力の集中が発生するため、上記剥離欠陥の発生を十分に抑制することが困難である。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体素子と封止樹脂との間に生じる熱応力を抑制することにより、剥離欠陥の発生を抑制できる半導体装置を提供することである。
本発明の半導体装置は、半導体素子と、平板状の電極と、平板状のヒートスプレッダと、封止樹脂とを備えている。半導体素子は、第１の面および第１の面に対向する第２の面を有する。平板状の電極は第１の面との接続部分を有する第１の平面を含む。平板状のヒートスプレッダは第２の面との接続部分を有する第２の平面を含む。封止樹脂は半導体素子と、電極と、ヒートスプレッダとを封止する。半導体素子と、電極と、ヒートスプレッダとが封止樹脂に封止された状態で、半導体素子に電極が重ねられた方向から見て、第１の平面の外形全体が第１の面の外形の内側２ｍｍ以上８ｍｍ以下および外側２ｍｍ以上６ｍｍ以下のいずれかに位置し、かつ半導体素子にヒートスプレッダが重ねられた方向から見て、第２の平面の外形全体が第２の面の外形の内側２ｍｍ以上８ｍｍ以下および外側２ｍｍ以上６ｍｍ以下のいずれかに位置している。
本発明者らは、鋭意検討した結果、半導体素子に電極が重ねられた方向から見て、半導体素子の第１の面と電極の第１の平面とが交差した箇所において半導体素子の第１の面と封止樹脂との間に熱応力が集中することを見出した。また、半導体素子にヒートスプレッダが重ねられた方向から見て、半導体素子の第２の面にヒートスプレッダの第２の平面が交差した箇所において半導体素子の第２の面と封止樹脂との間に熱応力が集中することを見出した。
本発明の半導体装置によれば、半導体素子に電極が重ねられた方向から見て、第１の平面の外形全体が第１の面の外形の内側および外側のいずれかに位置し、かつ半導体素子にヒートスプレッダが重ねられた方向から見て、第２の平面の外形全体が第２の面の外形の内側および外側のいずれかに位置している。このため、半導体素子の第１の面と電極の第１の平面とは交差せず、半導体素子の第２の面とヒートスプレッダの第２の平面とは交差しない。したがって、半導体素子の第１の面と封止樹脂との間に熱応力が集中することを抑制でき、かつ半導体素子の第２の面と封止樹脂との間に熱応力が集中することを抑制できる。これにより、半導体素子の第１の面と封止樹脂との界面での剥離欠陥の発生を抑制でき、かつ半導体素子の第２の面と封止樹脂との界面での剥離欠陥の発生を抑制できる。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の符号を付し、その説明は繰り返さない。
（実施の形態１）
最初に、本発明の実施の形態１の半導体装置の構成について説明する。
最初に、本発明の実施の形態１の半導体装置の構成について説明する。
図１を参照して、半導体装置１００は、半導体素子１と、電極２と、ヒートスプレッダ３と、第１の導電部材４と、第２の導電部材５と、封止樹脂６と、配線Ｌ１、Ｌ２とを主に備えている。
半導体素子１は、第１の面１Ａおよび第２の面１Ｂを有している。第２の面１Ｂは第１の面１Ａに対向する。第１の面１Ａの端１Ｃは第１の面１Ａの外周端に位置している。第２の面１Ｂの端１Ｄは第２の面１Ｂの外周端に位置している。
半導体素子１を構成する材料は、任意の半導体材料とすることができる。半導体素子１の構成材料は、たとえば珪素（Ｓｉ）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などである。半導体素子１の構成材料は、好ましくは高い耐熱性を有し高温動作が可能である炭化珪素（ＳｉＣ）および窒化ガリウム（ＧａＮ）のいずれかである。炭化珪素（ＳｉＣ）または窒化ガリウム（ＧａＮ）を用いることにより、従来の珪素（Ｓｉ）に比べ高耐圧および高耐熱が可能となる。半導体素子１は、縦型のダイオードまたはトランジスタとして構成されていてもよい。半導体素子１は、具体的には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などである。
電極２は平板状に形成されている。平板状の電極２は、第１の平面２Ａを含んでいる。第１の平面２Ａは半導体素子１の第１の面１Ａに最も近接している平面である。第１の平面２Ａの端２Ｂは第１の平面２Ａの外周端に位置している。第１の平面２Ａは第１の面１Ａとの接続部分を有している。第１の平面２Ａは半導体素子１の第１の面１Ａに沿って延在している。電極２には配線Ｌ１が電気的に接続されている。配線Ｌ１は電極２の第１の平面２Ａに対向する平面に接続されている。
ヒートスプレッダ３は平板状に形成されている。平板状のヒートスプレッダ３は、第２の平面３Ａを含んでいる。第２の平面３Ａは半導体素子１の第２の面１Ｂに最も近接している平面である。第２の平面３Ａの端３Ｂは第２の平面３Ａの外周端に位置している。第２の平面３Ａは第２の面１Ｂとの接続部分を有している。第２の平面３Ａは半導体素子１の第２の面１Ｂに沿って延在している。ヒートスプレッダ３には配線Ｌ２が電気的に接続されている。配線Ｌ２はヒートスプレッダ３の第２の平面３Ａにはんだなどの導電部材を介して接続されている。
電極２およびヒートスプレッダ３を構成する材料は、導電性を有する任意の材料とすることができる。電極２およびヒートスプレッダ３の構成材料は、たとえば銅（Ｃｕ）、アルミニウム（Ａｌ）またはこれらの複合材などの導電性材料などである。電極２およびヒートスプレッダ３は、好ましくは銅（Ｃｕ）または（銅）Ｃｕを含む材質よりなっている。銅（Ｃｕ）または銅（Ｃｕ）を含む金属を用いることにより、高熱伝導による半導体素子１の発熱拡散と低抵抗による高効率電気伝導が可能となる。電極２およびヒートスプレッダ３の厚みは薄いほど熱応力が低くなり、剥離が減ることになる。しかしながら、電極２およびヒートスプレッダ３の厚みは薄いほど動作時の電流値および熱拡散に対する抵抗値が高まることになる。したがって、モジュールの動作条件により電極２およびヒートスプレッダ３の厚みを調整する必要があるため、電極２およびヒートスプレッダの厚みの寸法は０．５ｍｍ以上５ｍｍ以下が好ましい。
第１の導電部材４は半導体素子１と電極２とを電気的に接続している。第１の導電部材４は半導体素子１と電極２との間に位置している。第１の導電部材４は半導体素子１の第１の面１Ａと電極２の第１の平面２Ａとを物理的に接続している。第１の導電部材４は電極２の第１の平面２Ａの全面を覆っていてもよい。
第２の導電部材５は半導体素子１とヒートスプレッダ３とを電気的に接続している。第２の導電部材５は半導体素子１とヒートスプレッダ３との間に位置している。第２の導電部材５は半導体素子１の第２の面１Ｂとヒートスプレッダ３の第２の平面３Ａとを物理的に接続している。第２の導電部材５は半導体素子１の第２の面１Ｂの全面を覆っていてもよい。
第１の導電部材４および第２の導電部材５を構成する材料は、任意の導電性材料とすることができる。第１の導電部材４および第２の導電部材５を構成する材料は、たとえば、はんだおよび焼結銀（Ａｇ）である。プロセス上の位置ずれおよび樹脂封止後の熱応力による反りのときに半導体素子１が電極２およびヒートスプレッダ３に接触しないようにするためには、第１の導電部材４および第２の導電部材５の厚みは厚くするほうが良い。しかしながら、第１の導電部材４および第２の導電部材５の厚みが厚いと、動作時の電流値および熱拡散に対する抵抗値が高まることになる。したがって、モジュールの動作条件により第１の導電部材４および第２の導電部材５の厚みを調整する必要があるため、第１の導電部材４および第２の導電部材５の厚みの寸法は０．０５ｍｍ以上１ｍｍ以下が好ましい。
封止樹脂６は、半導体素子１と、電極２と、ヒートスプレッダ３と、配線Ｌ１、Ｌ２を封止する。封止樹脂６は少なくとも半導体素子１の第１の面１Ａおよび第２の面１Ｂを封止していればよい。本実施の形態では、ヒートスプレッダ３の第２の平面３Ａと対向する平面は封止樹脂６から露出している。また、配線Ｌ１、Ｌ２は封止樹脂６から外方に突出している。封止樹脂６を構成する材料は、任意の絶縁性材料とすることができる。封止樹脂６を構成する材料は、たとえばエポキシ系の樹脂である。
図１および図２を参照して、半導体素子１と電極２との位置関係を説明する。図２は、半導体素子１と電極２との位置関係を示す平面図であり、より詳しくは、半導体素子１の第１の面１Ａと電極２の第１の平面２Ａとの位置関係を示す平面図である。
ここで、図１から図５において、距離７は、半導体素子１の第１の面１Ａの端１Ｃと、電極２の第１の平面２Ａの端２Ｂとの間の横方向（水平方向）の距離を示している。距離８は、半導体素子１の第１の面１Ａと、電極２の第１の平面２Ａとの間の縦方向（垂直方向）の距離を示している。距離９は、半導体素子１の第２の面１Ｂの端１Ｄと、ヒートスプレッダ３の第２の平面３Ａの端３Ｂの間の横方向（水平方向）の距離を示している。距離１０は、半導体素子１の第２の面１Ｂと、ヒートスプレッダ３の第２の平面３Ａとの間の縦方向（垂直方向）の距離を示している。
本実施の形態では、半導体素子１と、電極２と、ヒートスプレッダ３とが封止樹脂６に封止された状態で、半導体素子１に電極２が重ねられた方向から見て、第１の平面２Ａの外形全体が第１の面１Ａの外形の内側に位置している。また第１の平面２Ａの外形全体は第１の面１Ａの外形に位置していてもよい。半導体素子１に電極２が重ねられた方向とは、第１の面１Ａに垂直な方向である。
本実施の形態では、半導体素子１の第１の面１Ａは四辺を有している。第１の面１Ａの外形は四辺を有する矩形状に形成されている。第１の面１Ａは、各辺１Ｅ、１Ｆ、１Ｇ、１Ｈを有している。
本実施の形態では、電極２の第１の平面２Ａは四辺を有している。第１の平面２Ａの外形は四辺を有する矩形状に形成されている。第１の平面２Ａは、各辺２Ｃ、２Ｄ、２Ｅ、２Ｆを有している。
距離７は、辺１Ｅと辺２Ｃとの間の距離７Ａ、辺１Ｆと辺２Ｄとの間の距離７Ｂ、辺１Ｇと辺２Ｅとの間の距離７Ｃ、辺１Ｈと辺２Ｆとの間の距離７Ｄを含んでいる。距離８は、辺１Ｉと辺３Ｃとの間の距離８Ａ、辺１Ｊと辺３Ｄとの間の距離８Ｂ、辺１Ｋと辺３Ｅとの間の距離８Ｃ、辺１Ｌと辺３Ｆとの間の距離８Ｄを含んでいる。
図１および図３を参照して、半導体素子１とヒートスプレッダ３との位置関係を説明する。図３は、半導体素子１とヒートスプレッダ３との位置関係を示す平面図であり、より詳しくは、半導体素子１の第２の面１Ｂとヒートスプレッダ３の第２の平面３Ａとの位置関係を示す平面図である。
本実施の形態では、半導体素子１と、電極２と、ヒートスプレッダ３とが封止樹脂６に封止された状態で、半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の平面３Ａの外形全体が第２の面１Ｂの外形の外側に位置している。また第２の平面３Ａの外形全体は第２の面１Ｂの外形の内側に位置していてもよい。半導体素子１にヒートスプレッダ３が重ねられた方向とは、第２の面１Ｂに垂直な方向である。
本実施の形態では、半導体素子１の第２の面１Ｂは四辺を有している。第２の面１Ｂの外形は四辺を有する矩形状に形成されている。第２の面１Ｂは、各辺１Ｉ、１Ｊ、１Ｋ、１Ｌを有している。
本実施の形態では、ヒートスプレッダ３の第２の平面３Ａは四辺を有している。第２の平面３Ａの外形は四辺を有する矩形状に形成されている。第２の平面３Ａは、各辺３Ｃ、３Ｄ、３Ｅ、３Ｆを有している。
次に、図４〜図７を参照して、熱応力の集中および剥離率について説明する。
図４は半導体素子１の第１の面１Ａの端１Ｃと、電極２の第１の平面２Ａの端２Ｂとの横方向の位置関係を示している。図４を参照して、第１の面１Ａおよび第１の平面２Ａと平行な方向をｘ軸とし、ｘ軸において半導体素子１の中央方向をマイナスとし、外側方向をプラスとする。半導体素子１の第１の面１Ａの端１Ｃの位置をｘ＝０とし、電極２の第１の平面２Ａの端２Ｂの位置をｘとする。
図４は半導体素子１の第１の面１Ａの端１Ｃと、電極２の第１の平面２Ａの端２Ｂとの横方向の位置関係を示している。図４を参照して、第１の面１Ａおよび第１の平面２Ａと平行な方向をｘ軸とし、ｘ軸において半導体素子１の中央方向をマイナスとし、外側方向をプラスとする。半導体素子１の第１の面１Ａの端１Ｃの位置をｘ＝０とし、電極２の第１の平面２Ａの端２Ｂの位置をｘとする。
図５は半導体素子１の第２の面１Ｂの端１Ｄと、ヒートスプレッダ３の第２の平面３Ａの端３Ｂとの位置関係を示している。図５を参照して、第２の面１Ｂおよび第２の平面３Ａと平行な方向をｘ軸とし、ｘ軸において半導体素子１の中央方向をマイナスとし、外側方向をプラスとする。半導体素子１の第２の面１Ｂの端１Ｄの位置をｘ＝０とし、ヒートスプレッダ３の第２の平面３Ａの端３Ｂの位置をｘとする。
図６に、半導体素子１の第１の面１Ａの端１Ｃの近傍のせん断応力値の計算結果を示す。せん断応力値は、ｘ＝０、すなわち半導体素子１の第１の面１Ａの端１Ｃの位置と電極２の第１の平面２Ａの端２Ｂの位置が同じときに最大となった。
図７に実際の実験結果を示す。図１に示す構造の試料を作成して実験を行った。図６に示す計算結果と同様、半導体素子１の第１の面１Ａの端１Ｃと電極２の第１の平面２Ａの端２Ｂとの距離が短くなるほど剥離率が高くなった。これらの結果から、半導体素子１の第１の面１Ａの辺と電極２の第１の平面２Ａの辺の位置が重なる、または交差する場合、その場所において応力が高まることがわかった。そして、その場所において応力の均等分布を乱す集中点が生じ、選択的に剥離が生じることがわかった。
なお、半導体素子１の第２の面１Ｂの端１Ｄの近傍のせん断応力値および剥離率についても半導体素子１の第１の面１Ａの端１Ｃの近傍のせん断応力値および剥離率と同様の傾向となることがわかった。
続いて、図８と図９を参照して、応力集中点を説明する。図８は、半導体素子１と電極２の位置関係を示すものであり、より詳しくは、電極２側の半導体素子１の第１の面１Ａと電極２の第１の平面２Ａとの位置関係を示す平面図である。
半導体素子１の第１の面１Ａの辺１Ｇは、電極２の第１の平面２Ａの辺２Ｄおよび２Ｆの各々と交差点１１で交差している。このとき、交差点１１の半導体素子１の第１の面１Ａ上の点１１Ｂにおいて、図６に示すように応力が高まる。この結果、交差点１１から剥離が発生し、進展していくこととなる。この応力集中点をなくすためには、平面図における交差点１１のような半導体素子１の第１の面１Ａの辺と電極２の第１の平面２Ａの辺が交差する点を持たなくすればよい。すなわち、半導体素子１の電極２への投影面である半導体素子１の第１の面１Ａが電極２の第１の平面２Ａにすべて含まれている、または電極２の半導体素子１への投影面である電極２の第１の平面２Ａが半導体素子１の第１の面１Ａにすべて含まれていればよい。これは半導体素子１の第２の面１Ｂとヒートスプレッダ３の第２の平面３Ａとの位置関係についても同様である。
次に、本実施の形態の作用効果について説明する。
上記の通り本発明者らは、鋭意検討した結果、半導体素子１に電極２が重ねられた方向から見て、半導体素子１の第１の面１Ａと電極２の第１の平面２Ａとが交差した箇所において半導体素子１の第１の面１Ａと封止樹脂６との間に熱応力が集中することを見出した。また、半導体素子１にヒートスプレッダ３が重ねられた方向から見て、半導体素子１の第２の面１Ｂにヒートスプレッダ３の第２の平面３Ａが交差した箇所において半導体素子１の第２の面１Ｂと封止樹脂６との間に熱応力が集中することを見出した。
上記の通り本発明者らは、鋭意検討した結果、半導体素子１に電極２が重ねられた方向から見て、半導体素子１の第１の面１Ａと電極２の第１の平面２Ａとが交差した箇所において半導体素子１の第１の面１Ａと封止樹脂６との間に熱応力が集中することを見出した。また、半導体素子１にヒートスプレッダ３が重ねられた方向から見て、半導体素子１の第２の面１Ｂにヒートスプレッダ３の第２の平面３Ａが交差した箇所において半導体素子１の第２の面１Ｂと封止樹脂６との間に熱応力が集中することを見出した。
本実施の形態の半導体装置１００によれば、半導体素子１に電極２が重ねられた方向から見て、第１の平面２Ａの外形全体が第１の面１Ａの外形の内側および外側のいずれかに位置し、かつ半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の平面３Ａの外形全体が第２の面１Ｂの外形の内側および外側のいずれかに位置している。このため、半導体素子の第１の面１Ａと電極２の第１の平面２Ａとは交差せず、半導体素子１の第２の面１Ｂとヒートスプレッダ３の第２の平面３Ａとは交差しない。したがって、半導体素子１の第１の面１Ａと封止樹脂６との間に熱応力が集中することを抑制でき、かつ半導体素子１の第２の面１Ｂと封止樹脂６との間に熱応力が集中することを抑制できる。これにより、半導体素子１の第１の面１Ａと封止樹脂６との界面での剥離欠陥の発生を抑制でき、かつ半導体素子１の第２の面１Ｂと封止樹脂６との界面での剥離欠陥の発生を抑制できる。
また、本実施の形態の半導体装置１００によれば、半導体素子１の構成材料は、炭化珪素（ＳｉＣ）および窒化ガリウム（ＧａＮ）のいずれかであることが好ましい。これにより、半導体素子１の構成材料が珪素（Ｓｉ）である場合に比べて高耐圧および高耐熱が可能となる。
また、本実施の形態の半導体装置１００によれば、電極２およびヒートスプレッダ３は、銅を含む材質よりなることが好ましい。これにより、高熱伝導による半導体素子１の発熱拡散と低抵抗による高効率電気伝導が可能となる。
（実施の形態２）
本発明の実施の形態２の半導体装置について説明する。以下、特に説明しない限り、実施の形態と同一の構成には同一の符号を付し、説明を繰り返さない。このことは、以下の実施の形態３および４でも同様である。
本発明の実施の形態２の半導体装置について説明する。以下、特に説明しない限り、実施の形態と同一の構成には同一の符号を付し、説明を繰り返さない。このことは、以下の実施の形態３および４でも同様である。
再び図１および図２を参照して、本実施の形態の半導体装置では、半導体素子１に電極２が重ねられた方向から見て、第１の面１Ａの外形の四辺の各々は第１の平面２Ａの外形の四辺の各々と並走するように配置されている。本実施の形態では、辺１Ｅと辺２Ｃ、辺１Ｆと辺２Ｄ、辺１Ｇと辺２Ｅ、辺１Ｈと辺２Ｆはそれぞれ平行または略平行に配置されている。互いに並走する第１の面１Ａの外形の一辺と第１の平面２Ａの外形の一辺との間の距離は、四辺において同じである。つまり、距離７Ａ〜７Ｄは互いに同じ寸法を有している。
また再び図１および図３を参照して、本実施の形態の半導体装置では、半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の面１Ｂの外形の四辺の各々は第２の平面３Ａの外形の四辺の各々と並走するように配置されている。本実施の形態では、辺１Ｅと辺２Ｃ、辺１Ｆと辺２Ｄ、辺１Ｇと辺２Ｅ、辺１Ｈと辺２Ｆはそれぞれ平行または略平行に配置されている。互いに並走する第２の面１Ｂの外形の一辺と第１の平面２Ａの外形の一辺との間の距離は、四辺において同じである。つまり、距離８Ａ〜８Ｄは互いに同じ寸法を有している。
本実施の形態の半導体装置によれば、互いに並走する第１の面１Ａの外形の一辺と第１の平面２Ａの外形の一辺との間の距離は四辺において同じであるため、四辺の各辺に熱応力が同様に分布する。したがって、四辺において熱応力の偏りが抑えられるため、より高い剥離耐性を得ることができる。
また、本実施の形態の半導体装置によれば、互いに並走する第２の面１Ｂの外形の一辺と第１の平面２Ａの外形の一辺との間の距離は四辺において同じであるため、四辺の各辺に熱応力が同様に分布する。したがって、四辺において熱応力の偏りが抑えられるため、より高い剥離耐性を得ることができる。
なお、半導体素子１の第１の面１Ａの端１Ｃおよび第２の面１Ｂの端１Ｄにおいて均一の応力を有する構造にする場合、半導体素子１の形状は円柱形となる。しかし、その場合には、半導体素子１を製造する工程の難易度および工程数の増加ならびに半導体素子１の元となる基板の利用効率の悪さから大幅なコスト増加が必要となる。したがって、半導体素子１の形状は六面が長方形からなる直方体であることが好ましい。
（実施の形態３）
図１０を参照して、本発明の実施の形態３の半導体装置１００では、半導体素子１に電極２が重ねられた方向から見て、第１の面１Ａの外形の内側に第１の平面２Ａの外形全体が位置している。また、半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の面１Ｂの外形の内側に第２の平面３Ａの外形全体が位置している。
図１０を参照して、本発明の実施の形態３の半導体装置１００では、半導体素子１に電極２が重ねられた方向から見て、第１の面１Ａの外形の内側に第１の平面２Ａの外形全体が位置している。また、半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の面１Ｂの外形の内側に第２の平面３Ａの外形全体が位置している。
本実施の形態の半導体装置１００では、電極２およびヒートスプレッダ３の面積が小さくなるため、半導体素子１の第１の面１Ａおよび第２の面１Ｂにかかる熱応力を小さくすることができる。
（実施の形態４）
図１１を参照して、本発明の実施の形態４の半導体装置１００では、半導体素子１に電極２が重ねられた方向から見て、第１の面１Ａの外形の外側に第１の平面２Ａの外形全体が位置している。また、半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の面１Ｂの外形の外側に第２の平面３Ａの外形全体が位置している。
図１１を参照して、本発明の実施の形態４の半導体装置１００では、半導体素子１に電極２が重ねられた方向から見て、第１の面１Ａの外形の外側に第１の平面２Ａの外形全体が位置している。また、半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の面１Ｂの外形の外側に第２の平面３Ａの外形全体が位置している。
本実施の形態の半導体装置１００では、電極２およびヒートスプレッダ３の面積が大きくなるため、流れる電流に対する抵抗値は下がり、かつ放熱特性を高めることができる。これにより、半導体素子１の発する熱を効率よく放熱することができ、剥離を低減することができる。
（実施の形態５）
図１２を参照して、本発明の実施の形態５の半導体装置１００では、半導体素子１に電極２が重ねられた方向から見て、第１の面１Ａの外形の外側に第１の平面２Ａの外形が位置している。半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の面１Ｂの外形の内側に第２の平面３Ａの外形が位置している。
図１２を参照して、本発明の実施の形態５の半導体装置１００では、半導体素子１に電極２が重ねられた方向から見て、第１の面１Ａの外形の外側に第１の平面２Ａの外形が位置している。半導体素子１にヒートスプレッダ３が重ねられた方向から見て、第２の面１Ｂの外形の内側に第２の平面３Ａの外形が位置している。
本実施の形態の半導体装置１００では、電極２の面積が大きくなるため、電極２に流れる電流に対する抵抗値は下がり、かつ放熱特性を高めることができる。これにより、半導体素子１の発する熱を効率よく放熱することができ、第１の面１Ａと封止樹脂６との界面での剥離を低減することができる。また、ヒートスプレッダ３の面積が小さくなるため、半導体素子１の第２の面１Ｂにかかる熱応力を小さくすることができる。
（実施の形態６）
図１３および図１４を参照して、本発明の実施の形態６の半導体装置１００では、半導体素子１はトランジスタである。図１３は本実施の形態の一の半導体装置１００を示している。本実施の形態の一の半導体装置１００は、図１０に示す実施の形態３の半導体装置１００と同様の構成を備えている。図１４は本実施の形態の他の半導体装置１００を示している。本実施の形態の他の半導体装置１００は図１１に示す実施の形態４の半導体装置１００と同様の構成を備えている。半導体素子１がトランジスタの場合、ゲート電圧を印加する電極が必要となる。本実施の形態の半導体装置１００はボンディングワイヤ１３および電極１４を備えている。電極１４からボンディングワイヤ１３を半導体素子１に接続することにより、ゲート電圧を印加することができる。
図１３および図１４を参照して、本発明の実施の形態６の半導体装置１００では、半導体素子１はトランジスタである。図１３は本実施の形態の一の半導体装置１００を示している。本実施の形態の一の半導体装置１００は、図１０に示す実施の形態３の半導体装置１００と同様の構成を備えている。図１４は本実施の形態の他の半導体装置１００を示している。本実施の形態の他の半導体装置１００は図１１に示す実施の形態４の半導体装置１００と同様の構成を備えている。半導体素子１がトランジスタの場合、ゲート電圧を印加する電極が必要となる。本実施の形態の半導体装置１００はボンディングワイヤ１３および電極１４を備えている。電極１４からボンディングワイヤ１３を半導体素子１に接続することにより、ゲート電圧を印加することができる。
次に半導体装置１００の製造方法の一例を説明する。炭化珪素（ＳｉＣ）などの半導体基板上で作成され、ダイシングにて分割されてなる半導体素子１が、はんだなどの第２の導電部材５を用いて銅（Ｃｕ）などからなるヒートスプレッダ３上に電気的および物理的に接続される。
そして、必要に応じて、半導体素子１の表面上に接続されたボンディングワイヤ１３を介して電極１４と半導体素子１とが電気的に接続される。その後はんだなどの第１の導電部材４を用いて半導体素子１と電極２とが電気的および物理的に接続される。次に、半導体素子１、電極２、ヒートスプレッダ３などが封止樹脂６で封止される。この封止は、熱硬化性の封止樹脂を用いて行われる。この封止はたとえばトランスファー成形により行われる。封止樹脂６にはエポキシ樹脂またはフィラーなどを含むエポキシ樹脂の複合材を用いることが好ましい。
以下、本発明の実施例について説明する。
本発明の実施例では、２次元軸対称モデルを用いてpin-fin付基板構造を検討した。そして、シミュレーションにより有限要素解析の熱応力解析を行った。
本発明の実施例では、２次元軸対称モデルを用いてpin-fin付基板構造を検討した。そして、シミュレーションにより有限要素解析の熱応力解析を行った。
図１５に解析モデルに与えた熱履歴を示す。初期温度の２３０℃は、はんだ付けの温度になる。この時点では解析ソフトのデス機能により樹脂を存在させていない。次に室温（２５℃）まで降温した後、再び１４０℃まで昇温した。１４０℃は樹脂のキュア温度であり、１４０℃になった時点でバース機能により樹脂を生じさせた。そのため樹脂の応力フリー温度は１４０℃であり、その他の部材の応力フリー温度は２３０℃となる。最後に−４０℃まで降温させた。−４０℃はヒートサイクル試験の最低温度であり、応力や反りを−４０℃で評価した。その理由は、応力フリー温度が２３０℃（樹脂にとっては１４０℃）と高温側であるため、最低温度の時に応力や反りが最大となるからである。
半導体素子（チップ）上構造のチップ端の樹脂剥離への影響を評価するために、炭化珪素（ＳｉＣ）チップの角部において炭化珪素（ＳｉＣ）チップと樹脂との界面に発生するせん断応力を算出した。有限要素シミュレーションではモデルの角部が特異点となり応力が高く見積もられるため、角部から０．１ｍｍ内側の値をチップ端せん断応力とした。
図１６にせん断応力値計算時の構造を示す。表１に計算に用いた各数値を示す。図６に計算結果を示す。なお、電極とチップとの間のはんだの幅は、電極の幅が４ｍｍ以下の場合は電極と同じ寸法とし、電極の幅が４ｍｍ以上の場合は４ｍｍで固定した。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１ 半導体素子、１Ａ 第１の面、１Ｂ 第２の面、１Ｃ，１Ｄ，２Ｂ，３Ｂ 端、１Ｅ，１Ｆ，１Ｇ，１Ｈ，１Ｉ，１Ｊ，１Ｋ，１Ｌ，２Ｃ，２Ｄ，２Ｅ，２Ｆ，３Ｃ，３Ｄ，３Ｅ，３Ｆ 辺、２ 電極、２Ａ 第１の平面、３ ヒートスプレッダ、３Ａ 第２の平面、４ 第１の導電部材、５ 第２の導電部材、６ 封止樹脂、７，７Ａ，７Ｂ，７Ｃ，７Ｄ，８，８Ａ，８Ｂ，８Ｃ，８Ｄ，９，１０ 距離、１１ 交差点、１３ ボンディングワイヤ、１４ 電極、１００ 半導体装置、Ｌ１，Ｌ２ 配線。
Claims (7)
- 第１の面および前記第１の面に対向する第２の面を有する半導体素子と、
前記第１の面との接続部分を有する第１の平面を含む平板状の電極と、
前記第２の面との接続部分を有する第２の平面を含む平板状のヒートスプレッダと、
前記半導体素子と、前記電極と、前記ヒートスプレッダとを封止する封止樹脂とを備え、
前記半導体素子と、前記電極と、前記ヒートスプレッダとが封止樹脂に封止された状態で、前記半導体素子に前記電極が重ねられた方向から見て、前記第１の平面の外形全体が前記第１の面の外形の内側２ｍｍ以上８ｍｍ以下および外側２ｍｍ以上６ｍｍ以下のいずれかに位置し、かつ前記半導体素子に前記ヒートスプレッダが重ねられた方向から見て、前記第２の平面の外形全体が前記第２の面の外形の内側２ｍｍ以上８ｍｍ以下および外側２ｍｍ以上６ｍｍ以下のいずれかに位置している、半導体装置。 - 前記半導体素子に前記電極が重ねられた方向から見て、前記第１の面の外形の内側に前記第１の平面の外形全体が位置しており、
前記半導体素子に前記ヒートスプレッダが重ねられた方向から見て、前記第２の面の外形の内側に前記第２の平面の外形全体が位置している、請求項１に記載の半導体装置。 - 前記半導体素子に前記電極が重ねられた方向から見て、前記第１の面の外形の外側に前記第１の平面の外形全体が位置しており、
前記半導体素子に前記ヒートスプレッダが重ねられた方向から見て、前記第２の面の外形の外側に前記第２の平面の外形全体が位置している、請求項１に記載の半導体装置。 - 前記第１の面の外形および前記第１の平面の外形はそれぞれ四辺を有する矩形状に形成されており、
前記半導体素子に前記電極が重ねられた方向から見て、前記第１の面の外形の四辺の各々は前記第１の平面の外形の四辺の各々と並走するように配置されており、
互いに並走する前記第１の面の外形の一辺と前記第１の平面の外形の一辺との間の距離は、前記四辺において同じである、請求項１〜３のいずれか１項に記載の半導体装置。 - 前記第２の面の外形および前記第２の平面の外形はそれぞれ四辺を有する矩形状に形成されており、
前記半導体素子に前記ヒートスプレッダが重ねられた方向から見て、前記第２の面の外形の四辺の各々は前記第２の平面の外形の四辺の各々と並走するように配置されており、
互いに並走する前記第２の面の外形の一辺と前記第２の平面の外形の一辺との間の距離は、前記四辺において同じである、請求項１〜４のいずれか１項に記載の半導体装置。 - 前記半導体素子の構成材料は、炭化珪素および窒化ガリウムのいずれかである、請求項１〜５のいずれか１項に記載の半導体装置。
- 前記電極および前記ヒートスプレッダは、銅を含む材質よりなる、請求項１〜６のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015016535A JP6316221B2 (ja) | 2015-01-30 | 2015-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015016535A JP6316221B2 (ja) | 2015-01-30 | 2015-01-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016143694A JP2016143694A (ja) | 2016-08-08 |
| JP6316221B2 true JP6316221B2 (ja) | 2018-04-25 |
Family
ID=56568913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015016535A Active JP6316221B2 (ja) | 2015-01-30 | 2015-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6316221B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180095590A (ko) | 2016-01-19 | 2018-08-27 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체 장치 및 전력용 반도체 장치를 제조하는 방법 |
| JP6515841B2 (ja) * | 2016-03-09 | 2019-05-22 | 株式会社デンソー | 電子装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001545A (en) * | 1988-09-09 | 1991-03-19 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
| JPH0278234A (ja) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | 半導体装置 |
| JPH04113657A (ja) * | 1990-09-03 | 1992-04-15 | Nec Ic Microcomput Syst Ltd | Ｉｃパッケージ |
| JPH04312934A (ja) * | 1991-03-29 | 1992-11-04 | Mitsubishi Electric Corp | 集積回路装置 |
| JP2914409B2 (ja) * | 1991-12-10 | 1999-06-28 | 富士電機株式会社 | 半導体素子 |
| JP3780061B2 (ja) * | 1997-04-17 | 2006-05-31 | 株式会社日立製作所 | 面実装型半導体装置 |
| JP2012069640A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置及び電力用半導体装置 |
| JP2012195454A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 半導体装置 |
| JP2013069825A (ja) * | 2011-09-22 | 2013-04-18 | Hitachi Automotive Systems Ltd | 両面冷却型半導体パワーモジュール |
| JP5823798B2 (ja) * | 2011-09-29 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2013101993A (ja) * | 2011-11-07 | 2013-05-23 | Denso Corp | 半導体装置 |
-
2015
- 2015-01-30 JP JP2015016535A patent/JP6316221B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016143694A (ja) | 2016-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5900620B2 (ja) | 半導体装置 | |
| US10170433B2 (en) | Insulated circuit board, power module and power unit | |
| JP6885175B2 (ja) | 半導体装置 | |
| JP6439389B2 (ja) | 半導体装置 | |
| US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
| US10529656B2 (en) | Semiconductor device | |
| EP3026701A1 (en) | Power module and manufacturing method thereof | |
| JP7040032B2 (ja) | 半導体装置 | |
| US20150206864A1 (en) | Semiconductor Device | |
| JP6125089B2 (ja) | パワー半導体モジュールおよびパワーユニット | |
| US10658273B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6139329B2 (ja) | セラミック回路基板及び電子デバイス | |
| JP6480856B2 (ja) | 半導体モジュール | |
| JP2012074730A (ja) | 電力用半導体モジュール | |
| JP6316221B2 (ja) | 半導体装置 | |
| JP2018098282A (ja) | 半導体装置 | |
| JP2014187264A (ja) | 半導体装置 | |
| JP6643481B2 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
| JP6860334B2 (ja) | 半導体装置 | |
| KR20170024254A (ko) | 파워 반도체 모듈 및 이의 제조 방법 | |
| KR101766082B1 (ko) | 파워모듈 | |
| JP7106981B2 (ja) | 逆導通型半導体装置 | |
| JP5840102B2 (ja) | 電力用半導体装置 | |
| WO2014045758A1 (ja) | パワー半導体モジュール | |
| JP2017073406A (ja) | 電極リードおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161031 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180327 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6316221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |