JP2014187264A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014187264A JP2014187264A JP2013061864A JP2013061864A JP2014187264A JP 2014187264 A JP2014187264 A JP 2014187264A JP 2013061864 A JP2013061864 A JP 2013061864A JP 2013061864 A JP2013061864 A JP 2013061864A JP 2014187264 A JP2014187264 A JP 2014187264A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- insulating substrate
- electrically connected
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】温度サイクル試験に対する信頼性の高い半導体装置を提供する。
【解決手段】一の実施形態による半導体装置は、絶縁基板と、前記絶縁基板に設けられた少なくとも1つの半導体チップとを備える。さらに、前記装置は、前記半導体チップに電気的に接続された接続部を有する配線ターミナルと、前記半導体チップと前記接続部とを包囲する包囲枠とを備える。さらに、前記装置は、前記半導体チップと前記接続部とを覆うように前記包囲枠内に設けられた埋込材と、前記埋込材の表面に設けられた押圧部とを備える。
【選択図】図1
【解決手段】一の実施形態による半導体装置は、絶縁基板と、前記絶縁基板に設けられた少なくとも1つの半導体チップとを備える。さらに、前記装置は、前記半導体チップに電気的に接続された接続部を有する配線ターミナルと、前記半導体チップと前記接続部とを包囲する包囲枠とを備える。さらに、前記装置は、前記半導体チップと前記接続部とを覆うように前記包囲枠内に設けられた埋込材と、前記埋込材の表面に設けられた押圧部とを備える。
【選択図】図1
Description
本発明の実施形態は、半導体装置に関する。
従来の電力用半導体装置は、例えば、少なくとも1つの半導体チップと、半導体チップに電気的に接続された接続部が設けられた配線ターミナルとを備えている。このような半導体装置は、熱疲労試験(TFT:Thermal Fatigue Test)などの温度サイクル試験の際に、接続部に反りが生じたり、半導体チップと接続部とを接続する接合材(例えば、はんだ)にクラックが発生するなど、接続部に不具合が発生する可能性がある。
温度サイクル試験に対する信頼性の高い半導体装置を提供する。
一の実施形態による半導体装置は、絶縁基板と、前記絶縁基板に設けられた少なくとも1つの半導体チップとを備える。さらに、前記装置は、前記半導体チップに電気的に接続された接続部を有する配線ターミナルと、前記半導体チップと前記接続部とを包囲する包囲枠とを備える。さらに、前記装置は、前記半導体チップと前記接続部とを覆うように前記包囲枠内に設けられた埋込材と、前記埋込材の表面に設けられた押圧部とを備える。
以下、本発明の実施形態を、図面を参照して説明する。
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す平面図である。図2は、図1のA−A線に沿った断面図である。
図1は、第1実施形態の半導体装置の構造を示す平面図である。図2は、図1のA−A線に沿った断面図である。
以下、本実施形態の半導体装置の構造を、主に図1を参照しつつ、必要に応じて図2も参照して説明する。
図1に示すように、本実施形態の半導体装置は、放熱板1と、絶縁基板2と、表面導電膜3a〜3eと、裏面導電膜4(図2参照)と、IGBT(Insulated Gate Bipolar Transistor)チップ11a、11bと、FRD(Fast Recovery Diode)チップ12a〜12dと、配線ターミナル13a、13bと、ボンディングワイヤ14a、14bと、包囲枠21a、21bと、埋込材22a、22bとを備えている。
表面導電膜3a〜3eは、絶縁基板2の表面側に形成され、裏面導電膜4は、絶縁基板2の裏面側に形成されている。絶縁基板2は、例えばセラミックス基板である。表面導電膜3a〜3eと裏面導電膜4は例えば、金属で形成された金属板である。
絶縁基板2は、裏面導電膜4を介して放熱板1上に配置されている。絶縁基板2は、接合材6(図2参照)により放熱板1に接合されている。放熱板1は例えば、熱伝導率の高い金属で形成されている。接合材6は例えば、はんだや、熱伝導性の良好な金属材(例えば、Ag(銀)ペーストやCu(銅)ペースト)である。符号H1〜H8は、放熱板1に設けられたネジ穴を示す。
図1は、放熱板1や絶縁基板2の主面に平行で、互いに垂直なX方向およびY方向と、放熱板1や絶縁基板2の主面に垂直なZ方向とを示している。本明細書は、+Z方向を上方向として取り扱い、−Z方向を下方向として取り扱う。例えば、放熱板1と絶縁基板2との位置関係は、放熱板1が絶縁基板2の下方に位置していると表現される。
IGBTチップ11aとFRDチップ12a、12bは、表面導電膜3aを介して絶縁基板2上に配置されている。また、IGBTチップ11bとFRDチップ12c、12dは、表面導電膜3cを介して絶縁基板2上に配置されている。
IGBTチップ11a、11bは、IGBTと呼ばれるトランジスタを備える半導体チップである。FRDチップ12a〜12dは、FRDと呼ばれるダイオードを備える半導体チップである。IGBTチップ11a、11bとFRDチップ12a〜12dは、接合材5(図2参照)により表面導電膜3a、3cに電気的に接続されている。接合材5は例えば、はんだや、導電性の金属材(例えば、AgペーストやCuペースト)である。
配線ターミナル13aは、IGBTチップ11aに電気的に接続された接続部P1と、FRDチップ12aに電気的に接続された接続部P2と、FRDチップ12bに電気的に接続された接続部P3とを有している。配線ターミナル13aはさらに、表面導電膜3cに電気的に接続されている。
配線ターミナル13bは、IGBTチップ11bに電気的に接続された接続部P4と、FRDチップ12cに電気的に接続された接続部P5と、FRDチップ12dに電気的に接続された接続部P6とを有している。配線ターミナル13bはさらに、表面導電膜3eに電気的に接続されている。
配線ターミナル13a、13bは、例えば金属で形成されている。配線ターミナル13a、13bの接続部P1〜P6は、接合材5(図2参照)によりIGBTチップ11a、11bやFRDチップ12a〜12dに電気的に接続されている。
IGBTチップ11aとFRDチップ12a、12bは、表面導電膜3aと配線ターミナル13aにより並列接続されている。また、IGBTチップ11bとFRDチップ12c、12dは、表面導電膜3cと配線ターミナル13bにより並列接続されている。
ボンディングワイヤ14aは、IGBTチップ11aと表面導電膜3bとを電気的に接続している。また、ボンディングワイヤ14bは、IGBTチップ11bと表面導電膜3dとを電気的に接続している。ボンディングワイヤ14a、14bはそれぞれ、IGBTチップ11a、11bのゲートに接続されている。ボンディングワイヤ14a、14bは例えば、直径350μmのアルミニウム製のボンディングワイヤである。
なお、ボンディングワイヤ14aは、正確には図2の断面図には現れないが、説明の便宜のため図2に図示されている。これは、後述する図3でも同様である。
包囲枠21a、21bは、環状の形状を有している。包囲枠21aは、表面導電膜3aを介して絶縁基板2上に配置されており、IGBTチップ11a、FRDチップ12a、12b、および接続部P1〜P3を包囲している。また、包囲枠21bは、表面導電膜3cを介して絶縁基板2上に配置されており、IGBTチップ11b、FRDチップ12c、12d、および接続部P4〜P6を包囲している。
本実施形態の包囲枠21a、21bは、絶縁材料で形成されている。この絶縁材料の例は、樹脂またはセラミックスである。包囲枠21a、21bは例えば、シリコーン樹脂、エポキシ樹脂、はんだ、Agペースト、Cuペースト等の接合材により表面導電膜3a、3cに接合されている。
なお、包囲枠21a、21bは、金属材料等の導電材料で形成してもよい。この場合、包囲枠21a、21bとボンディングワイヤ14a、14bとの距離を広くとることなどにより、包囲枠21a、21bとボンディングワイヤ14a、14bとの間の絶縁性を確保することが望ましい。
埋込材22aは、IGBTチップ11a、FRDチップ12a、12b、および接続部P1〜P3を覆うように包囲枠21a内に埋め込まれている。また、埋込材22bは、IGBTチップ11b、FRDチップ12c、12d、および接続部P4〜P6を覆うように包囲枠21b内に埋め込まれている。
本実施形態の埋込材22a、22bは、樹脂で形成されている。この樹脂の例は、エポキシ樹脂である。埋込材22a、22bは例えば、包囲枠21a、21b内に液体エポキシ樹脂を注入し、液体エポキシ樹脂を固化させることにより形成される。埋込材22a、22bは例えば、荷重を伝達可能な硬さを有する絶縁材料であれば、エポキシ樹脂以外の絶縁材料で形成してもよい。
埋込材22a、22bはそれぞれ、ボンディングワイヤ14a、14bの接続後に埋め込まれる。理由は、ボンディングワイヤ14a、14bの接続前に埋込材22a、22bを埋め込むと、ボンディングワイヤ14a、14bをIGBTチップ11a、11bに接続できなくなるからである。その結果、ボンディングワイヤ14a、14bはそれぞれ、埋込材22a、22b内に部分的に埋め込まれる(図2参照)。
図1と図2は、埋込材22a、22bが存在する領域を、ドットで示している。なお、図1は、説明の便宜上、埋込材21a、22bにより覆われたIGBTチップ11a、11b、FRDチップ12a〜12d、および接続部P1〜P6の輪郭線を、削除せずに図示している。
図3は、第1実施形態の半導体装置の構造を示す断面図である。図4は、図3のB−B線に沿った断面図である。図3や図4は、図1や図2の放熱板1に筐体(ケース)31を取り付けた後の半導体装置を示す。
以下、本実施形態の半導体装置の構造を、主に図3を参照しつつ、必要に応じて図4も参照して説明する。
図3に示すように、本実施形態の半導体装置はさらに、筐体31と、タッピングネジ32と、六角ナット33と、外部電力端子34と、外部信号端子35とを備えている。
筐体31は、放熱板1や絶縁基板2を覆うように放熱板1に取り付けられている。放熱板1と筐体31は、タッピングネジ32により締結されている。放熱板1と筐体31は、タッピングネジ32以外の締結具により締結されていてもよい。例えば、放熱板1と筐体31は、筐体31にネジ穴を設けて通常のネジで締結してもよい。六角ナット33、外部電力端子34、および外部信号端子35は、筐体31に取り付けられている。本実施形態の筐体31は、絶縁材料(例えば樹脂)で形成されている。
本実施形態の筐体31は、埋込材22a、22bと対向する位置に押圧部31a、31bを有している。押圧部31a、31bの長さは、放熱板1と筐体31がタッピングネジ32により十分に締結される前に押圧部31a、31bと埋込材22a、22bとが接触するように設定されている。すなわち、押圧部31a、31bは、埋込材22a、22bの方向に突出している。よって、放熱板1と筐体31がタッピングネジ32により十分に締結されると、押圧部31a、31bが埋込材22a、22bの表面(上面)を押圧することとなる。埋込材22a、22bの表面に対する押圧部31a、31bの突出量は、例えば0.1〜0.2mmである。
なお、押圧部31a、31bは、本実施形態では筐体31の一部であるが、埋込材22a、22bの表面を押圧可能な部材であれば、筐体31以外の部材でもよい。ただし、筐体31の一部が押圧部31a、31bであると、例えば、筐体31と別に押圧部31a、31bを用意する必要がなくなり、半導体装置の製造コストを低減することができる。
本実施形態の半導体装置は、放熱板1と筐体31をタッピングネジ32により締結した後に、筐体31内にシリコーンゲルを注入することにより完成する。
次に、図5と図6を参照して、本実施形態の効果について説明する。
図5は、第1実施形態の効果について説明するための断面図である。
図5は、埋込材22aで埋め込まれ、押圧部31aで押圧される前の接続部P1を示している。この状態で半導体装置の温度サイクル試験を行うと、図5に示すように接続部P1に反りが生じ、接続部P1とIGBTチップ11aとの間の接合材5をはがすような応力が発生する。その結果、この接合材5にクラックが発生すると、通電不良などの不具合が発生する可能性がある。
そこで、本実施形態の半導体装置は、接続部P1〜P6等を包囲する包囲枠21a、21bと、包囲枠21a、21b内に埋め込まれた埋込材22a、22bと、埋込材22a、22bの表面を押圧する押圧部31a、31bとを備えている(図1〜図4参照)。
よって、本実施形態の埋込材22a、22bは、押圧部31a、31bにより押圧されることで、表面に圧縮応力が掛かっている。そのため、この圧縮応力が接続部P1〜P6や接合材5に作用している。
よって、本実施形態の半導体装置の温度サイクル試験を行うときには、接続部P1〜P6に反りが生じさせる力や、接合材5をはがすような応力が、上記の圧縮応力により打ち消される。そのため、接続部P1〜P6の反りの発生や、接合材5のクラックの発生が抑制される。よって、本実施形態によれば、温度サイクル試験の際の接続部P1〜P6の不具合の発生を抑制することが可能となる。
図6は、第1実施形態と従来例における熱疲労試験の結果を示した表である。
図6の熱疲労試験は、25℃〜115℃(ΔTC=90℃)の条件の下で行った。図6は、10000〜70000サイクルにおける累積不良数を示している。半導体装置が不良であるか否かの判定は、半導体装置を分解して、接合材5のクラックによる電気特性不良が生じているか否かを確認することで行った。
図6に示すように、包囲枠21a、21b、埋込材22a、22b、押圧部31a、31bを備えていない従来例の半導体装置は、30000サイクルで不良が発生した。よって、従来例の半導体装置の熱疲労試験は、目標とする60000サイクルをクリアすることができなかった。
一方、包囲枠21a、21b、埋込材22a、22b、押圧部31a、31bを備える本実施形態の半導体装置は、70000サイクルまで不良が発生しなかった。よって、本実施形態の半導体装置の熱疲労試験は、目標とする60000サイクルをクリアすることができた。
以上のように、本実施形態の半導体装置は、半導体チップ11a〜12dや接続部P1〜P6を包囲する包囲枠21a、21bと、包囲枠21a、21b内に埋め込まれた埋込材22a、22bと、埋込材22a、22bの表面を押圧する押圧部31a、31bとを備えている。
よって、本実施形態によれば、温度サイクル試験に対する信頼性の高い半導体装置を提供することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置は、その他の様々な形態で実施することができる。また、本明細書で説明した装置の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
1:放熱板、2:絶縁基板、3a〜3e:表面導電膜、
4:裏面導電膜、5:接合材、6:接合材、
11a、11b:IGBTチップ、12a〜12d:FRDチップ、
13a、13b:配線ターミナル、14a、14b:ボンディングワイヤ、
21a、21b:包囲枠、22a、22b:埋込材、
31:筐体、31a、31b:押圧部、32:タッピングネジ、
33:六角ナット、34:外部電力端子、35:外部信号端子
4:裏面導電膜、5:接合材、6:接合材、
11a、11b:IGBTチップ、12a〜12d:FRDチップ、
13a、13b:配線ターミナル、14a、14b:ボンディングワイヤ、
21a、21b:包囲枠、22a、22b:埋込材、
31:筐体、31a、31b:押圧部、32:タッピングネジ、
33:六角ナット、34:外部電力端子、35:外部信号端子
Claims (6)
- 絶縁基板と、
前記絶縁基板に設けられた少なくとも1つの半導体チップと、
前記半導体チップに電気的に接続された接続部を有する配線ターミナルと、
前記半導体チップと前記接続部とを包囲する包囲枠と、
前記半導体チップと前記接続部とを覆うように前記包囲枠内に設けられた埋込材と、
前記埋込材の表面に設けられた押圧部と、
前記半導体チップに電気的に接続され、前記埋込材内に部分的に設けられたボンディングワイヤとを備え、
前記接続部は、前記半導体チップに対し接合材により接続されており、
前記埋込材は、樹脂で形成されており、
前記押圧部は、前記絶縁基板を覆う筐体の一部である、
半導体装置。 - 絶縁基板と、
前記絶縁基板に設けられた少なくとも1つの半導体チップと、
前記半導体チップに電気的に接続された接続部を有する配線ターミナルと、
前記半導体チップと前記接続部とを包囲する包囲枠と、
前記半導体チップと前記接続部とを覆うように前記包囲枠内に設けられた埋込材と、
前記埋込材の表面に設けられた押圧部と、
を備える半導体装置。 - 前記接続部は、前記半導体チップに対し接合材により接続されている、請求項2に記載の半導体装置。
- 前記埋込材は、樹脂で形成されている、請求項2または3に記載の半導体装置。
- 前記押圧部は、前記絶縁基板を覆う筐体の一部である、請求項2から4のいずれか1項に記載の半導体装置。
- さらに、前記半導体チップに電気的に接続され、前記埋込材内に部分的に設けられたボンディングワイヤを備える、請求項2から5のいずれか1項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013061864A JP2014187264A (ja) | 2013-03-25 | 2013-03-25 | 半導体装置 |
US14/019,087 US9006881B2 (en) | 2013-03-25 | 2013-09-05 | Semiconductor device |
CN201310491324.5A CN104078454A (zh) | 2013-03-25 | 2013-09-09 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013061864A JP2014187264A (ja) | 2013-03-25 | 2013-03-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014187264A true JP2014187264A (ja) | 2014-10-02 |
Family
ID=51568576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013061864A Pending JP2014187264A (ja) | 2013-03-25 | 2013-03-25 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9006881B2 (ja) |
JP (1) | JP2014187264A (ja) |
CN (1) | CN104078454A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018206933A (ja) * | 2017-06-02 | 2018-12-27 | 株式会社デンソー | 電源装置 |
US11631641B2 (en) | 2018-10-05 | 2023-04-18 | Fuji Electric Co., Ltd. | Semiconductor device, semiconductor module, and vehicle |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6192561B2 (ja) * | 2014-02-17 | 2017-09-06 | 三菱電機株式会社 | 電力用半導体装置 |
JP6305302B2 (ja) * | 2014-10-02 | 2018-04-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP7238565B2 (ja) * | 2019-04-12 | 2023-03-14 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59181033A (ja) * | 1983-03-31 | 1984-10-15 | Toshiba Corp | 半導体装置 |
JPH05121605A (ja) * | 1991-04-08 | 1993-05-18 | Export Contor Aussenhandels Gmbh | 回路配置 |
JPH10209338A (ja) * | 1997-01-22 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体回路装置とその製造方法 |
JPH10335579A (ja) * | 1997-05-27 | 1998-12-18 | Toshiba Corp | 大電力半導体モジュール装置 |
JP2000311970A (ja) * | 1999-02-25 | 2000-11-07 | Toyota Motor Corp | 半導体装置およびその製造方法 |
JP2009076703A (ja) * | 2007-09-21 | 2009-04-09 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5940271A (en) * | 1997-05-02 | 1999-08-17 | Lsi Logic Corporation | Stiffener with integrated heat sink attachment |
JP3494593B2 (ja) | 1999-06-29 | 2004-02-09 | シャープ株式会社 | 半導体装置及び半導体装置用基板 |
JP3923716B2 (ja) * | 2000-09-29 | 2007-06-06 | 株式会社東芝 | 半導体装置 |
JP4319591B2 (ja) | 2004-07-15 | 2009-08-26 | 株式会社日立製作所 | 半導体パワーモジュール |
JP4492448B2 (ja) | 2005-06-15 | 2010-06-30 | 株式会社日立製作所 | 半導体パワーモジュール |
CN101933128B (zh) * | 2007-12-04 | 2012-08-29 | 松下电器产业株式会社 | 部件压接装置及方法 |
US20090261462A1 (en) * | 2008-04-16 | 2009-10-22 | Jocel Gomez | Semiconductor package with stacked die assembly |
JP5450192B2 (ja) | 2010-03-24 | 2014-03-26 | 日立オートモティブシステムズ株式会社 | パワーモジュールとその製造方法 |
-
2013
- 2013-03-25 JP JP2013061864A patent/JP2014187264A/ja active Pending
- 2013-09-05 US US14/019,087 patent/US9006881B2/en not_active Expired - Fee Related
- 2013-09-09 CN CN201310491324.5A patent/CN104078454A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59181033A (ja) * | 1983-03-31 | 1984-10-15 | Toshiba Corp | 半導体装置 |
JPH05121605A (ja) * | 1991-04-08 | 1993-05-18 | Export Contor Aussenhandels Gmbh | 回路配置 |
JPH10209338A (ja) * | 1997-01-22 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体回路装置とその製造方法 |
JPH10335579A (ja) * | 1997-05-27 | 1998-12-18 | Toshiba Corp | 大電力半導体モジュール装置 |
JP2000311970A (ja) * | 1999-02-25 | 2000-11-07 | Toyota Motor Corp | 半導体装置およびその製造方法 |
JP2009076703A (ja) * | 2007-09-21 | 2009-04-09 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018206933A (ja) * | 2017-06-02 | 2018-12-27 | 株式会社デンソー | 電源装置 |
US11631641B2 (en) | 2018-10-05 | 2023-04-18 | Fuji Electric Co., Ltd. | Semiconductor device, semiconductor module, and vehicle |
Also Published As
Publication number | Publication date |
---|---|
US20140284786A1 (en) | 2014-09-25 |
US9006881B2 (en) | 2015-04-14 |
CN104078454A (zh) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356550B2 (ja) | 半導体装置およびその製造方法 | |
US9171773B2 (en) | Semiconductor device | |
US10763244B2 (en) | Power module having power device connected between heat sink and drive unit | |
TW201304061A (zh) | 半導體裝置及佈線基板 | |
JP2014187264A (ja) | 半導体装置 | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
JP2005167075A (ja) | 半導体装置 | |
JPWO2015104834A1 (ja) | 電力半導体装置 | |
JP6360035B2 (ja) | 半導体装置 | |
JP7260278B2 (ja) | 半導体サブアセンブリー及び半導体パワーモジュール | |
TW201630149A (zh) | 電子電力模組及其製造方法 | |
WO2019038876A1 (ja) | 半導体装置 | |
JP5218009B2 (ja) | 半導体装置 | |
JP2012064855A (ja) | 半導体装置 | |
JP2015076511A (ja) | 半導体装置およびその製造方法 | |
US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
JP2014053441A (ja) | 半導体装置 | |
JP2013026296A (ja) | パワーモジュール | |
JP5412532B2 (ja) | 半導体装置及びその製造方法 | |
JP6316221B2 (ja) | 半導体装置 | |
JP2014041876A (ja) | 電力用半導体装置 | |
JP2012054513A (ja) | 半導体パッケージ | |
TWM505697U (zh) | 半導體封裝結構 | |
US10615093B2 (en) | Semiconductor device | |
JP2008172120A (ja) | パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150911 |