JP2009076703A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009076703A
JP2009076703A JP2007244599A JP2007244599A JP2009076703A JP 2009076703 A JP2009076703 A JP 2009076703A JP 2007244599 A JP2007244599 A JP 2007244599A JP 2007244599 A JP2007244599 A JP 2007244599A JP 2009076703 A JP2009076703 A JP 2009076703A
Authority
JP
Japan
Prior art keywords
electrode
film
aluminum
semiconductor device
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007244599A
Other languages
English (en)
Other versions
JP5214936B2 (ja
Inventor
Yoshinari Ikeda
良成 池田
Masashi Horio
真史 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007244599A priority Critical patent/JP5214936B2/ja
Publication of JP2009076703A publication Critical patent/JP2009076703A/ja
Application granted granted Critical
Publication of JP5214936B2 publication Critical patent/JP5214936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85203Thermocompression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】高温動作状態であっても半導体素子の表面電極膜が電気的、機械的に安定した状態を維持できる半導体装置を提供する。
【解決手段】半導体素子1は、その表裏面にそれぞれ電極1a,1bを有し、表面電極1aとして形成されたアルミ電極膜の劣化による電気抵抗の増加や、アルミワイヤ2の剥離を阻止するために、アルミ電極膜の上にニッケル膜3が、金属保護膜として成膜されている。また、裏面電極1bは、DBC基板の電気回路パターンを構成する導体層とはんだ接合されている。ここでは、表面電極1aはIGBTモジュールのエミッタ電極であって、そこにはニッケル膜3の上にアルミワイヤ2を熱圧着あるいは超音波振動によって接合する配線構造が採用される。
【選択図】図1

Description

本発明は、半導体素子の表裏面にそれぞれ電極を有し、その裏面電極が絶縁基板上に構成された電気回路パターンと面接合されてなる半導体装置に関し、とくに高い熱伝導性が要求される縦型半導体素子のようなパワー半導体素子を組み込んで構成された半導体装置に関する。
縦型半導体素子は、半導体基板の表裏主面にそれぞれ電極が配置され、電流が半導体基板内部を上下方向に流れるものであって、大電流用途に適した構造の半導体チップとして知られている。この種の縦型半導体素子は、現状では、高い熱伝導性が要求されるIGBTモジュールなどに組み込まれた大容量半導体装置(パワーデバイス)として多用されている。
図5は、従来のパワーデバイスの一例をその断面構成によって示す断面図である。
パワー半導体モジュール100には、セラミクス基板131の表面で所定の電気回路パターンを構成する導体層132と、その裏面で裏銅箔を構成する導体層133が形成されたセラミクス絶縁板(DBC基板)130の上に、それぞれはんだ層120を介して2枚の半導体チップ110が接合されている。また、セラミクス絶縁板130の半導体チップ110との接合面とは反対の面に、はんだ層121を介して銅ベース140が接合されている。さらに、銅ベース140には、セラミクス絶縁板130との接合面とは反対の面にサーマルコンパウンド150を介して冷却フィン160が接合されている。冷却フィン160は、サーマルコンパウンド150により銅ベース140との間で密着して、両者の熱伝導を良好にして、パワー半導体モジュール100で発生する熱を放散する機能を果たしている。
セラミクス基板131には、たとえばアルミナ(Al23)が用いられる。また、セラミクス基板131に接合されている導体層132,133には、銅(Cu)やアルミニウム(Al:以下、アルミと略称する。)などが用いられる。導体層132の電気回路パターンは、エッチングなどにより形成される。
ここで、半導体チップ110をセラミクス絶縁板130の電気回路パターン(導体層132)に接合するはんだ層120や、裏銅箔を構成する導体層133と銅ベース140とを接合するはんだ層120,121には、板はんだやクリームはんだが利用され、それらが一定の接合層厚さを確保するように組立てられている。なお、図5のパワー半導体モジュール100には、樹脂ケース、外部端子、ワイヤボンディングなどは示されていない。
こうしたパワーデバイスのシリコン基板(半導体チップ110)は、従来から、その裏面側にはんだ接合ができるような金属電極膜が被着されている。また、表面(上面)側の金属電極はアルミ電極膜が成膜され、ワイヤボンディングにより外部接続端子と接続されるものが一般的であった。最近では、半導体素子の表面側の電気配線として、ワイヤボンディングに代えて、たとえばリードフレームを使用するパワーデバイスも提案されている。
図6は、パワー半導体モジュールの構造を示す断面図である。
このパワー半導体モジュール200は、複数の発熱性の半導体素子210(IGBTモジュール)が、はんだ層220を介して、長方形板状の絶縁基板231の表面に形成された回路パターン232の所定位置に接合されている。図6には、複数の半導体素子210の一つだけが表示されている。
絶縁基板231の裏面では、導体層233がこの絶縁基板231よりも大きな長方形板状の銅板からなるヒートシンク260にはんだ層221を介して接合され、このヒートシンク260の上端縁に沿って半導体素子210を取り囲むように、樹脂成形されたケース261が接着されている。ケース261の内壁には外部接続端子として、エミッタ用端子251やコレクタ用端子252等が設けられており、それぞれ複数本のアルミワイヤ241,242等を介して絶縁基板231上の各回路パターン232に電気的に接続されている。
半導体素子210の表面電極には、図示しないアルミの成膜がなされており、さらにその上面に無電解ニッケル/金(Ni/Au)めっき処理が施されているため、アルミワイヤ241,242等のはんだ接合が可能となっている。そして、絶縁基板231と反対側に形成された半導体素子210の表面電極には、はんだ層222を介して、低電気抵抗率で高熱伝導率を有する銅からなる長方形板状の高熱伝導体240が接合されている。この高熱伝導体240は、二股のリードフレーム(電気伝導体)として構成している。
すなわち、高熱伝導体240は半導体素子210の表面電極と接続される本体と、その側方に、はんだ層223を介して絶縁基板231の回路パターン232に電気的に接続されるリードフレーム部とを有している。この本体とリードフレーム部とは、その上端縁が架橋部によって接続されている。
この高熱伝導体240では、その本体側が半導体素子210の表面に形成されたエミッタ電極に接続され、そのリードフレーム部が絶縁基板231の回路パターン232に接続される。さらにエミッタ電流を絶縁基板231からエミッタ用端子251側に流すべく、アルミワイヤ241の一端がエミッタ用端子251にボンディングされ、他端が回路パターン232に接続されている。半導体素子210の裏面にはコレクタ電極が形成されており、はんだ層220を介して絶縁基板231の回路パターン232に接続されている。
また、半導体素子210の表面にはゲート電極も形成されており、このゲート電極と回路パターン232とをつなぐアルミワイヤ243がボンディングされている。このゲート電極と電気的に接続される回路パターン232からは、さらにアルミワイヤ244が延出されており、その先端がケース261の内壁に設けられた図示しないゲート用端子に接続されている。
このように、パワー半導体モジュール200は各アルミワイヤ241〜244によって電気配線が形成されている。さらに、これら絶縁基板231、半導体素子210、高熱伝導体240および各アルミワイヤ241〜244を水分、湿気、塵などから保護するために、ケース261内はゲル270で封止されている。
こうしたリードフレーム(高熱伝導体240)を使用するパワーデバイスでは、環境に配慮する観点から、半導体素子210を接着する際のはんだ層220〜222として、鉛(Pb)フリー組成のすず−銀(Sn−Ag)系はんだ等が使用されるようになってきた。この鉛フリーはんだを使用した場合、所謂パワーサイクル試験と呼ばれている断続通電試験を行うことによって、半導体素子210の面内で、より高温になる半導体素子210中央部の下のはんだ層220が劣化し、縦方向に割れを生じることが明らかになっている(非特許文献1参照)。
非特許文献1では、パワー半導体モジュールの信頼性において最も重要視されるパワーサイクル信頼性について、寿命向上のための設計技術が紹介されている。シリコンチップ接合部に鉛基はんだを用いると、IGBTモジュールの実使用温度域でのパワーサイクル寿命は、はんだ接合部の寿命が支配的である。そこで、はんだ接合部寿命の改善に向けて、高強度で濡れ性に優れたSn−Ag系の鉛フリーはんだ材料が新たに開発されている。また、シリコンチップ接合部に新開発のSn−Ag系の鉛フリーはんだを適用することで、パワーサイクル寿命の向上が達成できる。さらに、その破壊メカニズムが明らかにされている。
図7は、Sn−Ag系はんだの亀裂進展形態を示す図である。
半導体チップ110を絶縁基板(図示せず)に接合するはんだ層120として、降伏強度の大きいSn−Ag系の鉛フリーはんだを用いた場合、半導体チップ110の中央部直下付近を起点に、ほぼ同心円状に亀裂が進展する。このとき、その亀裂がはんだ層120の厚さ方向に対して平行な縦割れ、または網目状となり、すずの結晶粒界を選択的に進展する。これらのことから、鉛基はんだの劣化がひずみによる塑性変形で進行するのに対して、Sn−Ag系はんだは熱劣化(組織変化)によって進行するものと考えられている。
また、半導体チップ110の表面電極膜11aにおいても、ストレスマイグレーション、あるいはエレクトロマイグレーションによって表面電極膜11aを構成するアルミ電極が劣化し、後述する図3(a)に示すようなクラックが発生する傾向にある。
パワーサイクル試験は、パワー半導体装置の実動作を模擬した試験であって、はんだ層120の劣化、アルミ電極の劣化などの現象は、パワー半導体装置の実使用においても同様に発生するものと推測されている。
最近では、ハイブリッドカーなどでは電気容量の大容量化とともに高温化が期待されており、図5に示すようなパワーデバイスのチップ接合温度の最大値(Tjmax)が150℃以上に設定される。ところが、半導体チップ110の表面電極膜11aにアルミ電極を用い、高温領域でパワーデバイスを使用した場合、上述したようにアルミ電極がストレスマイグレーション、あるいはエレクトロマイグレーション等によって劣化し、そこに接合されるアルミワイヤが剥離するなど、半導体装置の信頼性に影響を与える。なお、図7では裏面電極を図示していないが、上述したクラックは絶縁基板の回路パターンと裏面電極膜のはんだ接合には影響が少ない。
この点に関して、たとえばアルミ電極の表面に対して、はんだ付けやワイヤボンディング等が行われる外部接続用の金属電極の一例として、特許文献1の記載がある。ここには、半導体基板の基板表面に形成されたアルミ電極の上に外部接続用のニッケル膜を含む金属電極を設け、半導体基板の基板裏面に裏面電極を設けてなる半導体装置において、製造時における半導体ウェハの反りを極力抑制できるようにしたものが記載されている。その結果、裏面電極にニッケル膜を用いて、この基板表面のニッケル膜と基板裏面のニッケル膜との膜応力のバランスを考慮して、半導体ウェハの反りを従来に比べて大幅に低減できる。
また、シリコン(Si)の熱膨張率とニッケルや銅などの重金属の膨張率との相違による影響を受けることなく、低抵抗を実現する半導体装置の電極構造の一例として、特許文献2の記載がある。ここには、上述した電極構造を有する半導体チップを組み込む際に、ニッケルまたは銅などのはんだ付け可能な金属のメッキ処理により金属メッキ層を形成することで、パッケージのリード端子とチップのソース電極との接続において、アルミや金で形成されたワイヤに依存する必要がなく、銅等で形成した接続板を用いることができ、ソース電極の表面全体を外部リードに接続できるので、電極抵抗を大幅に低減することができるというものが記載されている。
特開2005−33130号公報(段落番号〔0030〕〜〔0113〕、図6など) 特開2002−110981号公報(段落番号〔0032〕〜〔0039〕、図5など) 富士時報Vol.74 No.2 2001年 両角 朗・山田 克己・宮坂 忠志「パワー半導体モジュールにおける信頼性設計技術」(pp.145〜148)
図8は、IGBTモジュールの表面電極膜であるアルミ電極を顕微鏡写真によって示す平面図である。同図(a)はパワーサイクル試験実施前の状態、同図(b)は試験実施後の状態を示している。
実施前後における状態を互いに比較して分かるように、アルミ電極はパワーサイクル試験を実施することで明らかに劣化する。この劣化の原因は、シリコン半導体素子本体とアルミ電極膜との線膨張係数差によるストレスマイグレーション、および通電電流によるエレクトロマイグレーションが組み合わされたものと推測される。
したがって、表面電極膜11aとしてアルミ電極が成膜され、その表面電極膜11aに対する電気配線としてアルミワイヤを用いるパワー半導体装置では、大きなエミッタ電流が流れて半導体チップ110が高温となった時に、アルミ電極膜とアルミワイヤと間の電気的、機械的な接続を保証して安定に動作することが困難であった。
本発明はこのような点に鑑みてなされたものであり、高温動作状態であっても半導体素子の表面電極膜が電気的、機械的に安定した状態を維持できる半導体装置を提供することを目的とする。
本発明では、上記問題を解決するために、半導体素子の表裏面にそれぞれ電極を有し、その裏面電極が絶縁基板上に構成された電気回路パターンと面接合されてなる半導体装置において、表面電極の上面に成膜された金属保護膜と、前記表面電極と熱圧着あるいは超音波振動によって前記金属保護膜を介して電気的に接合されたワイヤ配線と、を備えたことを特徴とする半導体装置が提供される。
ここでは、半導体素子の表面電極上に、電気的、機械的に安定した金属保護膜を成膜することで、高温動作時にストレスマイグレーション等で表面電極が劣化しても、ワイヤ配線との接続が確保できる。
本発明によれば、金属保護膜を介して半導体素子の表面電極上でのワイヤ配線の電気的、機械的な接続を確保でき、パワー半導体素子を組み込んで構成される半導体装置の寿命向上が期待できる。
以下、図面を参照してこの発明の実施の形態について説明する。図1は、実施の形態の電極構造を示す断面図である。
半導体素子1は、その表裏面にそれぞれ主電極として電極1a,1bを有し、表面電極1aとして形成されたアルミ電極膜の劣化による電気抵抗の増加や、アルミワイヤ2の剥離を阻止するために、アルミ電極膜の上にニッケル膜3が、金属保護膜として成膜されている。また、裏面電極1bは上述した図5に示すように、DBC基板(セラミクス絶縁板130)の電気回路パターンを構成する導体層132に、はんだ接合されている。ここでは、表面電極1aはIGBTモジュールのエミッタ電極であって、そこにはニッケル膜3の上にアルミワイヤ2を熱圧着あるいは超音波振動によって接合する配線構造が採用される。
表面電極1aへのニッケル膜3の成膜には、めっき、スパッタ、蒸着などの方法が可能である。実際には、パワー半導体装置に組み込まれるMOSFETやIGBTなどは、表面電極1aが複数のエリアに分割されて形成されるため、無電解めっき法を用いることが望ましい。
アルミ電極膜による表面電極1aの厚さは、3〜5[μm]であって、この表面電極1aへの無電界めっきでは、つぎに説明するジンケート法が一般的に採用される。
図2は、ジンケート法による無電解ニッケルめっき工程を説明する流れ図である。
アルミは酸やアルカリに弱いため(活性が大きいため)、アルミ電極膜の表面に既存のニッケルめっき等を成膜させることが困難である。そこで、最初に表面電極1aのアルカリ脱脂を行う脱脂工程(ステップS1)が実行される。
つぎに、酸性エッチングによる酸洗い工程(ステップS2)が実行される。つぎのステップS3では、たとえば粒径1μm程度の多数の結晶性亜鉛をアルミ電極膜に置換析出させる(1次ジンケート工程)。その後、表面の亜鉛を剥離し(ステップS4)、さらに2次ジンケート工程を実施し(ステップS5)、最終的に無電解ニッケルめっき工程で亜鉛をニッケルに置換する(ステップS6)ことで、ニッケル膜3が成膜される。なお、ニッケル膜3の厚さは、表面電極1aの膜厚以下とすることで、半導体素子1にバイメタル効果による反りが発生しない。
このようなジンケート法に代えて、パラジウム法によりアルミ電極膜の保護膜としてニッケルめっき層を成膜してもよい。その場合でも、ニッケルめっき層の厚さは、5μm程度の厚さとする必要がある。具体的には、アルミ電極膜による表面電極1aの厚さ以下とすることが望ましい。
ニッケル膜3が成膜された半導体素子1は、IGBTモジュールの組立工程で300℃程度のはんだリフロー工程を経て、図6に示すような構成のパワー半導体モジュールが完成する。したがって、そのような工程でニッケル膜3はアニールされ、その硬度が増す。それによって、半導体素子1の高温動作時でも、ニッケル膜3とアルミワイヤ2との電気的、機械的な接続が安定して維持できる。
図3は、IGBTモジュールの表面電極膜であるアルミ電極を顕微鏡写真によって示す断面図である。
図3(a)に示す断面図は、アルミ電極膜(表面電極1a)上に無電解めっきによるニッケル膜3が成膜された状態で、7万回のパワーサイクル試験を行った後のものである。アルミ電極膜上のニッケル膜3が金属保護膜として作用することによって、表面電極1aの劣化自体が抑制されている。
同図(b)には、7万回のパワーサイクル試験を行った後の、従来のアルミ電極膜(表面電極1a)の状態を示す。アルミ電極膜の上に保護膜はなく、複数本のクラックが発生した。このときのアルミ電極膜は、ケース内に充填されたゲルで覆われているのみである。
図4は、温度を変更してパワーサイクル試験を実施した結果を示す図である。
左欄には、アルミ電極膜の状態を示す。中欄には、パワーサイクル試験におけるチップ接合温度Tjを示す。ここで、「初期」とあるのは、パワーサイクル試験を実施する以前の状態をいう。右欄には、電極断面の観察結果を示す。
ここで、図5に示すニッケル膜3が形成されていない従来のアルミ電極膜では、5万サイクルの試験で、チップ接合温度Tjが100℃までは縦方向にクラックが発生する。さらに温度を上げて、Tj=150℃で実施すると、縦、横方向にクラックが発生する(粒界割れ)。これに対して、図1に示すようなニッケル膜3が形成されていると、チップ接合温度Tjを150℃として、7万2000サイクルの試験を行っても、クラックは発生しなかった。
以上、本発明の半導体装置では、半導体素子1の表面電極1aであるアルミ電極膜上に、ニッケル膜3を成膜し、そのニッケル膜3の表面にアルミワイヤ2を超音波接合などによって接合するようにしたので、電気的、機械的な接続が確保でき、信頼性の高いパワー半導体装置を提供できる。
なお、金属保護膜としてはニッケル膜3以外にも、銅、チタン(Ti)、チタンナイトライド(TiN)などの金属膜であってもよい。
実施の形態の電極構造を示す断面図である。 ジンケート法による無電解ニッケルめっき工程を説明する流れ図である。 IGBTモジュールの表面電極膜であるアルミ電極を顕微鏡写真によって示す断面図である。 温度を変更してパワーサイクル試験を実施した結果を示す図である。 従来のパワーデバイスの一例をその断面構成によって示す断面図である。 パワー半導体モジュールの構造を示す断面図である。 Sn−Ag系はんだの亀裂進展形態を示す図である。 IGBTモジュールの表面電極膜であるアルミ電極を顕微鏡写真によって示す平面図である。
符号の説明
1 半導体素子
1a 表面電極
1b 裏面電極
2 アルミワイヤ
3 ニッケル膜

Claims (7)

  1. 半導体素子の表裏面にそれぞれ電極を有し、その裏面電極が絶縁基板上に構成された電気回路パターンと面接合されてなる半導体装置において、
    表面電極の上面に成膜された金属保護膜と、
    前記表面電極と熱圧着あるいは超音波振動によって前記金属保護膜を介して電気的に接合されたワイヤ配線と、
    を備えたことを特徴とする半導体装置。
  2. 前記金属保護膜の厚さは、前記表面電極の膜厚以下に成膜されていることを特徴とする請求項1記載の半導体装置。
  3. 前記金属保護膜は、ニッケル(Ni)組成物からなるニッケルめっき膜であることを特徴とする請求項1記載の半導体装置。
  4. 前記ニッケルめっき膜は、無電解めっき法によって5マイクロメートル(μm)以下の厚さに成膜されていることを特徴とする請求項3記載の半導体装置。
  5. 前記表面電極は、アルミニウム(Al)層であることを特徴とする請求項1記載の半導体装置。
  6. 前記ワイヤ配線は、アルミニウム(Al)ワイヤであることを特徴とする請求項1記載の半導体装置。
  7. 前記表面電極は、縦型半導体素子のそれぞれエミッタ電極あるいはコレクタ電極として、複数個構成されていることを特徴とする請求項1記載の半導体装置。
JP2007244599A 2007-09-21 2007-09-21 半導体装置 Active JP5214936B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007244599A JP5214936B2 (ja) 2007-09-21 2007-09-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244599A JP5214936B2 (ja) 2007-09-21 2007-09-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2009076703A true JP2009076703A (ja) 2009-04-09
JP5214936B2 JP5214936B2 (ja) 2013-06-19

Family

ID=40611397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244599A Active JP5214936B2 (ja) 2007-09-21 2007-09-21 半導体装置

Country Status (1)

Country Link
JP (1) JP5214936B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012208246A1 (de) 2011-05-31 2012-12-06 Mitsubishi Electric Corp. Halbleitervorrichtung
JP2013091835A (ja) * 2011-10-27 2013-05-16 Hitachi Ltd 銅ナノ粒子を用いた焼結性接合材料及びその製造方法及び電子部材の接合方法
JP2014187264A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
WO2014175343A1 (ja) * 2013-04-25 2014-10-30 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014181688A1 (ja) * 2013-05-10 2014-11-13 富士電機株式会社 半導体装置
JP2015109334A (ja) * 2013-12-04 2015-06-11 株式会社デンソー 半導体装置
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法
DE102016212506A1 (de) 2015-08-18 2017-02-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2018081982A (ja) * 2016-11-15 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2021186773A1 (ja) * 2020-03-19 2021-09-23 株式会社日立パワーデバイス 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140477A (ja) * 1992-10-26 1994-05-20 Sanyo Electric Co Ltd 混成集積回路
JPH0878469A (ja) * 1994-06-30 1996-03-22 Aichi Steel Works Ltd アルミワイヤボンディング用パッド及びその製造方法
JPH11163045A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置及びその製造方法
JP2003229450A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2004087772A (ja) * 2002-08-27 2004-03-18 Shin Kobe Electric Mach Co Ltd ニッケルめっき電極
JP2005311284A (ja) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140477A (ja) * 1992-10-26 1994-05-20 Sanyo Electric Co Ltd 混成集積回路
JPH0878469A (ja) * 1994-06-30 1996-03-22 Aichi Steel Works Ltd アルミワイヤボンディング用パッド及びその製造方法
JPH11163045A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置及びその製造方法
JP2003229450A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2004087772A (ja) * 2002-08-27 2004-03-18 Shin Kobe Electric Mach Co Ltd ニッケルめっき電極
JP2005311284A (ja) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791568B2 (en) 2011-05-31 2014-07-29 Mitsubishi Electric Corporation Semiconductor device
DE102012208246A1 (de) 2011-05-31 2012-12-06 Mitsubishi Electric Corp. Halbleitervorrichtung
DE102012208246B4 (de) * 2011-05-31 2017-04-06 Mitsubishi Electric Corp. Halbleitervorrichtung
JP2013091835A (ja) * 2011-10-27 2013-05-16 Hitachi Ltd 銅ナノ粒子を用いた焼結性接合材料及びその製造方法及び電子部材の接合方法
JP2014187264A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
JPWO2014175343A1 (ja) * 2013-04-25 2017-02-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014175343A1 (ja) * 2013-04-25 2014-10-30 富士電機株式会社 半導体装置および半導体装置の製造方法
US9748186B2 (en) 2013-04-25 2017-08-29 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2014181688A1 (ja) * 2013-05-10 2014-11-13 富士電機株式会社 半導体装置
JP6056968B2 (ja) * 2013-05-10 2017-01-11 富士電機株式会社 半導体装置
CN105027272A (zh) * 2013-05-10 2015-11-04 富士电机株式会社 半导体装置
US9978701B2 (en) 2013-05-10 2018-05-22 Fuji Electric Co., Ltd. Semiconductor device
CN110246772A (zh) * 2013-05-10 2019-09-17 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2015109334A (ja) * 2013-12-04 2015-06-11 株式会社デンソー 半導体装置
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法
DE102016212506A1 (de) 2015-08-18 2017-02-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9741587B2 (en) 2015-08-18 2017-08-22 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US10079155B2 (en) 2015-08-18 2018-09-18 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
JP2018081982A (ja) * 2016-11-15 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2021186773A1 (ja) * 2020-03-19 2021-09-23 株式会社日立パワーデバイス 半導体装置

Also Published As

Publication number Publication date
JP5214936B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5214936B2 (ja) 半導体装置
JP4904767B2 (ja) 半導体装置
JP4525636B2 (ja) パワーモジュール
JP6750263B2 (ja) 電力用半導体モジュール
JP2019110317A (ja) 電力用半導体装置
JP4645406B2 (ja) 半導体装置
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP5252024B2 (ja) 半導体装置
JP2006066716A (ja) 半導体装置
JP2008091959A (ja) 半導体装置の製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JP4228926B2 (ja) 半導体装置
JP2011023631A (ja) 接合構造体
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
JP5494559B2 (ja) 半導体装置およびその製造方法
JP2005183568A (ja) 電力用半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP5418654B2 (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
WO2021240944A1 (ja) 半導体装置
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP5151837B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100615

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120625

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5214936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250