JP2019110317A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2019110317A
JP2019110317A JP2019028427A JP2019028427A JP2019110317A JP 2019110317 A JP2019110317 A JP 2019110317A JP 2019028427 A JP2019028427 A JP 2019028427A JP 2019028427 A JP2019028427 A JP 2019028427A JP 2019110317 A JP2019110317 A JP 2019110317A
Authority
JP
Japan
Prior art keywords
wire
semiconductor device
solder layer
conductor layer
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019028427A
Other languages
English (en)
Other versions
JP6983187B2 (ja
JP2019110317A5 (ja
Inventor
辰則 柳本
Tatsunori Yanagimoto
辰則 柳本
晋助 浅田
Shinsuke Asada
晋助 浅田
耕一 東久保
Koichi Higashikubo
耕一 東久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2019110317A publication Critical patent/JP2019110317A/ja
Publication of JP2019110317A5 publication Critical patent/JP2019110317A5/ja
Application granted granted Critical
Publication of JP6983187B2 publication Critical patent/JP6983187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】高温動作においても高信頼性かつ高熱伝導性を有する電力用半導体装置を提供する。【解決手段】電力用半導体装置１００は、少なくとも表面に導体層を有する絶縁基板３と、導体層の上に設けられたワイヤバンプと、ワイヤバンプの上に載置された半導体素子４と、導体層の上に半導体素子４を接合する半田層７とを含むかまたはベース板１と、ベース板１の上に設けられた複数のワイヤバンプと、ワイヤバンプの上に載置された、少なくとも裏面に導体層を有する絶縁基板４と、ベース板１の上に絶縁基板４の導体層を接合する半田層７とを含む。ワイヤバンプと半田層７との界面に、ワイヤバンプの材料と半田層７の材料からなる合金を有する。【選択図】図１

Description

本発明は、電力用半導体装置に関し、特に、半田層の材料と合金形成が可能な材料からなるワイヤバンプを所定の位置に配置した電力用半導体装置に関する。
従来の電力用半導体装置では、例えばベース板と絶縁基板とを半田接合する際に、ＡｌやＣｕを主材とするワイヤを銅板の上にウェッジボンディングしてワイヤバンプを形成し、半田層の厚さを均一にしていた（例えば特許文献１、２）。
特開平１１−１８６３３１号公報 特許第５５４２５６７号公報
近年、電力用半導体装置では、小型化、高出力化の要求から、電力用半導体装置内部の電流密度が高くなり、高温での動作が必要となる。このため、半導体素子で発生した熱を、より効率よくベース板に伝えて放熱することが必要となる。また、半導体素子と絶縁基板や、絶縁基板とベース板を接合する半田層に亀裂が入った場合にも、亀裂の進展を抑制するこことが必要であった。
そこで、本発明は、高温動作においても高信頼性かつ高熱伝導性を有する電力用半導体装置の提供を目的とする。
本発明は、少なくとも表面に導体層を有する絶縁基板と、導体層の上に設けられたワイヤバンプと、ワイヤバンプの上に載置された半導体素子と、導体層の上に導体層と半導体素子とを接合する半田層とを含み、ワイヤバンプと半田層との界面に、ワイヤバンプの材料と半田層の材料からなる合金を有することを特徴とする電力用半導体装置である。
本発明は、また、ベース板と、ベース板の上に設けられた複数のワイヤバンプと、ワイヤバンプの上に載置された、少なくとも裏面に導体層を有する絶縁基板と、ベース板の上に絶縁基板の導体層を接合する半田層とを含み、ワイヤバンプと半田層との界面に、ワイヤバンプの材料と半田層の材料からなる合金が形成されたことを特徴とする電力用半導体装置でもある。
以上のように、本発明にかかる電力用半導体装置では、ワイヤバンプにより半田層の膜厚を均一にできると共に、半田層中でのボイド（空隙）の発生を防止し、更に半田層の亀裂の進展を停止または遅延させることができ、高信頼性かつ高熱伝導性を有する電力用半導体装置の提供が可能となる。
本発明の実施の形態１にかかる電力用半導体装置の断面図である。 図１の電力用半導体装置のＡ部分の拡大断面図である。 図２の電力用半導体装置の一部の拡大断面図である。 図２の電力用半導体装置の一部の拡大断面図である。 本発明の実施の形態１にかかる電力用半導体装置のワイヤバンプの配置を示す平面図である。 本発明の実施の形態１にかかる電力用半導体装置のワイヤバンプの他の配置を示す平面図である。 本発明の実施の形態１にかかる電力用半導体装置のワイヤバンプの他の配置を示す平面図である。 本発明の実施の形態２にかかる電力用半導体装置の部分断面図である。 本発明の実施の形態２にかかる電力用半導体装置のワイヤバンプの配置を示す平面図である。 図６ＡをＡ−Ａ方向に見た場合の断面図である。
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる電力用半導体装置の断面図である。また、図２は、図１の破線で囲んだ部分Ａの拡大断面図である。
電力用半導体装置１００は、ベース板１を含む。ベース板１は、例えばＣｕからなる。
ベース板１の上面には、半田層７により、絶縁基板３が固定されている。半田層７は、例えばＳｎからなる。
図２に示すように、絶縁基板３は、絶縁部材３ｂと、その表面と裏面にそれぞれ設けられた導体層３ａ、３ｃを含む。絶縁部材３ｂは、例えば窒化アルミニウムからなり、導体層３ａ、３ｃは、例えば銅のような金属からなる。
絶縁基板３の導体層３ａの上には、半田層７により半導体素子４が固定されている。半導体素子４は、ＭＯＳＦＥＴやＩＧＢＴ等の電力用の半導体素子（パワーデバイス）である。なお、図１に示すように、他の導体層３ａの上には、例えばショットキバリアダイオードからなる半導体素子４が固定されている。
ベース板１の周囲は、例えばポリフェニルサルファイド樹脂（ＰＰＳ）またはポリブチレンテレフタレート樹脂（ＰＢＴ）からなるケース２に囲まれている。ケース２の外周には、引き出し用の端子８が設けられている。端子８は、例えば銅やアルミニウムからなる。
半導体素子４の電極（図示せず）と、端子８とは、ボンディングワイヤ６で電気的に接続されている。ボンディングワイヤ６は、例えば銅やアルミニウムからなる。更にケース２の内側には、半導体素子４やボンディングワイヤ６を埋め込むように、封止材５が充填されている。封止材５は、例えばシリコンゲルからなる。
図２に示すように、導体層３ａと半導体素子４とを接続する半田層７の中には、スペーサとしてワイヤバンプ９が設けられている。ワイヤバンプ９は、半田層７の接合条件で、半田層７の材料と合金形成可能な材料からなる。ワイヤバンプ９は、導体層３ａと半導体素子４とを接続する半田層７の中に載置されていればよいが、例えば図３Ａに示すように、ワイヤループ９ｄの両端の接合部９ａ、９ｂが、ウェッジボンディングにより、導体層３ａと接合していれば位置ずれが発生しないために好ましい。
上述のようにワイヤバンプ９は、絶縁基板３の導体層３ａの上に、ボンディングワイヤをウェッジボンディングにより固相接合して形成される。図３Ｂは、ワイヤバンプ９の、接合部９ａから接合部９ｂに向かう方向（以下において「長手方向」という。）の断面図ある。図３Ｂから分かるように、ワイヤバンプ９は、両端の接合部９ａ、９ｂを導体層３ａに接合したボンディングワイヤからなることが好ましく、更に、ワイヤバンプ９の高さを均一にするために、接合部９ａ、９ｂに挟まれたワイヤループ部９ｃも導体層３ａに接していることが好ましい。
２つのウェッジボンド接合部９ａ、９ｂの間隔は、２．０ｍｍ以下であることが好ましい。これは、この間隔が２．０ｍｍより長くなると、ボンディングワイヤの一端を導体層３ａにウェッジボンドした後に、他端をウェッジボンドするにあたり、ボンディングワイヤの張力により、ワイヤループ部９ｃを導体層３ａに接するように配置するのが困難になるためである。
また、１本のワイヤバンプ９の両端がウェッジボンド接合されており、更に、その間にも複数のステッチボンド接合部を有する場合も同様に、ワイヤの張力によりワイヤループが形成されてバンプ高さの制御が困難となるため、ウェッジボンド接合部とステッチボンド接合部の間隔、および隣接するステッチボンド接合部の間隔は、それぞれ２．０ｍｍ未満であることが好ましい。
なお、ワイヤバンプ９を１つの接合部９ａ（または９ｂ）のみで導体層３ａに接合しても良い。
ワイヤバンプ９の上部は、半導体素子４の裏面に接し、ワイヤバンプ９が半導体素子４を支持する。
図４Ａ〜４Ｃは、導体層３ａの上の、ワイヤバンプ９の配置を示す。図４Ａ〜４Ｃは、導体層３ａの上にワイヤバンプ９を接合した状態の上面図で、半田層７より上の部分は、省略している。また、破線１０は、半導体素子４を、導体層３ａの上に垂直投影した半導体素子搭載領域であり、この領域の上に、半導体素子４が載置される。
図４Ａに示すように、ワイヤバンプ９は半導体素子搭載領域１０の四隅に、長手方向が半導体素子搭載領域１０の対角線方向となるように配置されている。ワイヤバンプ９は、半導体素子搭載領域１０の対角線上に配置されても、対角線上ではないが対角線に平行になるように配置されても良い。
このように、半導体素子搭載領域１０の四隅または四隅近傍にワイヤバンプ９を配置し、半導体素子を支えることにより、半田層７の膜厚をより均一にできる。
また、従来は半田７ａと合金形成しないＡｌワイヤ等によりワイヤバンプが形成されていたために、ワイヤバンプの周囲には半田材が濡れ広がらず、半田層７内にボイド（空隙）が発生していた。これに対して、本発明の実施の形態１にかかる電力用半導体装置１００では、上述のように、ワイヤバンプ９は、半田層７の形成条件で、半田層７の半田材と合金形成が可能な材料からなる。このため、ワイヤバンプ９の周囲にも半田材が濡れ広がり、ボイドの発生を防止できる。また、ワイヤバンプ９と半田層７との界面に合金を形成できる。
ワイヤバンプ９に使用するワイヤの直径は１００μｍ程度が好ましいが、絶縁基板３と半導体素子４との間の半田層７をより厚くして、接合部の寿命を向上させるために、例えば直径が１５０μｍのワイヤを用いても良い。
一方、半導体素子４から発熱する熱をベース板１から外部に効率的に放熱するためには、半田層７の膜厚は薄い方が好ましく、例えば、半田層７の膜厚を５０μｍ程度とするために、ワイヤバンプ９に使用するワイヤの直径は５０μｍ程度としても構わない。
このように、本発明の実施の形態１では、図４Ａに示すように、半導体素子搭載領域１０の四隅または四隅近傍に位置にワイヤバンプ９を配置することで、半導体素子４の傾きを防止し、絶縁基板３の導体層３ａと半導体素子４を接続する半田層７の膜厚をより均一にすることができる。
また、図４Ｂに示すように、図４Ａの配置に加えて、半導体素子搭載領域１０の対角線上に、４つのワイヤバンプ１９を設けても良い。４つのワイヤバンプ１９は、対角線の交点から等距離に設けるのが好ましい。図４Ｂでは、ワイヤバンプ１９の長手方向は、半導体素子搭載領域１０の一辺に平行な方向としたが、他の方向でも構わない。また、ワイヤバンプ１９の個数は４個に限らないが、対角線上に等間隔に配置するのが好ましい。
例えば、半導体素子４を導体層３ａの上にダイボンドする場合、加えられる熱で半導体素子４が反る場合があるが、ワイヤバンプ１９を設けることにより、このような半導体素子４の反りを抑制し、半田層７の膜厚を均一にすることができる。
なお、ワイヤバンプ１９は、半導体素子搭載領域１０内に比較的均一に配置されれば良く、特にその位置や個数、配置方向に制限はない。
また、図４Ｃに示すように、図４Ｂのワイヤバンプ９を、長手方向が半導体素子搭載領域１０の対角線に垂直になるように配置しても良い。
一般に、半導体素子４の動作時に、半導体素子４と絶縁基板３との線膨張係数の差により半田層７に発生する応力は、半導体素子搭載領域１０の半田層７の四隅近傍に集中し、ここから半田層７に亀裂が進展し始める。
本発明の実施の形態１では、ワイヤバンプ９は半田層７の半田材と合金形成が可能な材料からなる。そして、通常の半田接合プロセスにおいて、半田層７とワイヤバンプ９との界面に、Ｃｕ６Ｓｎ５やＣｕ３Ｓｎのような合金が形成される。これらの合金は、半田層７に比較して機械的強度が大きく、疲労耐性が高い。なお、これら合金が界面に形成されたワイヤバンプ９の中心部にＣｕが残存していてもよい。
従って、このような機械的強度の大きな合金が表面に形成されたワイヤバンプ９を半導体素子搭載領域１０の四隅に設けることにより、半田層７の四隅で発生した亀裂の進展をワイヤバンプ９で停止できる。特に、ワイヤバンプ９の長手方向が半導体素子搭載領域１０の対角線に垂直になるように配置することにより、亀裂を停止させる効果を大きくできる。
ワイヤバンプ９の配置は、半導体素子搭載領域１０の対角線にワイヤバンプ９の長手方向が平行な配置（図４Ａ参照）から、垂直な配置（図４Ｃ参照）までの間で、適宜選択可能である。
なお、ワイヤバンプ９に到達して停止した亀裂は、ワイヤバンプ９に沿って進展する場合もあるが、半田層７に発生する応力は四隅から中心方向に発生することから、図４Ｃのように対角線に対して角度を有して配置することで、亀裂進展経路を長くすることが可能となり、半田層７の破壊を遅らせ、結果的に半導体素子４の破壊を遅らせることができる。
ここで、半導体素子４が正方形である場合は、前述のように半導体素子搭載領域１０の対角線に対してワイヤバンプ９の長手方向を垂直に設置するのが最も効果的である。一方、半導体素子４が正方形でない場合は、ワイヤバンプ９の長手方向が半導体素子搭載領域１０の対角線に対して一定の角度を有するように、即ち０°より大きく９０°以下の角度を有するように、ワイヤバンプ９を配置すれば良い。
また、複数のワイヤバンプ９を、半導体素子搭載領域１０の全体に、ワイヤバンプ９の長手方向が半導体素子搭載領域１０の対角線に対して一定の角度を有するように配置しても良い。この場合、隣接するワイヤバンプ９の間の中心間の距離は、ワイヤバンプ９の直径の２倍程度であることが好ましい。ワイヤバンプ９の接合部の幅は、ワイヤバンプ９の直径の約２倍程度まで超音波接合により広げられることを考慮したものである。
次に、合金形成が可能な半田層７とワイヤバンプ９の材料について説明する。上述のように、ワイヤバンプ９を、半田層７の半田材と合金形成が可能な材料から形成することで、半田層７中でのボイド（空隙）の発生を防止でき、半導体素子４で発生した熱を、半田層７を介して効率良くベース板１から放熱できる。半田層７の半田付け時は還元雰囲気下、例えば水素雰囲気やギ酸雰囲気下でワイヤバンプ９を還元してから半田層７を溶融させる。
半田層７には、Ｓｎ系半田、例えば、純Ｓｎ半田、Ｓｎ−Ａｇ−Ｃｕ系半田、Ｓｎ−Ｃｕ系半田、更にはＳｎを主成分としＮｉやＳｂが添加された半田が用いられる。
この場合、ワイヤバンプ９の材料には、通常の半田付け条件で、Ｓｎ系の半田材と合金形成が可能な材料としＣｕやＣｕ合金が用いられる。半田層７とワイヤバンプ９の界面に形成される合金は、例えばＣｕ６Ｓｎ５やＣｕ３Ｓｎとなる。
表１に、Ｓｎ、Ｃｕ、Ｓｎ−０．７Ｃｕ、Ｃｕ６Ｓｎ５、およびＣｕ３Ｓｎの融点、ヤング率、引張強度、線膨張係数および熱伝導率を示す。
Figure 2019110317
表１から分かるように、Ｃｕ６Ｓｎ５およびＣｕ３Ｓｎの融点は、半田層７の母材であるＳｎの融点２３２℃より高く、それぞれ４１５℃と６７６℃となっている。また、機械的強度については、ヤング率は、Ｓｎ、Ｃｕ６Ｓｎ５およびＣｕ３Ｓｎについて、それぞれ５３．０ＧＰａ、１１０ＧＰａ、１４０ＧＰａであり、引張強度は、Ｓｎ、Ｃｕ６Ｓｎ５およびＣｕ３Ｓｎについて、それぞれ２８．０ＭＰａ、３１０ＭＰａ、５０７ＭＰａである。
このように、半田層７とワイヤバンプ９の界面に形成される合金Ｃｕ６Ｓｎ５およびＣｕ３Ｓｎは、半田層７の母材となるＳｎやＳｎ−０．７Ｃｕ半田よりも融点が高く、機械的強度も大きい、高耐熱性でかつ高信頼性の合金である。
なお、半田層７とワイヤバンプ９の材料の組み合わせとして、半田層７の材料としてＺｎ系半田材料、ワイヤバンプ９の材料としてＡｌまたはＡｌ合金を組み合わせても良い。
絶縁基板３の絶縁部材３ｂには、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４等のセラミックスだけでなく、エポキシや液晶ポリマー等のバインダー材に、シリカ、アルミナ、ＢＮ等のフィラーを混練された有機絶縁材料を用いても良い。
また、絶縁基板３の導体層３ａ、３ｃの材料は、Ｃｕが好ましいが、ＣｕにＮｉめっきが施された材料でも良い。また、ＡｌにＮｉめっきが施された材料でもよい。
ベース板１には、例えばＣｕ板やＡｌＳｉＣ板が用いられるが、使用にあたり電力用半導体装置１００が十分な強度を有するのであれば、ベース板１が無い構造、すなわち絶縁基板３の裏面側の導体層３ｃが露出する構造でも良い。
半導体素子４には、高温動作が可能なＳｉＣを基材とするＳｉＣ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＳｉＣ−ＳＢＤ（Schottky Barrier Diode）、Ｓｉを基材とするＳｉ−ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＳｉ−ＦＷＤ（Free Wheeling Diode）が用いられる。
ボンディングワイヤ６は、例えばＡｌワイヤであり、ウェッジボンディングにより半導体素子４の表面に接合される。ボンディングワイヤ６は、例えばＣｕワイヤでも良い。また、ボンディングワイヤ６の代わりに、板状の導体を用いても良い。板状の導体を用いる場合は、半導体素子４との接合は、ウェッジボンディングではなく、半導体素子４の上面に例えばＮｉ／Ａｕめっきを施し、その上に半田やＡｇ焼結材により板状の導体を接合する。
封止材５は、例えばシリコンゲルであるが、使用にあたり十分な絶縁性を有していればよく、フィラーが混練されたエポキシ材であっても良い。
実施の形態２．
図５は、本発明の実施の形態２にかかる電力用半導体装置２００の一部の拡大断面図であり、図１と同一符号は、同一または相当箇所を示す。電力用半導体装置２００では、ベース板１と絶縁基板３の導体層３ｃとの間に、半田層７の材料と合金形成が可能なワイヤバンプ２９が設けられている。
ワイヤバンプ２９は、実施の形態１の配置と原則的に同一であり、例えば絶縁基板３の導体層３ｃの直下、即ち、導体層３ｃをベース板１の上に垂直投影した矩形形状の導体層搭載領域（実施の形態１の半導体素子搭載領域に対応）の例えば四隅に、導体層搭載領域の対角線に対して並行に設置しても良い。このようにワイヤバンプ２９を形成することにより、半田層７の膜厚を均一にすることができる。ワイヤバンプ２９は、例えば図４Ｂのように、複数設けても良い。
また、ワイヤバンプ２９は、例えば実施の形態１の図４Ｃのように、導体層搭載領域の四隅または四隅近傍に、導体層搭載領域の対角線に対して０°より大きく９０°以下の角度で、特に９０°に設けても良い。これにより、ベース板１と絶縁基板３との線膨張係数の差により、四隅近傍から半田層７に亀裂が進展した場合でも、ワイヤバンプ２９で亀裂の進展を停止できる。
また、ワイヤバンプ２９を、半田層７と合金形成が可能な材料から形成することで、半田層７中でのボイド（空隙）の発生を防止でき、半導体素子４で発生した熱を、半田層７を介して効率良くベース板１から放熱できる。
なお、ワイヤバンプ２９と半田層７との材料の組み合わせは、実施の形態１の組み合わせと同様である。
ここで、ワイヤバンプ９の直径は、２００μｍ程度であることが好ましいが、絶縁基板３とベース板１との間の半田層７の膜厚を３００μｍ以上にして接合部寿命構造向上を図るのであれば、ワイヤバンプ９の直径は３００μｍ程度でも良い。また、半導体素子４からの熱をベース板１から効率的に放熱するために、半田層７を１００μｍ程度と薄くするのであれば、ワイヤバンプ９の直径は１００μｍ程度でも良い。
図６Ａは、絶縁基板３を半田付けする前の、ベース板１の上面図である。また、図６Ｂは、図６ＡをＡ−Ａ方向に見た場合の断面図である。
図６Ａ、６Ｂに示すように、ベース板１の上の、半田層形成領域２０には、複数のワイヤバンプ３９が設けられている。ワイヤバンプ３９は、半田層形成領域２０の対角線に所定の角度となるように設けられている。１つの対角線上に配置されたワイヤバンプ３９は、互いに平行で、等間隔に配置されるのが好ましい。また、図６Ａ、６Ｂでは、半田付け時に、半田層形成領域２０の外に半田が濡れ広がるのを防止するために、フォトレジスト１１で半田層形成領域２０を囲んでいる。また、図６Ａ、６Ｂは４本のワイヤにより領域を区分けするために、４辺を囲むようにワイヤバンプを載置したが、これが１本のワイヤによりステッチボンドを用いて４辺を囲むように載置してもよく、ワイヤを載置していない領域を半田が濡れ広がることから各ワイヤが端部で接触しないようにしておかなければならない。
このようにワイヤバンプ３９を設けることにより、半田層７の膜厚を均一にするとともに、ワイヤバンプ３９の材料を半田層７の材料と合金形成が可能な材料から形成することにより、半田層７中でのボイド（空隙）の発生を防止できる。
特に、ワイヤバンプ３９を図６Ａのような配置とすることで、ベース板１と絶縁基板３との線膨張係数の差により半田層７の四隅に亀裂が形成された場合でも、ワイヤバンプ３９により亀裂の進展を停止できる。特に、複数のワイヤバンプ３９を設けることで、亀裂の進展経路が長くなり、半田層７の寿命が向上する。
ここで、例えば半田層７の材料としてＳｎ−０．７Ｃｕ半田を、ワイヤバンプ３９の材料としてＣｕを用いた場合、Ｃｕ−Ｓｎの状態図から分かるように、ＣｕはＳｎに、室温で０．７ｗｔ％しか固溶できない。このため、半田付け時にＳｎ−０．７Ｃｕを溶融した後、室温に冷却すると、固溶できないＣｕは、Ｃｕからなるワイヤバンプ３９の周囲に析出して合金を形成する。半田付け後は、Ｃｕワイヤバンプ３９はそのままＣｕ材として存在する。
Ｃｕの熱伝導率は４０１Ｗ／ｍ・Ｋであり、熱伝導率が６６．８Ｗ／ｍ・ＫであるＳｎおよびＳｎ−Ｃｕ合金に比較して大きい。このため、半田層７とワイヤバンプ３９からなる接合部のみかけの熱伝導率は大きくなり、ワイヤバンプ３９がない半田層７のみの場合に比較して、放熱性を向上させることが可能となる。
また、半田は、液相から固相に凝固する際に体積収縮が起こる。このため、半田付け後の冷却過程において、ベース板１の温度分布に伴って、半田層７の中にいわゆる引け巣が発生する場合がある。これに対して、図６Ａ、６Ｂに示すようにワイヤバンプ３９を配置することにより、ワイヤバンプ３９によって、半田が収縮する領域が区切られ、引け巣の発生を抑制し、半田不良を低減できる。
また、図６Ａに示すワイヤバンプ３９は、例えば、直径が２００μｍのＣｕワイヤからなるワイヤバンプ３９を、４００μｍの間隔でボンディングして形成しても良い。これは、ワイヤバンプ３９の間隔を狭くすると、ボンディング時に隣接するワイヤバンプ３９にウェッジツールが接触してしまい、所望の接合を得られなくなるためである。このため、隣接するワイヤバンプ３９の間隔は、ワイヤバンプ３９の直径の１．５倍以上であることが好ましい。
また、１本のワイヤバンプ３９の両端がベース板１にウェッジボンド接合されており、更に、その間にも複数のステッチボンド接合部を有する場合は、ワイヤの張力によりワイヤループが形成されてバンプ高さの制御が困難となる。このため、ワイヤループを形成させないために、ウェッジボンド接合部とステッチボンド接合部との間隔、および隣接するステッチボンド接合部の間隔は、それぞれ２．０ｍｍ未満であることが好ましい。
実施の形態１では、絶縁基板３と半導体素子４との間の半田層７中にワイヤバンプを設けた電力用半導体装置１００について、実施の形態２では、ベース板１と絶縁基板３との間の半田層７中にワイヤバンプを設けた電力用半導体装置２００について、それぞれ説明したが、１つの電力用半導体装置が双方のワイヤバンプを備えても良い。なお、半田付け面積が大きく半田付け時の体積収縮量が大きいベース板１と絶縁基板３との間の半田層７中にワイヤバンプ９を載置するほうが、引け巣抑制効果が大きい。
また、実施の形態１に記載されたベース板１と絶縁基板３との間の半田層７と、実施の形態２に記載された絶縁基板３と半導体素子４との間の半田層７は、同じ材料でも、異なる材料でも良い。
１ ベース板、２ ケース、３ 絶縁基板、４ 半導体素子、５ 封止材、６ ボンディングワイヤ、７ 半田層、８ 端子、９ ワイヤバンプ、１０ 半導体素子搭載領域、１１ フォトレジスト、２０ 半田層形成領域、１００、２００ 電力用半導体装置。

Claims (17)

  1. 少なくとも表面に導体層を有する絶縁基板と、
    該導体層の上に設けられたワイヤバンプと、
    該ワイヤバンプの上に載置された半導体素子と、
    該導体層の上に該導体層と該半導体素子とを接合する半田層と、を含み、
    該ワイヤバンプと該半田層との界面に、該ワイヤバンプの材料と該半田層の材料からなる合金を有することを特徴とする電力用半導体装置。
  2. 上記ワイヤバンプの熱伝導率は、上記半田層の熱伝導率より大きいことを特徴とする請求項１に記載の電力用半導体装置。
  3. 上記ワイヤバンプは、その両端が上記導体層にウェッジボンド接合部を有するボンディングワイヤからなることを特徴とする請求項１に記載の電力用半導体装置。
  4. 更に、ウェッジボンド接合部の間に、上記ボンディングワイヤが上記導体層に複数のステッチボンド接合部を有し、該ウェッジボンド接合部と該ステッチボンド接合部との間隔、および隣接する該ステッチボンド接合部の間隔は、それぞれ２ｍｍ以下であることを特徴とする請求項３に記載の電力用半導体装置。
  5. 上記半導体素子を、上記導体層の上に垂直投影した、矩形形状の半導体素子搭載領域において、該半導体素子搭載領域の四隅にそれぞれ上記ワイヤバンプが設けられたことを特徴とする請求項１に記載の電力用半導体装置。
  6. 上記ワイヤバンプの長手方向は、上記半導体素子搭載領域の対角線と直交することを特徴とする請求項５に記載の電力用半導体装置。
  7. 上記ワイヤバンプの長手方向は、上記半導体素子搭載領域の対角線と、０°より大きく９０°以下の角度で交差することを特徴とする請求項５に記載の電力用半導体装置。
  8. 上記半導体素子搭載領域中に、更に上記ワイヤバンプが設けられたことを特徴とする請求項５〜７のいずれかに記載の電力用半導体装置。
  9. ベース板と、
    該ベース板の上に設けられた複数のワイヤバンプと、
    該ワイヤバンプの上に載置された、少なくとも裏面に導体層を有する絶縁基板と、
    該ベース板の上に該絶縁基板の該導体層を接合する半田層と、を含み、
    該ワイヤバンプと該半田層との界面に、該ワイヤバンプの材料と該半田層の材料からなる合金が形成されたことを特徴とする電力用半導体装置。
  10. 上記ワイヤバンプの熱伝導率は、上記半田層の熱伝導率より大きいことを特徴とする請求項９に記載の電力用半導体装置。
  11. 上記ワイヤバンプは、その両端が上記導体層にウェッジボンド接合されたウェッジボンド接合部と、該ウェッジボンド接合部の間に、ボンディングワイヤが上記導体層にステッチボンド接合された複数のステッチボンド接合部を有し、該ウェッジボンド接合部と該ステッチボンド接合部との間隔、および隣接する該ステッチボンド接合部の間隔は、それぞれ２．０ｍｍ以下であることを特徴とする請求項９に記載の電力用半導体装置。
  12. 上記導体層を、上記ベース板の上に垂直投影した、矩形形状の導体層搭載領域において、該半導体素子搭載領域の四隅にそれぞれ上記ワイヤバンプが設けられたことを特徴とする請求項９に記載の電力用半導体装置。
  13. 上記ワイヤバンプの長手方向は、上記導体層搭載領域の対角線と、０°より大きく９０°以下の角度で交差することを特徴とする請求項１２に記載の電力用半導体装置。
  14. 上記ベース板の上に、上記半田層が設けられる半田層形成領域を有し、該半田層形成領域の四隅、および該半田層形成領域の内部に上記ワイヤバンプが設けられたことを特徴とする請求項９に記載の電力用半導体装置。
  15. 上記ワイヤバンプはＣｕからなり、上記半田層はＳｎ系半田材料からなることを特徴とする請求項１〜１４のいずれかに記載の電力用半導体装置。
  16. 上記ワイヤバンプの材料と半田層の材料からなる合金は、Ｃｕ６Ｓｎ５またはＣｕ３Ｓｎであることを特徴とする請求項１５に記載の電力用半導体装置。
  17. 上記ベース板と上記絶縁基板との間の上記半田層と、上記絶縁基板と上記半導体素子との間の上記半田層とが、異なる材料からなることを特徴とする請求項１〜１６のいずれかに記載の電力用半導体装置。
JP2019028427A 2016-06-14 2019-02-20 電力用半導体装置 Active JP6983187B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016118177 2016-06-14
JP2016118177 2016-06-14
JP2018523895A JP6487122B2 (ja) 2016-06-14 2017-06-12 電力用半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018523895A Division JP6487122B2 (ja) 2016-06-14 2017-06-12 電力用半導体装置

Publications (3)

Publication Number Publication Date
JP2019110317A true JP2019110317A (ja) 2019-07-04
JP2019110317A5 JP2019110317A5 (ja) 2020-05-21
JP6983187B2 JP6983187B2 (ja) 2021-12-17

Family

ID=60663186

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018523895A Active JP6487122B2 (ja) 2016-06-14 2017-06-12 電力用半導体装置
JP2019028427A Active JP6983187B2 (ja) 2016-06-14 2019-02-20 電力用半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018523895A Active JP6487122B2 (ja) 2016-06-14 2017-06-12 電力用半導体装置

Country Status (4)

Country Link
JP (2) JP6487122B2 (ja)
CN (2) CN115274465A (ja)
DE (1) DE112017002961B4 (ja)
WO (1) WO2017217369A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021128988A (ja) * 2020-02-12 2021-09-02 三菱電機株式会社 電力用半導体装置およびその製造方法
WO2024202585A1 (ja) * 2023-03-24 2024-10-03 富士電機株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274465A (zh) * 2016-06-14 2022-11-01 三菱电机株式会社 电力用半导体装置
JP2022031611A (ja) * 2018-11-09 2022-02-22 住友電気工業株式会社 半導体装置
JP7407732B2 (ja) * 2018-12-04 2024-01-04 株式会社クラレ 高電圧用回路基板およびそれを用いた高電圧デバイス
EP3675190B1 (en) 2018-12-25 2023-05-03 Nichia Corporation Method of manufacturing light source device and light source device
WO2020218595A1 (ja) * 2019-04-25 2020-10-29 京セラ株式会社 発光素子搭載用基板および発光装置
KR20210129483A (ko) * 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
JP7489879B2 (ja) 2020-09-25 2024-05-24 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
WO2022209609A1 (ja) * 2021-03-31 2022-10-06 住友電気工業株式会社 半導体装置
WO2023195164A1 (ja) * 2022-04-08 2023-10-12 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190363A1 (en) * 2001-06-19 2002-12-19 Bartlow Howard D. Semiconductor device package and method of die attach
JP2005236019A (ja) * 2004-02-19 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置
JP2011071301A (ja) * 2009-09-25 2011-04-07 Honda Motor Co Ltd 金属ナノ粒子を用いた接合方法及び接合体
JP2012028433A (ja) * 2010-07-21 2012-02-09 Nec Network Products Ltd 電子部品の実装方法
WO2017217369A1 (ja) * 2016-06-14 2017-12-21 三菱電機株式会社 電力用半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3347279B2 (ja) 1997-12-19 2002-11-20 三菱電機株式会社 半導体装置およびその製造方法
JP2000013029A (ja) * 1998-04-22 2000-01-14 Hitachi Cable Ltd 高密度配線基板、その製造方法、及びそれを用いた電子装置
JP3287328B2 (ja) * 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP3836010B2 (ja) * 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
JP3705779B2 (ja) * 2002-03-26 2005-10-12 株式会社東芝 パワーデバイスとその製造方法ならびに錫基はんだ材料
JP2007142271A (ja) * 2005-11-21 2007-06-07 Tanaka Electronics Ind Co Ltd バンプ材料および接合構造
JP5187832B2 (ja) * 2008-03-11 2013-04-24 田中電子工業株式会社 半導体装置
JP5542567B2 (ja) * 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
JP2012069733A (ja) * 2010-09-24 2012-04-05 Hitachi High-Tech Instruments Co Ltd ダイボンダの治工具管理方法、および、ダイボンダ
US8587116B2 (en) * 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
WO2015004956A1 (ja) * 2013-07-10 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法
JP2016026884A (ja) * 2014-07-02 2016-02-18 住友金属鉱山株式会社 中低温用のＢｉ−Ｓｎ−Ａｌ系はんだ合金及びはんだペースト
CN105575924B (zh) 2014-10-15 2018-07-03 台达电子工业股份有限公司 功率模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190363A1 (en) * 2001-06-19 2002-12-19 Bartlow Howard D. Semiconductor device package and method of die attach
JP2005236019A (ja) * 2004-02-19 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置
JP2011071301A (ja) * 2009-09-25 2011-04-07 Honda Motor Co Ltd 金属ナノ粒子を用いた接合方法及び接合体
JP2012028433A (ja) * 2010-07-21 2012-02-09 Nec Network Products Ltd 電子部品の実装方法
WO2017217369A1 (ja) * 2016-06-14 2017-12-21 三菱電機株式会社 電力用半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021128988A (ja) * 2020-02-12 2021-09-02 三菱電機株式会社 電力用半導体装置およびその製造方法
JP7282048B2 (ja) 2020-02-12 2023-05-26 三菱電機株式会社 電力用半導体装置およびその製造方法
WO2024202585A1 (ja) * 2023-03-24 2024-10-03 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN109314063B (zh) 2022-08-16
WO2017217369A1 (ja) 2017-12-21
DE112017002961T5 (de) 2019-02-28
DE112017002961B4 (de) 2022-06-09
CN109314063A (zh) 2019-02-05
JPWO2017217369A1 (ja) 2018-09-27
JP6983187B2 (ja) 2021-12-17
JP6487122B2 (ja) 2019-03-20
CN115274465A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP6983187B2 (ja) 電力用半導体装置
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP5214936B2 (ja) 半導体装置
JP2006134990A (ja) 半導体装置
US10490491B2 (en) Semiconductor device
JP7238277B2 (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2007012831A (ja) パワー半導体装置
JP2007088030A (ja) 半導体装置
JP6406996B2 (ja) 半導体装置
JP2020170736A (ja) 半導体装置
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP2016086003A (ja) パワー半導体装置の製造方法
JP2014041876A (ja) 電力用半導体装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP4861200B2 (ja) パワーモジュール
JP7570298B2 (ja) 半導体装置
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
WO2021240944A1 (ja) 半導体装置
JP2023057597A (ja) 半導体モジュール
JP2024102810A (ja) 半導体パッケージ及びその製造方法
JP2021141237A (ja) 半導体装置
JP2023128114A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R150 Certificate of patent or registration of utility model

Ref document number: 6983187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150