JP5187832B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5187832B2
JP5187832B2 JP2008061743A JP2008061743A JP5187832B2 JP 5187832 B2 JP5187832 B2 JP 5187832B2 JP 2008061743 A JP2008061743 A JP 2008061743A JP 2008061743 A JP2008061743 A JP 2008061743A JP 5187832 B2 JP5187832 B2 JP 5187832B2
Authority
JP
Japan
Prior art keywords
alloy
mass
bump
solder
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008061743A
Other languages
English (en)
Other versions
JP2009218442A (ja
Inventor
道孝 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Priority to JP2008061743A priority Critical patent/JP5187832B2/ja
Publication of JP2009218442A publication Critical patent/JP2009218442A/ja
Application granted granted Critical
Publication of JP5187832B2 publication Critical patent/JP5187832B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、複数のリフロー処理により複数の半導体素子が重ねられて積層状となる半導体装置の実装構造に関し、特に、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）における半導体集積回路の素子上の電極と回路配線基板のフリップチップ接合構造に適したＡｕ合金とＳｎ合金の実装構造に関する。
半導体集積回路装置の低コスト化および小型化を図るため、従来から２つのＬＳＩチップがフェイスダウンボンディング方式により互いに接合されて実装体を形成したＣＯＣ（Chip On Chip）型の半導体装置が提案されている。その一方式であるＳＩＰ技術は、複数個の半導体チップを、一つの半導体パッケージ内部に水平または垂直方向に搭載する技術であり、既存のＭＣＰ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ）概念の延長線上にある。既存のＭＣＰの場合、複数個の半導体チップが水平方向に搭載される技術が主になっていたが、ＳＩＰの場合には、複数個の半導体チップが垂直方向に積層される技術が主に適用される。
従来からこの積層技術としてフリップチップ実装が用いられている。フリップチップ実装は、大きな半導体チップ上に小さな複数個の半導体チップを実装する方法の一つで、半導体チップをアレイ状に並んだＡｕ合金バンプと呼ばれる突起状の端子によって接続する。このフリップチップ実装は、ワイヤボンディングに比べて実装面積を小さくできる利点があり、また，配線が短いために電源雑音や配線のインダクタンス，抵抗による損失も低減できる利点もある。
Ａｕ合金バンプの形成方法としては、Ａｌ電極やＣｕ電極パッドの表面に、乾式または湿式法の積層メッキ法や微小な金属球を用いるボール法や金属ワイヤを用いるワイヤ法などでバンプを形成する方法がある。
このうちワイヤ法によるスタッドバンプは、さまざまなＡｕ合金組成のワイヤを利用することができ、また、ワイヤボンディング法で使用するボンダーを転用して細長のＡｕ合金バンプを形成することができる利点があるため広く利用されている。このスタッドバンプ法は、極細線の先端に溶融ボール部を形成し、この溶融ボール部をＡｌ電極等のパッドへ単純に押圧したり超音波を印加しながら押圧したりして電極パッドと接合したのち、Ａｕ合金のバンプワイヤを上方へ移動させることによってワイヤのもっとも弱い箇所から引きちぎる方法である。
このＡｕ合金のワイヤバンプ材料の研究は、これまでフリップチップ実装に適したものが開発され、実用化されてきた。すなわち、ＡｕマトリックスとしてＡｕ−０．５〜１０重量％Ｐｄ合金（特許第２７３７９５３号公報）やＡｕ−０．００３〜５重量％Ｐｄ合金（特開平９−３２１０７６号公報）やＰｔ、Ｐｄ又はＲｕを０．００１〜５重量％及び残部Ａｕ合金（特開平１０−２８７９３６号公報）などが開示され、純銀バンプ電極（特開平２−１８３５３８号公報）やPt，Ｐｄ，Ｃｕの少なくとも１種を０．００５〜７重量％の範囲で含有し、残部が銀及び銀の不可避的不純物からなる銀合金細線（特許第３５２７３５６号公報）が開示されている。
他方、接合されたＡｕ合金バンプワイヤの先端は、フリップチップ方式でＳｎ合金のソルダーと接合される。このＳｎ合金のソルダーは別の半導体チップ上のＡｌ電極やＣｕ電極パッドの表面との接合性が悪いため、パッド上のＮｉ／Ａｕ積層メッキ膜、Ｎｉ／Ａｇの積層メッキ膜、Ｎｉ／Ｐｄの積層メッキ膜などで表面改質されるのが一般的である。
従来のＡｕ合金バンプワイヤの研究は、バンプ形成の容易性を探求するものであった。
例えば、「金バンプ用金合金細線」と題する特開平０２−９１９４４号公報（後述する特許文献1）には、「Ｐｄを０．５〜１０重量％含有し、さらにＬａ、Ｃｅ、Ｃａのうち1種または２種以上を０．０００１〜０．０２重量％含有し、残部がＡｕおよび不可避不純物からなることを特徴とする金バンプ用金合金細線」の発明が開示され、「常にネック部から破断されて正常なバンプを形成することができる金バンプ用金合金細線を提供することを目的とする。（２ページ左上欄１８行〜同ページ右上欄１行）」と記載されている。
また、「バンプ形成用金合金」と題する特開平１０−２８７９３６号公報（後述する特許文献２）には、「Pt，Pd，Ruの1種以上を合計で0.001〜5重量％含み、残部がＡｕおよび不可避不純物からなることを特徴とするバンプ形成用金合金」の発明が開示され、「本発明の目的は、接合時の不均一な潰れによるバンプ問の接触が少なく、微細なバンプを形成するのに好適な微小ボールを作成するための極細線が容易に製造できる金合金を提供することを課題とする。（００１１段落）」と記載されている。
更に、「バンプ用金合金ボール」と題する特開平１０−２７５８２３号公報には、「白金（Ｐｔ）、パラジウム（Ｐｄ）のうち少なくとも１種を０．１〜３．０重量％、及び残部がＡｕ及び不可避不純物からなることを特徴とするバンプ用金合金ボール」の発明が開示され、「バンプ用微小金ボールおよび半導体装置」と題する特開平１１−１６３０１６号公報には、「Ｃｕ，Ｐｄ，Ｐｔの１種以上を総計で０．０３〜５重量％の範囲で含有し、残部が金および不可避不純物からなることを特徴とするバンプ用微小金ボール」の発明が開示されている。
他方、従来のソルダーとしてはＰｂ−Ｓｎ半田合金が通常であり、溶融温度が低いのが実情であった。そのためフリップチップ実装の際にＡｕ合金のワイヤバンプがＰｂ−Ｓｎ半田中に溶け込んでいく現象（以後、「半田食われ」という。）は、これまでほとんど主要な課題とはならず、ワイヤバンプと題する特許第３９９４１１３号公報（後述する特許文献３）によってＡｕ合金のワイヤバンプとソルダーとの関係がはじめて明らかになった。
特許第３９９４１１３号公報には、「融点が１７０℃〜２６０℃のＰｂフリーＳｎ系半田とフリップチップ接合した、純度９９．９９質量％以上のＡｇを１〜２５質量％含有し、残部が純度９９．９９質量％以上のＡｕからなるＡｕ−Ａｇマトリックス合金に、該微量添加元素として、Ｃａを５〜５０質量ｐｐｍ、Ｂｅを１〜２０質量ｐｐｍ及び／又は希土類元素を５〜９０質量ｐｐｍ含有せしめたＡｕ−Ａｇ合金からなることを特徴とするワイヤバンプ（請求項１および請求項５）」の発明が開示され、一次のリフロー処理によって「本発明の高純度のＡｕ−Ａｇ合金マトリックスでは耐半田食われ性が向上するため半田とフリップチップ接合してもＡｕ−Ａｇ合金バンプ自体が半田中に消滅してしまうことがない。このため使用できる半田材料の選択範囲が広がり、半田付け後に高温でリフローしても安定した接合強度のフリップチップ接合体が得られる。また、特定の半田材料に対する使用可能な温度範囲が広いので、半田付けの作業管理条件が緩やかになる。しかも、バンプのテール長さのばらつきを抑制することができるので、Ａｕ−Ａｇ合金バンプのテール部分だけを選択的に消失させることができ、ますますテール長さのばらつきを小さくすることができるようになる（００１１段落）。」と記載されている。
しかし、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）の場合は、フリップチップパッケージは電子機器の組み立て工程において繰り返しリフロー処理が課せられるので、フリップチップパッケージをリフロー処理により基板へ実装した後、フリップチップパッケージのバンプ構造に半田食われが生じていなくても、以後の二次、三次と続くリフロー処理で半田食われが生じるという新たな課題が発生した。特に、これらの実装に使用されるＰｂフリーのＳｎ合金ソルダーは、融点が１８０〜２７０℃でＳｎが９０質量％以上のＳｎ合金または純度９９．９質量％以上のＳｎ金属からなり、従来のＰｂ−Ｓｎ半田合金よりも融点が高いため、半田食われの度合が大きくなるという傾向があった。この新たな半田食われは、首尾よく接合された一次バンプ構造であっても、多次にわたるリフロー処理の繰返しによってＡｕ合金のワイヤバンプの形状がＳｎ合金またはＳｎ金属に拡散して消失する現象となるもの（これも、「半田食われ」という。）である。ソルダーがＳｎ合金またはＳｎ金属の場合は、従来のＰｂ−Ｓｎ半田合金よりも融点が高いため一次バンプ構造は熱拡散を起こしやすく、従来のバンプワイヤのＡｕ合金では半田食われが生じやすくなるという課題を解決することができなかった。
特開平０２−９１９４４号公報 特開平１０−２８７９３６号公報 特許第３９９４１１３号公報
本発明は、上記課題を解決するためになされたものである。本発明は、繰返しのリフロー処理が行なわれる複数の半導体素子を垂直に重ねた、または水平に並べた積層構造上の半導体装置に適したフリップチップ実装構造を提供することを目的とし、繰返しのリフロー処理によってＡｕ合金バンプに半田食われが生じていないこと、すなわちＡｕ合金バンプの形状が残存しなくなるという課題を解決する。
上記の課題を解決するための、最初のリフロー処理におけるフリップチップボンディングされた一次バンプ構造を用いた半導体装置は、以下の通りである。
(a) 本発明は、複数のリフロー処理によって複数の半導体素子を基板に対して垂直に重ねた、または水平に並べた積層構造の半導体装置において、最初のリフロー処理(フリップチップ時における加熱処理)における一次バンプ構造が、ＡｇまたはＣｕが０．５〜７．０質量％および残部が純度９９．９９質量％以上のＡｕからなるＡｕ−（Ａｇ、Ｃｕ）二元合金からなるバンプ、および融点が１８０〜２７０℃のＳｎ合金または純度９９．９質量％以上のＳｎ金属からなるソルダーであり、かつ、当該Ａｕ−（Ａｇ、Ｃｕ）二元合金と当該Ｓｎ合金またはＳｎ金属との体積割合が１：３〜１：２０の範囲にあることを特徴とする半導体装置である。
(ｂ) 本発明は、複数のリフロー処理によって複数の半導体素子を基板に対して垂直に重ねた、または水平に並べた積層構造の半導体装置において、最初のリフロー処理におけるフリップチップボンディングされた一次バンプ構造が、Ｐｄ、ＰｔまたはＮｉが０．５〜７．０質量％および残部が純度９９．９９質量％以上のＡｕからなるＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金からなるバンプ、および融点が１８０〜２７０℃のＳｎ合金または純度９９．９質量％以上のＳｎ金属からなるソルダーであり、かつ、当該Ａｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金と当該Ｓｎ合金またはＳｎ金属との体積割合が１：３〜１：２０の範囲にあることを特徴とする半導体装置である。
また，本発明の実施態様は、以下の通りである。
(ｃ) 上記（ａ）または（ｂ）に記載の半導体装置において、純度９９．９９質量％以上のＡｕに対して、０．５〜７．０質量％、１〜１００質量ｐｐｍのＹ、Ｌａ、Ｃｅ、Ｅｕ、Ｂｅ、Ｃａ，Ｍｇ、Ｓｒ、Ｓｉ、ＧｅおよびＳｎの内の少なくとも１種以上の元素および残部がＡｕからなることが好ましい。
(ｄ) また、上記（ａ）または（ｂ）に記載の半導体装置において、融点が１８０〜２７０℃のＳｎ合金がＳｎが９５質量％以上であることが好ましい。
(ｅ) 上記（ａ）または（ｂ）に記載の半導体装置において、Ａｕ合金がワイヤバンプであることが好ましい。
なお、本発明において上記のＡｕ−（Ａｇ、Ｃｕ）二元合金またはＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金と当該Ｓｎ合金またはＳｎ金属との体積割合は、安定したバンプ構造を得るには１：３〜１：１５の範囲にあることが好ましく、１：３〜１：１２の範囲にあることがより好ましい。
本発明の効果は、繰返しのリフロー処理によってＡｕ合金バンプに半田食われが生じていないこと、すなわち繰返しによってもＡｕ合金バンプの形状がＳｎ合金またはＳｎ金属中に溶け込んでいかなくなるということである。
本発明におけるＡｕ合金バンプでは、その他のＡｕ合金バンプに必要な合金自体に求められる機械的性質、例えばＡｌパッドに対するチップダメージや溶融ボールの形成性やテール残りの少なさなどが備わっている。さらに、フリップチップおよび第一次リフローにおける加熱処理時に、Ｓｎ金属またはＳｎ合金による半田食われが生じないというＡｕ合金バンプないしＡｕ合金ワイヤバンプに求められる効果が備わっている。
本発明におけるＡｕ−（Ａｇ、Ｃｕ）二元合金またはＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金は、二元合金であることに意味がある。
リフロー処理は、Ｓｎソルダーの融点よりも数度〜数十℃高い温度に30秒間前後さらされる。そのためＡｕ−（Ａｇ、Ｃｕ）合金またはＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）合金は、Ａｕ合金バンプの形状が保持されている。しかし、第二次、第三次とリフロー処理を繰り返していくと、複雑なＡｕ合金組成のものほどＳｎ合金またはＳｎ金属に半田食われの傾向を示す。この理由は定かではないが、Ａｕ−（Ａｇ、Ｃｕ）二元合金またはＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金の場合は、Ａｕ合金とＳｎ合金またはＳｎ金属との体積割合を限ったことによって、フリップチップ実装時に、Ａｕ合金とＳｎ ソルダー界面のＡｕ側にＣｕ-Ｓｎ、Ａｇ-Ｓｎ、Ｐｄ-Ｓｎ、Ｐｔ-ＳｎおよびＮｉ-Ｓｎ合金層(バリア層)が形成され、以後の繰返しのリフロー処理によるＡｕの半田食われを遅延させるためであると思われる。なお、リフローの回数は、実用的には１５回までである。
１〜１００質量ｐｐｍのＹ、Ｌａ、Ｃｅ、Ｅｕ、Ｂｅ、Ｃａ，Ｍｇ、Ｓｒ、Ｓｉ、ＧｅおよびＳｎの内の少なくとも１種以上の微量元素は、微量であることから、繰返しのリフロー処理によるＡｕ−（Ａｇ、Ｃｕ）二元合金またはＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金の効果に悪影響を与えない元素である。すなわち、これらの元素の有無にかかわらず、Ａｕ合金バンプの形状は保持される。Ａｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金の場合も、Ａｕ−（Ａｇ、Ｃｕ）二元合金と同じような傾向を示した。
本発明における融点が１８０〜２７０℃でＳｎが９０質量％以上のＳｎ合金または純度９９．９質量％以上のＳｎ金属の場合も、できるだけ単純な合金組成、例えば、純度９９．９質量％以上のＳｎ金属または二元合金であることが好ましい。合金組成が複雑になると、繰返しのリフロー処理によってＡｕ合金バンプの形状が消失してしまうおそれがあるからである。例えば、Ａｕ−Ａｇ−Ｃｕ三元合金は、Ａｕ−Ａｇ二元合金またはＡｕ−Ｃｕ二元合金と異なり、バリア層が形成されないため、繰返しのリフロー処理によって純度９９．９９質量％以上のＡｕ金属と同様に、Ａｕ合金バンプの形状に半田食われが生じてＡｕ合金バンプの形状が消失してしまった。
本発明におけるフリップチップ接合は、ＡｕとＳｎとのフリップチップ接合個所だけを考えれば、例えばＡｕ−Ａｇ二元合金またはＡｕ−Ｃｕ二元合金と単純な合金組成のＳｎソルダーのほうが、繰返しのリフロー処理を受けた場合でも安定したＡｕ合金バンプの形状が保持される。そのため本発明のＳｎ合金は、Ｓｎ金属またはＳｎが９５質量％以上の二元合金が好ましく、なるべく不要な微量元素は含まないことがより好ましい。
本発明においては当該Ａｕ−（Ａｇ、Ｃｕ）二元合金と当該Ｓｎ合金またはＳｎ金属との体積割合が１：３〜１：２０の範囲にあることが必要である。これは、Ｓｎ量が１：３よりも少ない場合、バンプとソルダーとの界面における接合面積を十分に稼ぐことができずに、この界面でクラックが生じる。また、ソルダーと基板上の配線との界面でも同現象が生じる。従って、安定した接合および接合信頼性を得るためには、ある程度のソルダー量を必要とする。Ｓｎ量が１：２０よりも大きくなると、リフローによるＡｕのソルダー中への拡散速度が大きく上昇することが実験により明らかになったため、Ｓｎ量は１：２０までである。この体積割合は１：３〜１：１５の範囲にあることが好ましく、１：３〜１：１２の範囲がより好ましい。最も好ましい体積割合は１：５〜１：１0の範囲である。これは、上述した通り、Ａｕに対するソルダー量が少な過ぎても、多過ぎても問題があり、即ち最適領域が存在することを示しているためである。
本発明におけるＡｕ合金バンプは、数十μｍ高さのワイヤバンプだけでなく数μｍ以下の高さのメッキバンプへも適用できる。ここで、「メッキ」とは湿式または乾式のメッキをいう。湿式メッキは、無電解または電解メッキによる。乾式メッキには、真空蒸着法やスパッタリング法がある。メッキによって本発明におけるＡｕ合金バンプを製造するには、合金メッキまたは積層メッキによることができるが、積層メッキが好ましい。本発明におけるＡｕ合金は二元合金なので、湿式メッキの場合は電子回路素子のＡｌ電極や回路基板上に周知の浴で交互に析出させることができる。乾式メッキの場合は、合金ターゲットをスパッタリングしても良く、あるいは、単一金属からなる複数のターゲットを交互にスパッタリングしても良い。湿式メッキによる場合は、あらかじめ熱処理を行ってデンドライトのメッキ析出構造から金属組織へ変換しておくことが望ましい。Ａｕ合金のメッキバンプの場合は、単位面積あたりの密度をマスキング等によって任意に設定できるので、高密度実装のバンプが容易にできる効果がある。湿式メッキよりも乾式メッキのほうがより小さいメッキバンプを得ることができる。
本発明における好ましいＡｕ−（Ａｇ、Ｃｕ）二元合金またはＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金のバンプはワイヤバンプである。ワイヤバンプは、パッド表面の接合面積に対する高さの割合が他のバンプよりも高くすることができるとともに、溶融ボールの接合条件を変更することにより任意の高さに調整することもできるからである。
リフロー処理により基板に実装されたフリップチップ・パッケージの一次バンプ構造は、以後の複数のリフロー処理によって再溶融されることがないように、基本的には最初のリフロー処理温度から漸次以後のリフロー処理温度が低下するように設計されるのが通常である。しかし、近年ではフリップチップ・パッケージの複合化(モジュール化)によるリフロー回数の増加や、使用するソルダーの統一化により、同じリフロー温度でリフロー処理をせざるを得ない場合もある。リフロー処理は複数ステップの温度勾配を持った連続炉によりおこなわれる。リフローにおける最高温度(ピーク温度)はソルダーの融点よりも数度〜数十度高い温度であり、このピーク温度で３０秒程度保持される。その後室温まで冷却される。
本発明におけるＡｕ−（Ａｇ、Ｃｕ）二元合金におけるＡｇまたはＣｕの含有範囲は、０．５〜７．０質量％の範囲である。ＡｇまたはＣｕの含有量が０．５質量％未満では、純度９９．９９質量％以上のＡｕ金属と同様に、最初のリフロー処理における半田食われが生じやすくなるためであり、ＡｇまたはＣｕの含有量が７．０質量％を超えると、以後の繰返しのリフロー処理によって半田食われが生じやすくなるため、０．５〜７．０質量％の範囲がよい。このような効果がより安定的に得られる範囲は、１．５〜７．０質量％の範囲である。
また、ＡｕとＡｇまたはＣｕの純度は、Ａｕ−（Ａｇ、Ｃｕ）二元合金の特性が微量添加元素により阻害されることがないようにするために９９．９９質量％以上の純度とする必要があり、さらに好ましくは９９．９９９質量％以上の範囲がよい。
他方、Ａｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金におけるＰｄ、ＰｔまたはＮｉの純度は、費用対効果を考慮すると、９９．９９質量％以上の範囲が好ましく、より好ましくは９９．９９５質量％以上の範囲である。
本発明において適用する融点が１８０〜２７０℃でＳｎが９０質量％以上のフリップチップ用材料としては、Ｓｎ−３．５質量％Ａｇ合金，Ｓｎ−０．８質量％Ｃｕ合金、Ｓｎ−０．５質量％Ｎｉ合金、Ｓｎ−１．０質量％Ｚｎ合金、Ｓｎ−３．５質量％Ａｇ−０．５質量％Ｃｕ合金などの知られているものが挙げられる。本発明のＡｕ−（Ａｇ、Ｃｕ）二元合金またはＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金のバンプはこれらのＳｎソルダーに対して優れた耐半田食われ性を有する。
本発明におけるＳｎ合金またはＳｎ金属のうち好ましいものは、Ｓｎ：３．５質量％Ａｇ合金、Ｓｎ：０．８質量％Ｃｕ合金、Ｓｎ：０．５質量％Ｎｉ合金、Ｓｎ：１．０質量％Ｚｎ合金、Ｓｎ：３．５質量％Ａｇ合金、Ｓｎ：０．５質量％Ｃｕ合金、Ｓｎ：２．０質量％Ｉｎ合金などである。
この融点を１８０〜２７０℃に限定した理由は、以下のとおりである。当該Ａｕ合金への濡れ性を、十分に確保するには、１８０℃以上の融点である必要があり、また、当該Ａｕ合金のはんだ食われを抑制するためには、はんだの融点が２７０℃以下の必要があるからである。
また、当該Ｓｎ合金のＳｎの含有量は９０質量％以上であることが望ましい。これは当該Ａｕ合金への濡れ性劣化を抑制するのにＳｎの含有量が９０質量％以上であることが望まれるためである。
本発明においては、高温度におけるＡｕ合金とＳｎ金属またはＳｎ合金との境界反応が支配している。バンプワイヤの実施例で見られるこのような高温度におけるＡｕ合金とＳｎ金属等との現象は、実施例で例示しないものの、ボールバンプやメッキバンプでも同様にみられる現象である。
純度９９．９９９質量％以上の高純度金へ純度９９．９９９質量％以上の高純度銀を所定量（単位は質量％）含有させ、または、微量元素群を所定量（単位は質量ｐｐｍ）添加させて配合した本発明範囲の組成のものを試験番号１〜１８の実施品として、調整した。
この実施品を真空溶解炉で溶解鋳造し、伸線加工して線径１８μｍとして最終熱処理した。株式会社新川製のワイヤボンダ（ＵＴＣ−１０００型／株式会社新川製）を使って、窒素ガス流中、０．３ミリ秒の放電時間にてこの極細線から溶融ボールを作成し、５０μｍ角の純Ａｌパッド上へ汎用条件にてバンプ（ボール径３０μｍ、ボールのつぶれ径４０μｍ、バンプ高さ４０μｍ）を形成したところ、すべてのボールが５０μｍ角のＡｌパッド内に形成されていた。なお、Ｎｉを含有させたワイヤについては、窒素雰囲気にてボンディングを実施した。
上記のすべてのボールがＡｌパッド内に形成されていた結果により、本発明範囲の組成のものはバンプワイヤとしての性能を有していることを確認した。
次に、本発明の実施品（実施品番号１〜18）について、リフローを模した加熱試験を実施した。加熱試験は、Ａｕ合金バンプを模したビレット（１０mg）と、Ｓｎソルダー片（Ａｕ：Ｓｎの体積比が１：３、１：１０、及び１：２０になるように、比重換算した）と対峙させた。
Ｓｎソルダーの組成は、
純度９９．９質量％以上の高純度Ｓｎ金属（融点２３１℃）、
Ｓｎ：３．５質量％Ａｇ合金（融点２２１℃）、
Ｓｎ：０．7質量％Ｃｕ合金（融点２２７℃）、
Ｓｎ：３．２Ａｇ質量％、０．５Ｃｕ質量％合金（融点２１８℃）、
Ｓｎ：３．５質量％Ａｇ、４．８重量％Ｂｉ合金（融点２１０℃）、
Ｓｎ：２０質量％Ｉｎ、２．８質量％Ａｇ合金（融点１８５℃）、
Ｓｎ：９．０質量％Ｚｎ合金（融点１９９℃）を用いた。
フリップチップ接合を再現すべく、各種Ａｕ合金と各種はんだを対峙させた状態で、各はんだの融点＋２０℃の温度で３０秒間加熱させ、接合させた。その後、リフローを再現させるべく、加熱処理を合計１０回まで繰り返し実施した。このときの温度条件は、はんだの融点＋２０℃の温度で４０秒間保持される条件でおこなった。なお、全ての加熱処理は、示差熱分析装置(DSC-3100／（株）マックサイエンス製)を使用し、Arガス雰囲気(流量：５０ml/min)で実施した。
それぞれの試料サンプルの断面を走査線電子顕微鏡JSM5９00LV(日本電子（株）製)にて、反射電子像にて１０００倍の倍率で観察した。
本発明の実施品（実施品番号１〜１８）はすべて、Ａｕ合金バンプがＳｎソルダー中に保持されていた。この１０回リフロー(１０次リフロー)処理の結果を表１〜３に示す。
Figure 0005187832
Figure 0005187832
Figure 0005187832
表１〜３の結果から明らかなとおり、本発明の質量割合の好ましい範囲内にあるものはすべてＡｕ合金バンプの形状がＳｎソルダー中に保持されていた（Ａｕ合金が残存していた）が、本発明の質量割合の範囲内にあるものであっても好ましい範囲内にないものは一部のＡｕ合金バンプがＳｎソルダー中に消失してしまっていた。
これに対し、本発明の質量割合の範囲外にあるものはすべてＡｕ合金バンプがＳｎソルダー中に消失してしまっていた。（１例として図１上下及び中央参照。）
日本エレクトロプレーテリングエンジニアーズ株式会社製の金メッキ浴（商品名：テンペレックスＭＬＡ１００）と銀メッキ浴（商品名：シルブレックス5）とを用いて交互に３回ずつメッキした（総メッキ厚３０μｍ、化学分析値でＡｕ９７質量％・Ａｇ３質量％）。Ｓｎ：３．５質量％Ａｇ合金（融点２２１℃）ソルダーを用いて実施例１と同様にして第十次リフロー処理を行い、任意の１０個を取り出し、その断面を４００倍の実体顕微鏡で観察したところ、すべてＡｕ合金バンプの形状がＳｎソルダー中に保持されていた。
下記実施品に、請求項で挙げた微量元素を意図的に添加し、Ｓｎ、Ｓｎ−３．５Ａｇ、及びＳｎ−２０Ｉｎ−２．８Ａｇのはんだを用いて、それぞれＡｕ：Ｓｎ＝１：３、１：１０、１：２０の体積比でＡｕの残存、消失を確認した。実施例１、及び実施例２と同様の試験をしたところ、いずれも実施例１及び実施例２と同様の結果を得た。これらの結果を表４〜６に示す。
Figure 0005187832
Figure 0005187832
Figure 0005187832
 〔比較例〕
本発明範囲を外れた比較品を比較品１〜１１として、表１〜３に示す。この比較品を実施品１と同様にして、ワイヤボンダ（ＵＴＣ−１０００型）を使って、溶融ボールを作成したところ、すべてのボールが５０μｍ角のＡｌパッド内に形成されていた。
次に、実施例２と同様にして、第一次リフロー処理から第十次リフロー処理を行い、試料サンプルの断面を走査線電子顕微鏡(SEM)JSM5９00LV(日本電子（株）製)にて、反射電子像にて１０００倍の倍率で観察した。
比較品（比較品番号１〜１１）は、表１〜３に示すように、すべてＡｕ合金バンプがＳｎソルダー中に消失してしまっていた。
なお、実施例では１０回リフローを行っているが、はんだ喰われの問題は生じなかった。
また、比較例では、３回リフローを行ったところ、はんだ喰われが生じてＡｕ合金バンプがＳｎソルダー中に消失してしまっていた。
Ａｕに対するソルダーの存在比(体積比)は、好ましくは5倍以上であると、本効果が顕著に見られる。
Ａｕ−０．１％Ag、Ａｕ−５％Aｇ、及びＡｕ−５％Ag-２％Ｃｕに対するSn体積比１：１０におけるフリップチップの組織のリフロー時間（回数）による変化。（実施品１）

Claims (5)

  1. 複数の半導体素子を基板に対して垂直に重ねた、または水平に並べて積層した構造の半導体装置において、
    当該半導体素子は、複数のリフロー処理を経てフリップチップボンディングされるものであり、
    当該フリップチップボンディングにおける一次バンプ構造は、
    ＡｇまたはＣｕが０．５〜７．０質量％および残部が純度９９．９９質量％以上のＡｕからなるＡｕ−（Ａｇ、Ｃｕ）二元合金からなるバンプが融点が１８０〜２７０℃のＳｎ合金または純度９９．９質量％以上のＳｎ金属からなるソルダーにより接合されたものであり、
    当該Ａｕ−（Ａｇ、Ｃｕ）二元合金と当該Ｓｎ合金またはＳｎ金属との体積割合が１：３〜１：２０の範囲にあることを特徴とする半導体装置。
  2. 複数の半導体素子を基板に対して垂直に重ねた、または水平に並べて積層した構造の半導体装置において、
    当該半導体素子は、複数のリフロー処理を経てフリップチップボンディングされるものであり、
    当該フリップチップボンディングにおける一次バンプ構造は、
    Ｐｄ、ＰｔまたはＮｉが０．５〜７．０質量％および残部が純度９９．９９質量％以上のＡｕからなるＡｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金からなるバンプが融点が１８０〜２７０℃のＳｎ合金または純度９９．９質量％以上のＳｎ金属からなるソルダーにより接合されたものであり、
    当該Ａｕ−（Ｐｄ、Ｐｔ、Ｎｉ）二元合金と当該Ｓｎ合金またはＳｎ金属との体積割合が１：３〜１：２０の範囲にあることを特徴とする半導体装置。
  3. 純度９９．９９質量％以上のＡｕが０．５〜７．０質量％のAg、１〜１００質量ｐｐｍのＹ、Ｌａ、Ｃｅ、Ｅｕ、Ｂｅ、Ｃａ，Ｍｇ、Ｓｒ、Ｓｉ、ＧｅおよびＳｎの内の少なくとも１種以上の元素を含有し、残部がＡｕからなることを特徴とする請求項１または２に記載の半導体装置。
  4. 上記融点が１８０〜２７０℃のＳｎ合金が、Ｓｎが９０質量％以上であることを特徴とする請求項１または２に記載の半導体装置。
  5. 上記Ａｕ二元合金からなるバンプがワイヤボンディングにより形成されたことを特徴とする請求項１または２に記載の半導体装置。
JP2008061743A 2008-03-11 2008-03-11 半導体装置 Expired - Fee Related JP5187832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008061743A JP5187832B2 (ja) 2008-03-11 2008-03-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008061743A JP5187832B2 (ja) 2008-03-11 2008-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2009218442A JP2009218442A (ja) 2009-09-24
JP5187832B2 true JP5187832B2 (ja) 2013-04-24

Family

ID=41190014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008061743A Expired - Fee Related JP5187832B2 (ja) 2008-03-11 2008-03-11 半導体装置

Country Status (1)

Country Link
JP (1) JP5187832B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009729A (ja) * 2010-06-28 2012-01-12 Kyocera Kinseki Corp 電子装置
JP6035714B2 (ja) 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
WO2017217369A1 (ja) * 2016-06-14 2017-12-21 三菱電機株式会社 電力用半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635185B2 (ja) * 1997-03-28 2005-04-06 田中電子工業株式会社 バンプ用金合金ボール
JPH10287936A (ja) * 1997-04-16 1998-10-27 Sumitomo Metal Mining Co Ltd バンプ形成用金合金
JP4815754B2 (ja) * 2004-04-27 2011-11-16 株式会社デンソー 半導体装置
JP2007142271A (ja) * 2005-11-21 2007-06-07 Tanaka Electronics Ind Co Ltd バンプ材料および接合構造

Also Published As

Publication number Publication date
JP2009218442A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
Alam et al. Effect of reaction time and P content on mechanical strength of the interface formed between eutectic Sn–Ag solder and Au/electroless Ni (P)/Cu bond pad
JP6050308B2 (ja) スタッドバンプとそのパッケージ構造、および、その製造方法
US20170323865A1 (en) Chip arrangements
KR100833113B1 (ko) 무연솔더합금 및 그 제조방법
WO2010047139A1 (ja) はんだ合金および半導体装置
JP2007142271A (ja) バンプ材料および接合構造
US7132020B2 (en) Solder for use on surfaces coated with nickel by electroless plating
CN101374630B (zh) 焊料合金、焊球及使用了它们的焊料接合部
KR20090035294A (ko) 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
EP1429884B1 (en) Improved compositions, methods and devices for high temperature lead-free solder
JP4831502B2 (ja) 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品
JP2003230980A (ja) 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
Yu et al. Effects of Cu contents in Sn–Cu solder on the composition and morphology of intermetallic compounds at a solder/Ni interface
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
JP5187832B2 (ja) 半導体装置
US20150258636A1 (en) Solder alloy for low-temperature processing
JP2737953B2 (ja) 金バンプ用金合金細線
TWI540015B (zh) Lead free solder ball
JPWO2020158660A1 (ja) はんだ接合部
TWI795778B (zh) 無鉛焊料合金、焊料球、焊膏及半導體裝置
JP3994113B2 (ja) ワイヤバンプ
JP6887183B1 (ja) はんだ合金および成形はんだ
JP6455091B2 (ja) 電子装置及び電子装置の製造方法
Li et al. The formation and evolution of IMC and its effect on the solder joint properties
Chen et al. Interfacial reactions of Ag and Ag-4Pd stud bumps with Sn-3Ag-0.5 Cu solder for flip chip packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees