JP2005236019A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005236019A
JP2005236019A JP2004043097A JP2004043097A JP2005236019A JP 2005236019 A JP2005236019 A JP 2005236019A JP 2004043097 A JP2004043097 A JP 2004043097A JP 2004043097 A JP2004043097 A JP 2004043097A JP 2005236019 A JP2005236019 A JP 2005236019A
Authority
JP
Japan
Prior art keywords
solder
layer
filler
solder layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004043097A
Other languages
English (en)
Inventor
Yuji Iizuka
Yoshinari Ikeda
Eiji Mochizuki
Tatsuo Nishizawa
Mitsuo Yamashita
満男 山下
英司 望月
良成 池田
龍男 西澤
祐二 飯塚
Original Assignee
Fuji Electric Holdings Co Ltd
富士電機ホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Co Ltd, 富士電機ホールディングス株式会社 filed Critical Fuji Electric Holdings Co Ltd
Priority to JP2004043097A priority Critical patent/JP2005236019A/ja
Publication of JP2005236019A publication Critical patent/JP2005236019A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77Apparatus for connecting with strap connectors
    • H01L2224/7725Means for applying energy, e.g. heating means
    • H01L2224/77272Oven
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

【課題】半導体チップと他の構成部材との半田接合層、あるいは他の構成部材同士の半田接合層において、その厚さを所望の厚さで、かつ傾きのない均一の厚さにすること。半田接合層中に好ましくない合金層が成長するのを長期にわたって抑制すること。
【解決手段】半導体チップ1、リードフレーム21、絶縁基板3およびヒートシンク6のそれぞれの半田接合面にNi膜を成膜する。ヒートシンク6にクリーム半田を印刷し、その上にCuを含むフィラー31を置く。その上にクリーム半田を印刷した絶縁基板3をのせ、その上にフィラー31を置く。同様にして半導体チップ1およびリードフレーム21をのせる。クリーム半田が溶け、フィラー31が溶けた半田層に落ち込み、固まると、所望の厚さで均一な厚さの半田接合層5,2,22,23が得られる。接合界面では、Cu−Ni−Sn合金が形成され、硬く脆い合金層が成長するのが抑制される。
【選択図】 図1

Description

この発明は、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)モジュールのように、半導体チップと他の構成部材とが半田により接合された構成を有する半導体装置の製造方法に関する。

従来、IGBTモジュールなどのパワー半導体装置では、ケース構造と呼ばれるパッケージ構造が主流である。このケース構造について、図11および図12を参照しながら説明する。図11は、ケース構造の半導体装置のオープンサンプル状態を示す平面図であり、図12は、図11の切断線A−Aにおける断面図である。なお、図11では、ケースおよび外部電極用端子は省略されている。

図11および図12に示すように、IGBTなどの半導体素子を有する半導体チップ1の裏面は、半田接合層2を介して絶縁基板3の表面の回路パターン部4に接合されている。回路パターン部4は、主に銅(Cu)で構成されている。絶縁基板3の裏面は、半田接合層5を介してヒートシンク6の表面に接合されている。ヒートシンク6の周縁には、ケース7が接着されている。ケース7の内側には、外部電極用端子8が設けられている。

外部電極用端子8と絶縁基板表面の回路パターン部4とは、アルミニウム(Al)製のワイヤ9により電気的に接続されている。また、半導体チップ1の表面に設けられた図示しない電極(以下、表面電極とする)と回路パターン部4とは、アルミニウム製のワイヤ10により電気的に接続されている。回路パターン部4と別の回路パターン部4とは、アルミニウム製のワイヤ11により電気的に接続されている。ケース7とヒートシンク6との間には、ゲル12が封入されている。

近時、上述したケース構造の半導体装置では、電流密度を低減させて信頼性の向上を図るために、図13に示すように、半導体チップ1の表面電極と絶縁基板表面の回路パターン部4とをリードフレーム21により電気的に接続する構造が提案されている。この構造では、半導体チップ1の表面電極にニッケル(Ni)および金(Au)が成膜されている。そして、リードフレーム21の一端と回路パターン部4とは、半田接合層22により接合されている。また、リードフレーム21の他端と半導体チップ1の表面電極とは、半田接合層23により接合されている。

ところで、金属板の表面に絶縁基板の裏面を半田により接合する際に、金属板と絶縁基板との間の半田接合層の厚さを一定にするため、金属板と絶縁基板との間にワイヤを挟んだ状態で半田を溶かして固まらせる方法が公知である(例えば、特許文献1参照。)。また、電子部品と基板を接続する半田として、Cuボールと錫(Sn)ボールを有する半田ぺーストを用い、Cuボール同士を、CuとSnの化合物で連結するようにした半田接続技術が公知である(たとえば、特許文献2参照。)。

特開平11−186331号公報 特開2002−280396号公報

しかしながら、一旦溶けた半田が固まるときに、半田接合層の厚さが所定の厚さよりも薄くなったり、半田接合層の上の部材が傾いて半田接合層の厚さが均一でなくなることがある。そうなると、半田による接合部に要求される電気的な性能や熱的な性能を確保することが困難になる。また、半導体装置を実際に使用したときの温度負荷の繰り返しによって半田接合層に生じる剪断応力が過大となり、早期にクラックが発生してしまうため、半田による接合部の長期信頼性を確保することが困難である。

そこで、上記特許文献1では、ワイヤをスペーサとして用いることによって、半田接合層の厚さが均一で所望の厚さとなるようにしている。しかし、特許文献1に開示されているように半田接合後に金属板と絶縁基板との間のワイヤの断面形状を楕円形状で安定させることは困難である。そのため、実際にはワイヤの部分からクラックが発生する可能性が高い。また、一般に、半田接合層中にCu−Sn合金等の硬く脆い合金層が成長すると、クラックが発生しやすくなるので、長期信頼性の点で好ましくないが、従来、この硬く脆い合金層の成長を長期的に抑制することは困難である。

この発明は、上述した従来技術による問題点を解消するため、半導体チップと他の構成部材との半田接合層、あるいは他の構成部材同士の半田接合層において、その厚さを所望の厚さで、かつ傾きのない均一の厚さにすることができるとともに、半田接合層中に好ましくない合金層が成長するのを長期にわたって抑制することができる半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置の製造方法は、絶縁基板および半導体チップのそれぞれの表面にニッケルまたはニッケルを含む金属膜が設けられており、それら絶縁基板および半導体チップのそれぞれの金属膜同士を半田により接合するにあたって、溶融前の半田層の上に、当該溶融前の半田層の厚さよりも小さく、かつ銅を含むフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする。

この請求項1の発明によれば、一旦溶けた半田層が固まるときにフィラーがスペーサとなり、溶けた半田層を均一で所望の厚さに固めることができるので、温度負荷がかかる実使用時の半田による接合部の歪みを低減することができる。また、フィラーから供されるCuにより、半田接合層中にCu−Ni−Sn系の合金が成長するので、Cu−Sn合金等の硬く脆い合金層が成長するのを長期にわたって抑制することができる。従って、半導体チップと絶縁基板との接合の信頼性を高めることができる。

請求項2の発明にかかる半導体装置の製造方法は、ヒートシンク、絶縁基板および半導体チップのそれぞれの表面にニッケルまたはニッケルを含む金属膜が設けられており、それらヒートシンク、絶縁基板および半導体チップのそれぞれの金属膜同士を半田により接合するにあたって、溶融前の半田層の上に、当該溶融前の半田層の厚さよりも小さく、かつ銅を含むフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする。

この請求項2の発明によれば、一旦溶けた半田層が固まるときにフィラーがスペーサとなり、溶けた半田層を均一で所望の厚さに固めることができるので、温度負荷がかかる実使用時の半田による接合部の歪みを低減することができる。また、フィラーから供されるCuにより、半田接合層中にCu−Ni−Sn系の合金が成長するので、Cu−Sn合金等の硬く脆い合金層が成長するのを長期にわたって抑制することができる。従って、ヒートシンクと絶縁基板との接合、および半導体チップと絶縁基板との接合の信頼性を高めることができる。

請求項3の発明にかかる半導体装置の製造方法は、請求項1または2に記載の発明において、さらに、前記半導体チップの表面に設けられた金属膜と前記絶縁基板の表面に設けられた金属膜とを電気的に接続するリードフレームの表面に、ニッケルまたはニッケルを含む金属膜が設けられており、該リードフレームの金属膜と、前記半導体チップの金属膜および前記絶縁基板の金属膜とをそれぞれ半田により接合するにあたって、溶融前の半田層の上に、当該溶融前の半田層の厚さよりも小さく、かつ銅を含むフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする。

この請求項3の発明によれば、一旦溶けた半田層が固まるときにフィラーがスペーサとなり、溶けた半田層を均一で所望の厚さに固めることができるので、温度負荷がかかる実使用時の半田による接合部の歪みを低減することができる。また、フィラーから供されるCuにより、半田接合層中にCu−Ni−Sn系の合金が成長するので、Cu−Sn合金等の硬く脆い合金層が成長するのを長期にわたって抑制することができる。従って、絶縁基板とリードフレームとの接合、およびリードフレームと半導体チップとの接合の信頼性を高めることができる。

請求項4の発明にかかる半導体装置の製造方法は、絶縁基板および半導体チップのそれぞれの表面にニッケルまたはニッケルを含む金属膜が設けられており、それら絶縁基板および半導体チップのそれぞれの金属膜同士を半田により接合するにあたって、溶融前の、錫をベースとして銅を含む半田層の上に、当該溶融前の半田層の厚さよりも小さいフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする。

この請求項4の発明によれば、一旦溶けた半田層が固まるときにフィラーがスペーサとなり、溶けた半田層を均一で所望の厚さに固めることができるので、温度負荷がかかる実使用時の半田による接合部の歪みを低減することができる。また、半田から供されるCuにより、半田接合層中にCu−Ni−Sn系の合金が成長するので、Cu−Sn合金等の硬く脆い合金層が成長するのを長期にわたって抑制することができる。従って、半導体チップと絶縁基板との接合の信頼性を高めることができる。

請求項5の発明にかかる半導体装置の製造方法は、ヒートシンク、絶縁基板および半導体チップのそれぞれの表面にニッケルまたはニッケルを含む金属膜が設けられており、それらヒートシンク、絶縁基板および半導体チップのそれぞれの金属膜同士を半田により接合するにあたって、溶融前の、錫をベースとして銅を含む半田層の上に、当該溶融前の半田層の厚さよりも小さいフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする。

この請求項5の発明によれば、一旦溶けた半田層が固まるときにフィラーがスペーサとなり、溶けた半田層を均一で所望の厚さに固めることができるので、温度負荷がかかる実使用時の半田による接合部の歪みを低減することができる。また、半田から供されるCuにより、半田接合層中にCu−Ni−Sn系の合金が成長するので、Cu−Sn合金等の硬く脆い合金層が成長するのを長期にわたって抑制することができる。従って、ヒートシンクと絶縁基板との接合、および半導体チップと絶縁基板との接合の信頼性を高めることができる。

請求項6の発明にかかる半導体装置の製造方法は、請求項4または5に記載の発明において、さらに、前記半導体チップの表面に設けられた金属膜と前記絶縁基板の表面に設けられた金属膜とを電気的に接続するリードフレームの表面に、ニッケルまたはニッケルを含む金属膜が設けられており、該リードフレームの金属膜と、前記半導体チップの金属膜および前記絶縁基板の金属膜とをそれぞれ半田により接合するにあたって、溶融前の、錫をベースとして銅を含む半田層の上に、当該溶融前の半田層の厚さよりも小さいフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする。

この請求項6の発明によれば、一旦溶けた半田層が固まるときにフィラーがスペーサとなり、溶けた半田層を均一で所望の厚さに固めることができるので、温度負荷がかかる実使用時の半田による接合部の歪みを低減することができる。また、半田から供されるCuにより、半田接合層中にCu−Ni−Sn系の合金が成長するので、Cu−Sn合金等の硬く脆い合金層が成長するのを長期にわたって抑制することができる。従って、絶縁基板とリードフレームとの接合、およびリードフレームと半導体チップとの接合の信頼性を高めることができる。

本発明にかかる半導体装置の製造方法によれば、半導体チップと他の構成部材との半田接合層、あるいは他の構成部材同士の半田接合層において、その厚さを所望の厚さで、かつ傾きのない均一の厚さにすることができる。また、半田接合層中に好ましくない合金層が成長するのを長期にわたって抑制することができる。従って、半田による接合部の信頼性(疲労寿命)を高めることができるので、長期信頼性の高い半導体装置が得られるという効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。

(実施の形態1)
図1は、本発明の実施の形態1にかかる製造方法により製造された半導体装置の、図11の切断線A−Aに相当する断面における構成を示す断面図である。図1に示すように、半導体チップ1の裏面は、半田接合層2を介して、絶縁基板3の表面に設けられた回路パターン部4に接合されている。半導体チップ1の表面には、図示しない表面電極が設けられている。

リードフレーム21の一端は、半田接合層22を介して回路パターン部4に接合されている。リードフレーム21の他端は、半田接合層23を介して半導体チップ1の表面電極に接合されている。つまり、絶縁基板表面の回路パターン部4と半導体チップ1の表面電極とは、リードフレーム21により電気的に接続されている。また、図示例のように、半導体チップ1の表面電極の一部が、絶縁基板表面の回路パターン部4にアルミニウム製のワイヤ10により電気的に接続される場合もある。さらに、図には現れていないが、絶縁基板表面の回路パターン部4同士の電気的な接続に、アルミニウム製のワイヤが用いられることもある。

絶縁基板3の裏面は、半田接合層5を介してヒートシンク6の表面に接合されている。ヒートシンク6の周縁には、樹脂成型されたケース7が接着されている。ケース7の内側には、外部電極用端子8が設けられている。外部電極用端子8と絶縁基板表面の回路パターン部4とは、アルミニウム製のワイヤ9により電気的に接続されている。半導体チップ1、絶縁基板3およびワイヤ9,10を水分や湿気や塵から保護するために、ケース7とヒートシンク6との間には、ゲル12が封入されている。

また、ヒートシンク6と絶縁基板3とを接合する半田接合層5、絶縁基板3と半導体チップ1とを接合する半田接合層2、絶縁基板3とリードフレーム21とを接合する半田接合層22、および半導体チップ1とリードフレーム21とを接合する半田接合層23には、それぞれ、スペーサとしてフィラー31が設けられている。このフィラー31によって、各半田接合層5,2,22,23の半田厚さは、所定の厚さで、かつ均一な厚さになっている。

次に、本発明の実施の形態1にかかる製造方法について説明する。図2〜図4は、その製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。予め、半導体チップ1の、リードフレーム21および絶縁基板3のそれぞれと接合される表面、絶縁基板3の、半導体チップ1、リードフレーム21およびヒートシンク6のそれぞれと接合される表面、リードフレーム21の、半導体チップ1および絶縁基板3のそれぞれと接合される表面、並びにヒートシンク6の、絶縁基板3と接合される表面に、Ni、またはNiおよびAuよりなる金属膜を、無電解めっき法、蒸着法またはスパッタ法などにより成膜しておく。無電解めっき法により金属膜を成膜する場合には、リン(P)またはボロン(B)を含むNi膜でもよい。

まず、図2に示すように、ヒートシンク6、絶縁基板3および半導体チップ1のそれぞれの表面にクリーム半田25を、それぞれに応じたパターンで印刷する。その際、ヒートシンク6に印刷されるクリーム半田25の印刷領域が、ヒートシンク6に接合される被接合部材である絶縁基板3との接合領域よりも小さくなるようにする(図3参照)。また、ヒートシンク6に印刷されるクリーム半田25の厚さは、ヒートシンク6と絶縁基板3とを接合する半田接合層5の最終厚さ、すなわち一旦溶けた後に固まったときの厚さよりも厚くなるようにする(図3と図4を比較参照)。

特に図示しないが、絶縁基板3についても同様にして、絶縁基板3の上にクリーム半田を印刷する。その際、絶縁基板3に印刷されるクリーム半田の印刷領域が、半導体チップ1が接合される箇所では半導体チップ1との接合領域よりも小さくなり、リードフレーム21の基端が接合される箇所ではリードフレーム21の基端との接合領域よりも小さくなるようにする。また、絶縁基板3に印刷されるクリーム半田の厚さは、一旦溶けて固まったあとの厚さよりも厚くなるようにする。

また、特に図示しないが、半導体チップ1についても同様である。すなわち、半導体チップ1の上にクリーム半田を、その印刷領域がリードフレーム21との接合領域よりも小さくなり、かつその厚さが半田接合層23の最終的な厚さよりも厚くなるように、印刷する。ついで、ヒートシンク6上のクリーム半田25の上にディスペンサー等で複数個のフィラー31を置く。そして、図3に示すように、ヒートシンク6上にクリーム半田25とフィラー31をのせたものの上に、絶縁基板3上にクリーム半田(図3では省略)を印刷したものを置く。

ついで、図示しないが、絶縁基板3上のクリーム半田の上にディスペンサー等で複数個のフィラーを置く。さらにその上に、半導体チップ1上にクリーム半田を印刷したものを置く。そして、半導体チップ1上のクリーム半田の上にディスペンサー等で複数個のフィラーを置いた後、絶縁基板3と半導体チップ1に跨がるようにリードフレーム21を置く。

最後に、上述したようにしてヒートシンク6、絶縁基板3、半導体チップ1およびリードフレーム21を一体化したものをリフロー炉等に入れ、加熱してクリーム半田25を溶かす。クリーム半田25が溶けると、フィラーが溶けた半田層に落ち込む。それによって、ヒートシンク6と絶縁基板3との間、絶縁基板3と半導体チップ1との間、絶縁基板3とリードフレーム21の基端との間、および半導体チップ1とリードフレーム21の先端との間に、それぞれフィラー31により規定される寸法の隙間ができる。そして、溶けた半田が広がり、その隙間を埋める。

この状態で冷却し、溶けた半田を固まらせると、図4に示すように、フィラー31により規定される所定の厚さの半田接合層5を介して、絶縁基板3を傾くことなくヒートシンク6に接合することができる。また、半田接合層5の端部の形状はフィレット形状となる。なお、図4では、絶縁基板3よりも上の半田接合層、フィラー、半導体チップ1およびリードフレーム21を省略している。

ここで、各フィラーの融点は、半田の融点よりも高温であり、好ましくは400℃以上であるのがよい。各フィラーは、その材料にCuを含んでいる。例えば、フィラーは、Cuの塊、または樹脂でできたコア(核)の表面にCuを成膜したものなどである。好ましくは、フィラーの表面に、接合に用いられる半田と同一組成の半田が成膜されているとよい。

また、各フィラーの形状は、必ずしも限定しないが、球形であるのが望ましい。その理由は、球形のフィラーであれば、半田が一旦溶けて固まる際にフィラーが回転したり移動しても、フィラーの突出量は常にフィラー、すなわち球体の直径になるので、常に一定であるからである。各半田接合層2,5,22,23に設けるフィラーの径は、それぞれの半田接合層の最終的な厚さと同じである。

また、各半田接合層2,5,22,23に対するフィラーの配置は、その上に積層される被接合部材が傾かないようにするため、被接合部材との接合領域に対して均一な配置であるのが望ましい。例えば、被接合部材との接合領域の四隅近傍に1つずつフィラーを配置するのがよい。

以上のようにして半田接合を行うことによって、それぞれの接合界面では、Ni−Sn合金と、そこにフィラーから拡散してきたCuが析出することによってCu−Ni−Sn合金が形成される。Ni−Sn合金は、150℃まではCu−Sn合金よりも成長速度が低いことが一般に知られている(大塚寛治著、「界面工学」、培風館、p.144)。接合界面では、Ni−Sn合金と、その表面にCu−Ni−Sn合金が形成されることによって、Ni面へSnが拡散するのを防ぐことができる。ここで、Cuはフィラーから拡散する分だけであり、供給源が限られているので、Cu−Sn合金の成長は僅かである。従って、接合界面で硬く脆い合金層が成長するのを抑制することができる。

本発明者らは、Cu塊よりなるフィラー、接合面にNiめっきを施したリードフレーム、およびSn−3.5Ag(銀)半田を用いて半田接合を行い、エレクトロンプローブ微量分析(EPMA)装置を用いて、その接合界面の断面の観察と組成分析を行った。その結果を図5〜図9に示す。図5は、接合界面の断面の電子顕微鏡写真である。図6、図7、図8および図9は、それぞれ、図5に示す断面におけるCu、Sn、NiおよびAgの分布状態を示す面分析写真である。図6〜図9に示す面分析結果より、接合界面にCu−Ni−Sn系の合金が形成されていることが確認される。図5において、符号41はリードフレームであり、符号42はNiめっき層であり、符号43はCu−Ni−Sn系合金層であり、符号44は半田である。

(実施の形態2)
図10は、本発明の実施の形態2にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。実施の形態2では、Snベースで、Cuが添加されているSn−Cu系、Sn−Ag−Cu系またはSn−Bi−Cu系などの半田を用いて半田接合をおこない、半田接合層105を得る。フィラー131には、Cuが含まれていてもよいし、含まれていなくてもよい。フィラーの融点、形状、径などは実施の形態1と同様である。

実施の形態2の製造方法のその他の要領は、実施の形態1と同じであるので、重複する説明を省略する。なお、図10には、ヒートシンク6に絶縁基板3を半田接合層105を介して半田接合した状態が示されているが、絶縁基板3と半導体チップ1、絶縁基板3および半導体チップ1とリードフレーム21との半田接合についても同様である。

以上のようにして半田接合を行うことによって、それぞれの接合界面では、Ni−Sn合金と、そこに半田から拡散してきたCuが析出することによってCu−Ni−Sn合金が形成される。フィラーにCuが含まれていない場合には、Cuは半田から拡散する分だけである。また、フィラー131にCuが含まれている場合には、Cuは半田とフィラーから拡散する分だけである。いずれにしても、供給源が限られているので、Cu−Sn合金の成長は僅かである。従って、接合界面で硬く脆い合金層が成長するのを抑制することができる。

以上説明したように、半導体チップ1の裏面電極および表面電極の半田接合層2,23の厚さが所望の厚さで、かつ均一の厚さになるので、半田接合部における電気的な性能や熱的な性能を確保することができる。また、接合界面にCu−Ni−Sn系の合金層が形成されるので、半田層および接合界面の信頼性(機械的な特性)が向上する。従って、高品質な半導体デバイスが得られる。

なお、図1に示すように、全ての半田接合層2,5,22,23にフィラー31を設けてもよいし、いずれか一つ、二つまたは三つの半田接合層にフィラー31を設けてもよい。また、予めクリーム半田内にフィラーを混入させておいてもよい。また、クリーム半田の代わりに板半田を用いてもよい。その場合には、フィラーを先に置き、その上に板半田をのせ、さらにその上に被接合部材を置いてもよい。以上において本発明は、上述した実施の形態に限らず、半導体チップの電気的、熱的および機械的な接続を半田による接合で確保するパワーデバイスに共通したものである。

以上のように、本発明は、半導体チップと他の構成部材とを半田により接合した構成を有する半導体装置に有用であり、特に、IGBTモジュールなどのように発熱の大きいパワー半導体装置に適している。

本発明方法により製造された半導体装置の構成を示す断面図である。 本発明の実施の形態1にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。 本発明の実施の形態1にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。 本発明の実施の形態1にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。 本発明の実施の形態1にかかる製造方法に従って得られた半田接合界面の断面を示す電子顕微鏡写真(倍率×5000)である。 図5に示す半田接合界面の断面におけるCuの分布状態を示す面分析写真である。 図5に示す半田接合界面の断面におけるSnの分布状態を示す面分析写真である。 図5に示す半田接合界面の断面におけるNiの分布状態を示す面分析写真である。 図5に示す半田接合界面の断面におけるAgの分布状態を示す面分析写真である。 本発明の実施の形態2にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。 従来の半導体装置のオープンサンプル状態を示す平面図である。 図11の切断線A−Aにおける構成を示す断面図である。 従来の半導体装置の別の構成を示す断面図である。

符号の説明

1 半導体チップ
2,5,22,23,105 半田接合層
3 絶縁基板
6 ヒートシンク
21 リードフレーム
31,131 フィラー

Claims (6)

  1. 絶縁基板および半導体チップのそれぞれの表面にニッケルまたはニッケルを含む金属膜が設けられており、それら絶縁基板および半導体チップのそれぞれの金属膜同士を半田により接合するにあたって、
    溶融前の半田層の上に、当該溶融前の半田層の厚さよりも小さく、かつ銅を含むフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする半導体装置の製造方法。
  2. ヒートシンク、絶縁基板および半導体チップのそれぞれの表面にニッケルまたはニッケルを含む金属膜が設けられており、それらヒートシンク、絶縁基板および半導体チップのそれぞれの金属膜同士を半田により接合するにあたって、
    溶融前の半田層の上に、当該溶融前の半田層の厚さよりも小さく、かつ銅を含むフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする半導体装置の製造方法。
  3. さらに、前記半導体チップの表面に設けられた金属膜と前記絶縁基板の表面に設けられた金属膜とを電気的に接続するリードフレームの表面に、ニッケルまたはニッケルを含む金属膜が設けられており、該リードフレームの金属膜と、前記半導体チップの金属膜および前記絶縁基板の金属膜とをそれぞれ半田により接合するにあたって、
    溶融前の半田層の上に、当該溶融前の半田層の厚さよりも小さく、かつ銅を含むフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 絶縁基板および半導体チップのそれぞれの表面にニッケルまたはニッケルを含む金属膜が設けられており、それら絶縁基板および半導体チップのそれぞれの金属膜同士を半田により接合するにあたって、
    溶融前の、錫をベースとして銅を含む半田層の上に、当該溶融前の半田層の厚さよりも小さいフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする半導体装置の製造方法。
  5. ヒートシンク、絶縁基板および半導体チップのそれぞれの表面にニッケルまたはニッケルを含む金属膜が設けられており、それらヒートシンク、絶縁基板および半導体チップのそれぞれの金属膜同士を半田により接合するにあたって、
    溶融前の、錫をベースとして銅を含む半田層の上に、当該溶融前の半田層の厚さよりも小さいフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする半導体装置の製造方法。
  6. さらに、前記半導体チップの表面に設けられた金属膜と前記絶縁基板の表面に設けられた金属膜とを電気的に接続するリードフレームの表面に、ニッケルまたはニッケルを含む金属膜が設けられており、該リードフレームの金属膜と、前記半導体チップの金属膜および前記絶縁基板の金属膜とをそれぞれ半田により接合するにあたって、
    溶融前の、錫をベースとして銅を含む半田層の上に、当該溶融前の半田層の厚さよりも小さいフィラーを配置した状態で加熱して半田層を溶かし、溶けた半田層内に前記フィラーが落ち込んだ状態で冷却して半田層を固まらせることを特徴とする請求項4または5に記載の半導体装置の製造方法。
JP2004043097A 2004-02-19 2004-02-19 半導体装置の製造方法 Pending JP2005236019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004043097A JP2005236019A (ja) 2004-02-19 2004-02-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004043097A JP2005236019A (ja) 2004-02-19 2004-02-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005236019A true JP2005236019A (ja) 2005-09-02

Family

ID=35018656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004043097A Pending JP2005236019A (ja) 2004-02-19 2004-02-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005236019A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206482A (ja) * 2008-01-28 2009-09-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2010012509A (ja) * 2008-07-07 2010-01-21 Honda Motor Co Ltd 電源装置のハンダ接合構造およびその接合方法
JP2013115206A (ja) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd 半導体装置の製造方法
DE102008046724B4 (de) * 2007-09-20 2014-09-25 Hitachi Power Semiconductor Device, Ltd. Semiconductor device
US9536855B2 (en) 2013-07-10 2017-01-03 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same
WO2017217369A1 (ja) * 2016-06-14 2017-12-21 三菱電機株式会社 電力用半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008046724B4 (de) * 2007-09-20 2014-09-25 Hitachi Power Semiconductor Device, Ltd. Semiconductor device
JP2009206482A (ja) * 2008-01-28 2009-09-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2010012509A (ja) * 2008-07-07 2010-01-21 Honda Motor Co Ltd 電源装置のハンダ接合構造およびその接合方法
JP2013115206A (ja) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd 半導体装置の製造方法
US9536855B2 (en) 2013-07-10 2017-01-03 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same
WO2017217369A1 (ja) * 2016-06-14 2017-12-21 三菱電機株式会社 電力用半導体装置
JPWO2017217369A1 (ja) * 2016-06-14 2018-09-27 三菱電機株式会社 電力用半導体装置

Similar Documents

Publication Publication Date Title
EP1250032B1 (en) Electronic device using Zn-Al-Ge-Mg alloy solder having Al or Cu particles
US8022551B2 (en) Solder composition for electronic devices
KR100398716B1 (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
KR100692480B1 (ko) 외부 접속 단자 및 반도체 장치
JP4262672B2 (ja) 半導体装置およびその製造方法
TW592871B (en) Solder foil and semiconductor device and electronic device
US8896119B2 (en) Bonding material for semiconductor devices
JP3226213B2 (ja) 半田材料及びそれを用いた電子部品
US7122894B2 (en) Wiring substrate and process for manufacturing the same
KR100719905B1 (ko) Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
TWI233684B (en) Electronic device
JP4343117B2 (ja) 半導体装置およびその製造方法
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
CN1080616C (zh) 焊料、用焊接法贴装的电子元件及电路板
JP4609296B2 (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
KR101194429B1 (ko) 반도체장치 및 그 제조방법
US7433187B2 (en) Heat spreader module
JP4731495B2 (ja) 半導体装置
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
JP5123633B2 (ja) 半導体装置および接続材料
CN202352647U (zh) 一种微电子封装
US6872465B2 (en) Solder
US7132746B2 (en) Electronic assembly with solder-bonded heat sink
JP5384913B2 (ja) 半導体装置およびその製造方法
US7838954B2 (en) Semiconductor structure with solder bumps

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714