CN105575924B - 功率模块 - Google Patents

功率模块 Download PDF

Info

Publication number
CN105575924B
CN105575924B CN201410544857.XA CN201410544857A CN105575924B CN 105575924 B CN105575924 B CN 105575924B CN 201410544857 A CN201410544857 A CN 201410544857A CN 105575924 B CN105575924 B CN 105575924B
Authority
CN
China
Prior art keywords
separator
power module
power
layer
adhesive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410544857.XA
Other languages
English (en)
Other versions
CN105575924A (zh
Inventor
王涛
赵振清
鲁凯
万正芬
徐海滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Optoelectronics Inc
Original Assignee
Delta Optoelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Optoelectronics Inc filed Critical Delta Optoelectronics Inc
Priority to CN201410544857.XA priority Critical patent/CN105575924B/zh
Priority to TW103144191A priority patent/TWI571986B/zh
Priority to US14/819,446 priority patent/US10276522B2/en
Publication of CN105575924A publication Critical patent/CN105575924A/zh
Application granted granted Critical
Publication of CN105575924B publication Critical patent/CN105575924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Thyristors (AREA)
  • Combinations Of Printed Boards (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本案揭露一种功率模块，包含基板、功率芯片、黏接材料以及至少一分隔件。基板包含电路图形层。黏接材料黏接电路图形层和功率芯片。分隔件连接并支撑于电路图形层和功率芯片之间，使得该电路图形层和功率芯片分隔一距离。

Description

功率模块
技术领域
本发明涉及一种通过将功率半导体芯片电气互联、实现电能转换的功率模块。
背景技术
功率模块在工业产品中作为电能转换的核心部件被广泛应用，其内部封装的主要半导体功率芯片包含绝缘栅双极晶体管(Insulated-Gate Bipolar Transistor,IGBT)、金属氧化物半导体场效晶体管(Metal-Oxide Semiconductor Field Effect Transistor,MOSFET)、高速整流二极管(Fast Recovery Diode,FRD)等。功率模块的高可靠性一直是模块设计最求的主要目标之一，这意味着产品的长寿命和低维护成本。
请参照图13A，其为绘示一种现有的功率模块的剖面示意图。功率模块的功率芯片91采用焊料(solder)92焊接至DBC(Direct Bonded Copper,直接敷铜陶瓷)基板90。功率芯片91和DBC基板90热膨胀系数(Coefficient of thermal expansion,CTE)分别为4.1x10- 6m/℃和7～9x10-6m/℃，热膨胀系数失配较大。在功率模块工作时，功率芯片91会进行开关动作的切换。由于功率芯片91本身具有一定内阻，因此在开通时大电流会通过功率芯片91而产生大量通态损耗。同时在开关过程中，还会引起大量的开关损耗。这两部份损耗组成功率模块总损耗，将导致功率芯片91产生大量热量，使得功率芯片91温度的升高。功率芯片91和DBC基板90的热膨胀系数失配在温度的作用下，将使焊料92产生热应力。另外，功率模块会出现轻载、满载或者超载等工作模式，并可能发生停机。这些状况会使功率芯片91的温度不断发生变化。因此，焊料92一直承受循环热应力。长时间工作之下，焊料92将会发生蠕变(Creep)和热机疲劳(Thermal mechanical fatigue)，导致焊料92内部产生裂纹(cracks)920并失效。一般来说，裂纹920将沿着靠功率芯片91侧的焊料92边缘往内部进行扩展。
在现有的功率模块中，焊料92是通过真空回流焊接技术实现功率芯片91和DBC基板90的焊接。焊接过程中，焊料92发生熔融，同时焊料92内部的有机溶剂不断气化将功率芯片91顶起，易导致焊料92的厚度不均匀，进而使得功率芯片91发生倾斜(Tilting)，如图13B所示。焊料92在厚度越薄的位置上所产生的热应力越大，更易产生裂纹920，导致疲劳失效。
为确保功率芯片91焊接焊料92的寿命，目前有一种做法是增加焊料92的整体厚度，确保在最薄位置的焊料92亦能满足可靠性要求。然而，此解决方案使得焊料92材料用量增多，材料消耗大，付出成本更高。并且，焊料92的平均厚度增加，将引起热阻的增加，导致功率模块热性能变差。或者，另一种作法是改用其它新的连接材料和技术，例如低温连接技术(LTJT,Low-Temperature Joining Technology)、扩散焊(Diffusion Soldering)等，这些新技术由于其良好的热机性能，能够提高功率芯片91焊接结构的寿命。然而，这些新技术将采用新的材料和设备，使得材料和封装成本更高。
因此，如何提供一种可解决上述问题的功率模块，是目前业界亟欲投入研发资源解决的问题之一。
发明内容
因此，本发明提供一种功率模块，以解决上述的问题。
本发明提供一种功率模块，其包含第一基板、第一功率芯片、第一黏接材料以及至少一第一分隔件。第一基板包含第一电路图形层。第一黏接材料黏接第一电路图形层和第一功率芯片。第一分隔件连接并支撑于第一电路图形层和第一功率芯片之间。
于本发明的一实施方式中，上述的第一分隔件为金属粉末烧结结构。
于本发明的一实施方式中，上述的第一分隔件由触变材料所制成。
于本发明的一实施方式中，上述的第一分隔件为引线键合结构。
于本发明的一实施方式中，上述的第一分隔件为电路图形层上所形成的微影蚀刻结构。
于本发明的一实施方式中，上述的第一分隔件的横截面形状呈圆形、多边形或一相交图形。
于本发明的一实施方式中，上述的第一分隔件的侧视形状呈柱形、梯形、圆弧形、渐变形或台阶状。
于本发明的一实施方式中，上述的第一分隔件具有四个延伸部，第一功率芯片具有四个角落，并且延伸部分别朝向角落延伸。
于本发明的一实施方式中，上述的第一分隔件的数量为两个，并且第一分隔件分别邻近于第一功率芯片的相对两边缘。
于本发明的一实施方式中，上述的第一分隔件的数量为三个，并且每一第一分隔件邻近于第一功率芯片的角落或边缘。
于本发明的一实施方式中，上述的第一分隔件的数量为四个，第一功率芯片具有四个角落，并且第一分隔件分别邻近于角落。
于本发明的一实施方式中，上述的第一分隔件的数量为多个，并且第一分隔件相对第一功率芯片均匀分布。
于本发明的一实施方式中，上述的第一分隔件之间具有高度差范围，并且高度差范围小于等于100微米，并且任两相邻第一分隔件之间的间距大于1微米。
于本发明的一实施方式中，上述的第一基板还包含绝缘层。绝缘层具有表面。第一电路图形层设置于表面。
于本发明的一实施方式中，上述的第一基板还包含第一绝缘层。第一绝缘层具有第一表面以及第二表面。第一表面和第二表面分别位于第一绝缘层的相对两侧。第一电路图形层设置于第一表面。第一基板还包含第二电路图形层设置于第二表面。功率模块还包含底板、第二黏接材料以及至少一第二分隔件。第二电路图形层设置于第二表面。第二黏接材料黏接第二电路图形层和底板。第二分隔件连接并支撑于第二电路图形层和底板之间。
于本发明的一实施方式中，上述的第一基板还包含第一绝缘层。第一绝缘层具有第一表面，而第一电路图形层设置于第一表面。第一功率芯片具有第一底面以及第一顶面。第一黏接材料和第一分隔件连接第一底面。功率模块还包含第二基板、第二电路图形层、第二黏接材料以及至少一第二分隔件。第二基板包含第二绝缘层和第二电路图形层，其中第二绝缘层具有第二表面，而第二电路图形层设置于第二表面。第二黏接材料黏接第二电路图形层和第一顶面。第二分隔件连接并支撑于第二电路图形层和第一顶面之间。
于本发明的一实施方式中，上述的第一顶面具有焊接区域，并且第二分隔件位于焊接区域内。
于本发明的一实施方式中，上述的第一顶面具有焊接区域，第二分隔件位于焊接区域外，并由绝缘材料所制成。
于本发明的一实施方式中，上述的第一基板还包含第一绝缘层。第一绝缘层具有第一表面，而第一电路图形层设置于第一表面。第一功率芯片具有第一底面以及第一顶面。第一黏接材料和第一分隔件连接第一底面。功率模块还包含第二基板、第二电路图形层、第一垫片、第二黏接材料、至少一第二分隔件、第三黏接材料以及至少一第三分隔件。第二基板包含第二绝缘层和第二电路图形层，其中第二绝缘层具有第二表面，而第二电路图形层设置于第二表面。第一垫片位于第二电路图形层和第一顶面之间。第二黏接材料黏接第二电路图形层和第一垫片。第二分隔件连接并支撑于第二电路图形层和第一垫片之间。第三黏接材料黏接第一顶面和第一垫片。第三分隔件连接并支撑于第一顶面和第一垫片之间。
于本发明的一实施方式中，上述的功率模块还包含第二功率芯片、第四黏接材料、至少一第四分隔件、第二垫片、第五黏接材料、至少一第五分隔件、第六黏接材料以及至少一第六分隔件。第二功率芯片位于第一电路图形层和第二电路图形层之间，并具有第二底面以及第二顶面。第四黏接材料黏接第一电路图形层和第二底面。第四分隔件连接并支撑于第一电路图形层和第二底面之间。第二垫片位于第二电路图形层和第二顶面之间。第五黏接材料黏接第二电路图形层和第二垫片。第五分隔件连接并支撑于第二电路图形层和第二垫片之间。第六黏接材料黏接第二顶面和第二垫片。第六分隔件连接并支撑于第二顶面和第二垫片之间。
于本发明的一实施方式中，上述的第一分隔件具有第一高度。第二分隔件具有第二高度。第三分隔件具有第三高度。第四分隔件具有第四高度。第五分隔件具有第五高度。第六分隔件具有第六高度。第一高度和第四高度相等。第二高度和第五高度相等。第一垫片的厚度和第二垫片的厚度相等。第一功率芯片的厚度和第二功率芯片的厚度之间的差值，相等于第三高度和第六高度之间的差值。
综上所述，本发明的功率模块是利用分隔件达到均匀控制功率芯片大面积黏接基板的目的，以确保功率芯片和基板之间的黏接材料的可靠性，并减少黏接材料的使用，同时还降低功率模块的热阻和成本。本发明的分隔件也可用于基板焊接至底板的功率模块，同样可确保基板和底板之间的黏接材料的可靠性。本发明的分隔件还可用于功率芯片双面分别焊接两基板的功率模块，除了可确保功率芯片和两基板之间的黏接材料的可靠性之外，功率芯片工作时所产生的热量可通过两基板散热，因此功率模块的热阻更低，封装更为紧凑。另外，在具有多功率芯片的功率模块中，本发明可利用不同高度的分隔件，达到有效补偿功率芯片厚度差的目的。
附图说明
图1A为绘示本发明一实施方式的功率模块的俯视图。
图1B为绘示图1A中的功率模块沿着线段1B-1B’的剖面示意图。
图2为绘示本发明另一实施方式的功率模块的剖面示意图。
图3为绘示本发明另一实施方式的功率模块的剖面示意图。
图4A～4F分别绘示功率芯片和不同横截面形状的分隔件的仰视图。
图5A～5E分别绘示电路图形层、功率芯片和不同侧视形状的分隔件的侧视图。
图6A～6E分别绘示不同数量的分隔件相对方形功率芯片布局的仰视图。
图7A～7E分别绘示不同数量的分隔件相对圆形功率芯片布局的仰视图。
图8为绘示本发明另一实施方式的功率模块的剖面示意图。
图9为绘示本发明另一实施方式的功率模块的剖面示意图。
图10为绘示本发明另一实施方式的功率模块的剖面示意图。
图11为绘示本发明另一实施方式的功率模块的剖面示意图。
图12为绘示本发明另一实施方式的功率模块的剖面示意图。
图13A为绘示一种现有的功率模块的剖面示意图。
图13B为绘示图13A中的功率芯片发生倾斜的剖面示意图。
其中，附图标记说明如下：
1、2、3、4、5、6、7、8：功率模块
1a、4a：基板
10、40：绝缘层
100：表面
11：电路图形层
12、12’、42、52、72、91：功率芯片
13：黏接材料
14、14a、14b、14c、14d、14e、14f、14g、14h、14i、14j、14k、24、34：分隔件
14f1：延伸部
400、500、700、800：第一表面
401、550、750、850：第二表面
41、51、71、81：第一电路图形层
43a、53a、73a、83a：第一黏接材料
44、54、74、84a：第一分隔件
45、56、76、86：第二电路图形层
46：底板
43b、53b、73b、83b：第二黏接材料
47、57、67、78、84b：第二分隔件
5a、7a、8a：第一基板
50、70、80：第一绝缘层
520、720：底面
521、721：顶面
5b、7b、8b：第二基板
55、75、85：第二绝缘层
73c、83c：第三黏接材料
77：垫片
79、84c：第三分隔件
82：第一功率芯片
820：第一底面
821：第一顶面
83d：第四黏接材料
83e：第五黏接材料
83f：第六黏接材料
84d：第四分隔件
84e：第五分隔件
84f：第六分隔件
87：第一垫片
88：第二功率芯片
880：第二底面
881：第二顶面
89：第二垫片
90：DBC基板
92：焊料
920：裂纹
D1：第一高度
D2：第二高度
D3：第三高度
D4：第四高度
D5：第五高度
D6：第六高度
Z：焊接区域
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构和组件在图式中将以简单示意的方式绘示。
请参照图1A和图1B。图1A为绘示本发明一实施方式的功率模块1的俯视图。图1B为绘示图1A中的功率模块1沿着线段1B-1B’的剖面示意图。于本实施方式中，功率模块1包含基板1a、功率芯片12、黏接材料13以及至少一分隔件14。基板1a一般包含绝缘层10和电路图形层11。绝缘层10具有表面100。电路图形层11设置于表面100。黏接材料13黏接电路图形层11和功率芯片12。分隔件14连接并支撑于电路图形层11和功率芯片12之间。通过在电路图形层11和功率芯片12之间设置分隔件14，即可使黏接材料13的最小厚度被分隔件14的高度所限制。并且，分隔件14的高度可进一步基于黏接材料13的寿命来设计，从而保证在功率模块1工作时，由于热膨胀系数失配对黏接材料13所产生的热应力得以控制，最终确保黏接材料13的寿命。
于一实施方式中，上述的分隔件14为金属粉末烧结结构。也就是说，分隔件14是使用金属粉末烧结技术实现。此技术广泛用于材料制造，具有技术简单和成本低廉的优点。在制造分隔件14时，首先可将金属粉末混入一些有机溶剂中制成膏状材料。接着，再采用钢网印刷技术，将膏状材料印刷至基板1a上分隔件14预定设置的位置。膏状材料的厚度可由钢网厚度决定。由于钢网的厚度控制精度非常高，因此所印刷的膏状材料厚度均匀一致。随后，再将印有膏状材料的基板1a进行加热，经过一段时间的烧结，即可形成图1B所示的分隔件14并和基板1a实现强连接。针对不同黏接材料13的厚度需求，可通过控制钢网的厚度即可实现。其中，上述的金属粉末包含铜、银、金等金属，但不仅限于这些材料。上述的有机溶剂包含乙醇、异丙酮、三乙醇胺、聚乙烯醇、柠檬酸三丁酯等，但本发明并不以此为限。基板1a的电路图形层11的材料可以是裸铜，亦可为表面镀有铜、金、银的金属层，但本发明并不以此为限。
于另一实施方式中，上述的分隔件14由触变材料所制成。举例来说，可通过印刷技术使触变材料黏接至基板1a上分隔件14预定设置的位置，再进行固化。因触变材料在印刷之后会始终保持其形貌，通过印刷钢网的厚度控制即可在基板1a上实现高度一致的分隔件14。另外，也可通过其它技术形成分隔件14，例如点胶技术。触变材料分为环氧树脂类和有机硅类。环氧树脂类触变材料由基材、稀释剂、固化剂、触变剂、偶联剂、填充料等组成，其中基材包含双戊二烯环氧树脂、双酚环氧树脂、酚醛树脂、有机羧酸类缩水甘油醚等环氧树脂或硫化硅橡胶等；稀释剂包含正丁基缩水甘油醚、苯基缩水甘油醚、二缩水甘油醚、二缩水甘油基苯胺或三羟甲基丙烷三缩水甘油醚等；固化剂包含聚酰胺、芳香族多元胺、脂肪胺、脂环族多元胺、聚醚胺、酚醛乙二胺或改性咪唑加成物等；触变剂包含黏土、石英、滑石、膨润土、无水二氧化硅、聚酰胺蜡、碳酸钙、硅藻土、云母粉或金属皂粉等；偶联剂包含丙基三甲氧基硅烷、3-氨丙基三甲氧基硅烷、γ-甲基丙烯酰氧基丙基三甲氧基硅烷、3-缩水甘油丙基三甲氧基硅烷、3-缩水甘油丙基甲基二甲氧基硅烷、丙基三甲氧基硅烷、甲基三氯硅烷、二甲基二氯硅烷等；填充料包含银、镍、铜等金属导电材料，或石英、合成硅、结晶硅、氧化铝、氮化硼、氧化镁等无机绝缘材料。有机硅类触变材料由基材、缩合催化剂、促进剂、交联剂、触变剂、填充料等组分，其中基材主要为有机聚硅氧烷；催化剂包含铂、锡、钛、钴、锰、铋等；促进剂包含二月桂酸二丁锡、二乙酸二丁锡、二甲醇二丁锡、氧化二丁锡等；交联剂包含硅酸四正丙酯、原硅酸四乙酯、甲基三甲氧基硅烷等；触变剂和填充料均和环氧类触变材料类似。要说明的是，触变材料若包含上述金属导电填充料则为导电型触变材料，若不包含金属导电填充料则为绝缘型触变材料。该触变材料固化后硬度需达到邵氏硬度A10以上，与基板1a的黏接强度为100Pa以上。
请参照图2，其为绘示本发明另一实施方式的功率模块2的剖面示意图。于本实施方式中，功率模块2同样包含基板1a、功率芯片12以及黏接材料13，因此不再赘述。要说明的是，本实施方式中的分隔件24为引线键合(Wire bonding)结构。也就是说，分隔件24是使用引线键合技术实现。引线键合技术被广泛用于电子封装中半导体和基板1a的电信号连接。以金线键合为例,一般来说，金线键合的第一绑定点，会形成呈圆形台阶外型的分隔件24，并具有一定高度，如图2所示。分隔件24的高度可通过键合参数和线径等参数控制，保持引线键合的参数一致，确保所有分隔件24的高度均匀。采用引线键合技术实现均匀高度分隔件24的结构中，使用的引线不限于金线，还可为铜线、银线、铝线等。
以上在功率芯片12和基板1a之间制作均匀分隔件的三种技术(即前述金属粉末烧结技术、触变材料的使用和引线键合技术)，不仅可在基板1a表面实现，也可在功率芯片12的底面实现。
请参照图3，其为绘示本发明另一实施方式的功率模块3的剖面示意图。于本实施方式中，功率模块3同样包含基板1a、功率芯片12以及黏接材料13，因此不再赘述。要说明的是，本实施方式中的分隔件34为基板1a的电路图形层11上所形成的微影蚀刻(Lithography)结构。也就是说，本实施方式是在现有基板1a的基础上应用微影蚀刻技术。在电路图形层11上预定设置分隔件34和不需蚀刻的区域，先附着光阻剂进行保护，再对电路图形层11进行蚀刻。分隔件34的高度可通过蚀刻液的浓度、浸入时间等参数进行精确控制。最后，再将光阻剂去除，即形成高度均匀一致的金属分隔件34。
采用以上技术所制备的分隔件之间通常具有一高度差范围。为了确保能够获取均匀厚度的黏接材料13，此高度差范围须小于等于100微米，能控制在0～10微米最佳。
另外要说明的是，按照制程顺序，一般会先在基板1a和功率芯片12之间实现高度均匀的分隔件14、24、34之后，再进行基板1a和功率芯片12的黏接。黏接时，可将定量的黏接材料13，例如焊膏(solder paste)，通过印刷、点胶等技术涂覆至基板1a的芯片预定焊接区域。在贴装功率芯片12之后，再进行回流焊接。由于分隔件14、24、34的作用，限制了功率芯片12在回流焊接过程中发生倾斜(tilt)的可能性，从而确保黏接材料13的可靠性，并减少黏接材料13的使用，同时还降低功率模块1、2、3的热阻和成本。
请参照图4A～4F，其分别绘示功率芯片12和不同横截面形状的分隔件14a～f的仰视图。如图4A～4E所示，分隔件14a的横截面形状呈多边形。如图4A所示，分隔件14a的横截面形状呈圆形。如图4B所示，分隔件14b的横截面形状呈三角形。如图4C所示，分隔件14c的横截面形状呈正方形。如图4D所示，分隔件14d的横截面形状呈长方形。如图4E所示，分隔件14e的横截面形状呈六边形。如图4F所示，分隔件14f的横截面形状呈一相交图形。其中，分隔件14d、14f可由点胶技术所实现。然而，本发明的分隔件的横截面形状并不以上述实施例为限。
请参照图5A～5E，其分别绘示电路图形层11、功率芯片12和不同侧视形状的分隔件14g～k的侧视图。如图5A所示，分隔件14g的侧视形状呈柱形。如图5B所示，分隔件14h的侧视形状呈梯形。如图5C所示，分隔件14i的侧视形状呈圆弧形。如图5D所示，分隔件14j的侧视形状呈渐变形。如图5E所示，分隔件14k的侧视形状呈台阶状。其中，分隔件14i可由点胶技术所实现，分隔件14j可由微影蚀刻技术所实现，分隔件14k可由引线键合技术所实现。然而，本发明的分隔件的侧视形状并不以上述实施例为限。
请参照图6A～6E，其分别绘示不同数量的分隔件14a、14d、14f相对方形功率芯片12布局的仰视图。如图6A所示，只有一个分隔件14f和功率芯片12连接。分隔件14f具有四个延伸部14f1。功率芯片12具有四个角落。延伸部14f1分别朝向角落延伸。通过四个延伸部14f1支撑功率芯片12的角落，即可使功率芯片12平稳地支撑在基板1a上。如第6B图所示，分隔件14d的数量为两个，且其横截面形状呈长方形。并且，分隔件14d分别邻近于功率芯片12的相对两边缘(即图6B中的左右两侧边)，因此同样可使功率芯片12平稳地支撑在基板1a上。如图6C所示，分隔件14a的数量为三个，并且其中一分隔件14a邻近于功率芯片12的边缘，而剩余的两分隔件14a分别邻近于功率芯片12的两角落，因此同样可使功率芯片12平稳地支撑在基板1a上。如图6D所示，分隔件14a的数量为四个，并且分隔件14a分别邻近于功率芯片12的角落，因此同样可使功率芯片12平稳地支撑在基板1a上。如图6E所示，分隔件14a的数量为多个，并且分隔件14a相对功率芯片12均匀分布(例如排列成4x4的数组)，因此同样可使功率芯片12平稳地支撑在基板1a上。然而，本发明的分隔件的数量和布局并不以上述实施例为限。
请参照图7A～7E，其分别绘示不同数量的分隔件14a、14d、14f相对圆形功率芯片12’布局的仰视图。圆形功率芯片12’可以是晶圆级的二极管、晶体闸流管、集成门极换流晶闸管、绝缘栅双极性晶体管等，但本发明并不以此为限。图7A～7E中的分隔件14a、14d、14f相对圆形功率芯片12’的布局皆分别和图6A～6E中的分隔件14a、14d、14f相对方形功率芯片12的布局相同，因此不再赘述。
针对以上数量为两个或两个以上的分隔件的布局，任两相邻分隔件之间的间距须大于1微米，能大于200微米的工艺性较佳。
请参照图8，其为绘示本发明另一实施方式的功率模块4的剖面示意图。于本实施方式中，功率模块4包含基板4a、功率芯片42、第一黏接材料43a、至少一第一分隔件44、底板46、第二黏接材料43b以及至少一第二分隔件47。基板4a包含绝缘层40、第一电路图形层41和第二电路图形层45。绝缘层40具有第一表面400以及第二表面401(即绝缘层40的上下表面)。第一电路图形层41设置于第一表面400。第二电路图形层45设置于第二表面401。第一黏接材料43a黏接第一电路图形层41和功率芯片42。第一分隔件44连接并支撑于第一电路图形层41和功率芯片42之间。第二黏接材料43b黏接第二电路图形层45和底板46。第二分隔件47连接并支撑于第二电路图形层45和底板46之间。
由本实施方式可知，本发明的功率模块4还可扩展应用至基板4a焊接至底板46的结构。基板4a和底板46同样存在热膨胀系数失配的状况。当功率芯片42工作时，基板4a和底板46的热膨胀系数失配在温度的作用下，将引起第二黏接材料43b产生热应力，并且由于基板4a和底板46之间的黏接面积更大，使得第二黏接材料43b更易发生失效。因此，第二分隔件47同样可用于确保基板4a和底板46之间的第二黏接材料43b的可靠性。相对无第二分隔件47的现有功率模块来说，本实施方式在确保第二黏结材料43b可靠性前提下，通过第二分隔件47的厚度控制，第二黏接材料43b的用量得以减少，同样可降低功率模块的4的热阻。其中，底板46的材质可以是铜、铝、铝碳化硅(AlSiC)、氮化铝(AlN)等，底板46也可是如上所述的基板4a，但本发明并不以此为限。
请参照图9，其为绘示本发明另一实施方式的功率模块5的剖面示意图。于本实施方式中，功率模块5包含第一基板5a(即下基板)、功率芯片52、第一黏接材料53a、至少一第一分隔件54、第二基板5b(即上基板)、第二黏接材料53b以及至少一第二分隔件57。第一基板5a包含第一绝缘层50以及第一电路图形层51。第一绝缘层50具有第一表面500。第一电路图形层51设置于第一表面500。功率芯片52具有底面520以及顶面521。第一黏接材料53a黏接第一电路图形层51和底面520。第一分隔件54连接并支撑于第一电路图形层51和底面520之间。第二基板5b包含第二绝缘层55以及第二电路图形层56。第二绝缘层55具有第二表面550。第二电路图形层56设置于第二表面550。第二黏接材料53b黏接第二电路图形层56和顶面521。第二分隔件57连接并支撑于第二电路图形层56和顶面521之间。
由本实施方式可知，本发明的功率模块5还可扩展应用至功率芯片52双面分别焊接两基板的结构。在功率芯片52和第一基板5a之间所设置的第一分隔件54，可实现均匀控制功率芯片52的底面520上的第一黏接材料53a的厚度。在功率芯片52和第二基板5b之间所设置的第二分隔件57，可实现均匀控制功率芯片52的顶面521上的第二黏接材料53b的厚度。功率芯片52的双面分别带有第一分隔件54和第二分隔件57的结构，不仅确保第一黏接材料53a和第二黏接材料53b的可靠性，其优势还在于，功率芯片52工作时所产生的热量可通过功率芯片52上下的第一基板5a和第二基板5b散热，因此功率模块5的热阻更低，封装更为紧凑。
一般来说，以绝缘栅双极晶体管为例，其绝缘场环(Guard ring)边缘和发射极(Emitter pad)之间存在较大电势差，因此和绝缘栅双极晶体管的发射极相连的上层基板和绝缘栅双极晶体管边缘之间的电势差较大，且绝缘栅双极晶体管边缘易产生电场集中，容易发生电压击穿。因此，本实施方式的第二分隔件57的另一个优点是，能够有效控制第二基板5b和功率芯片52的顶面521之间的间距，防止功率芯片52边缘和第二基板5b之间发生电击穿。其中，如图9所示，本实施方式的功率芯片52的顶面521具有焊接区域Z，并且第二分隔件57位于焊接区域Z内，但本发明并不以此为限。
请参照图10，其为绘示本发明另一实施方式的功率模块6的剖面示意图。于本实施方式中，功率模块6同样包含第一基板5a、功率芯片52、第一黏接材料53a、至少一第一分隔件54、第二基板5b以及第二黏接材料53b，在此不再赘述。要说明的是，本实施方式和图10所示的实施方式的差异点，在于本实施方式的第二分隔件67位于焊接区域Z外(即绝缘场环的位置)。若第二分隔件67位于此位置，则其须由绝缘材料所制成，例如前述的绝缘型触变材料。
请参照图11，其为绘示本发明另一实施方式的功率模块7的剖面示意图。于本实施方式中，功率模块7包含第一基板7a(即下基板)、功率芯片72、第一黏接材料73a、至少一第一分隔件74、第二基板7b(即上基板)、垫片(Shim)77、第二黏接材料73b、至少一第二分隔件78、第三黏接材料73c以及至少一第三分隔件79。第一基板7a包含第一绝缘层70和第一电路图形层71。第一绝缘层70具有第一表面700。第一电路图形层71设置于第一表面700。功率芯片72具有底面720以及顶面721。第一黏接材料73a黏接第一电路图形层71和底面720。第一分隔件74连接并支撑于第一电路图形层71和底面720之间。第二基板7b包含第二绝缘层75和第二电路图形层76。第二绝缘层75具有第二表面750。第二电路图形层76设置于第二表面750。垫片77位于第二电路图形层76和顶面721之间。第二黏接材料73b黏接第二电路图形层76和垫片77。第二分隔件78连接并支撑于第二电路图形层76和垫片77之间。第三黏接材料73c黏接顶面721和垫片77。第三分隔件79连接并支撑于顶面721和垫片77之间。
由本实施方式可知，本发明的功率模块7还可基于功率芯片72双面分别焊接两基板的结构，并扩展至针对更高电压的应用。为防止发生前述电击穿的问题，可在功率芯片72和第二基板7b之间增加一层可黏接的垫片77，以增加功率芯片72和第二基板7b之间的间距。本实施方式的功率模块7中包含第一基板7a和功率芯片72之间的第一黏接材料73a，第二基板7b和垫片77之间的第二黏接材料73b，以及功率芯片72和垫片77之间的第三黏接材料73c，每层黏接材料中均通过前述方法实现分隔件结构，以确保各层黏接材料的厚度均匀。垫片77包含金属(例如铜、钼、银)、合金(例如Kovar)等导电材质，但本发明并不以此为限。
请参照图12，其为绘示本发明另一实施方式的功率模块8的剖面示意图。于本实施方式中，功率模块8包含第一基板8a(即下基板)、第一功率芯片82、第一黏接材料83a、至少一第一分隔件84a、第二基板8b(即上基板)、第一垫片87、第二黏接材料83b、至少一第二分隔件84b、第三黏接材料83c、至少一第三分隔件84c、第二功率芯片88、第四黏接材料83d、至少一第四分隔件84d、第二垫片89、第五黏接材料83e、至少一第五分隔件84e、第六黏接材料83f以及至少一第六分隔件84f。第一基板8a包含第一绝缘层80和第一电路图形层81。第一绝缘层80具有第一表面800。第一电路图形层81设置于第一表面800。第一功率芯片82具有第一底面820以及第一顶面821。第一黏接材料83a黏接第一电路图形层81和第一底面820。第一分隔件84a连接并支撑于第一电路图形层81和第一底面820之间。第二基板8b包含第二绝缘层85和第二电路图形层86。第二绝缘层85具有第二表面850。第二电路图形层86设置于第二表面850。第一垫片87位于第二电路图形层86和第一顶面821之间。第二黏接材料83b黏接第二电路图形层86和第一垫片87。第二分隔件84b连接并支撑于第二电路图形层86和第一垫片87之间。第三黏接材料83c黏接第一顶面821和第一垫片87。第三分隔件84c连接并支撑于第一顶面821和第一垫片87之间。第二功率芯片88位于第一电路图形层81和第二电路图形层86之间，并具有第二底面880以及第二顶面881。第四黏接材料83d黏接第一电路图形层81和第二底面880。第四分隔件84d连接并支撑于第一电路图形层81和第二底面880之间。第二垫片89位于第二电路图形层86和第二顶面881之间。第五黏接材料83e黏接第二电路图形层86和第二垫片89。第五分隔件84e连接并支撑于第二电路图形层86和第二垫片89之间。第六黏接材料83f黏接第二顶面881和第二垫片89。第六分隔件84f连接并支撑于第二顶面881和第二垫片89之间。
由本实施方式可知，本发明的功率模块8还可扩展应用至两个甚至两个以上功率芯片双面分别焊接两基板的结构，以实现不同的电路拓扑和功能。这些功率芯片的厚度有可能不一致。针对厚度有差异的功率芯片，在功率芯片双面的黏接材料中，分隔件的结构能有效补偿功率芯片的厚度差，因此可保证功率芯片的质量，并实现多功率芯片的双面黏接。
如图12所示，于本实施方式中，第一分隔件84a具有第一高度D1。第二分隔件84b具有第二高度D2。第三分隔件84c具有第三高度D3。第四分隔件84d具有第四高度D4。第五分隔件84e具有第五高度D5。第六分隔件84f具有第六高度D6。第一高度D1和第四高度D4相等。第二高度D2和第五高度D5相等。第一垫片87的厚度和第二垫片89的厚度相等。第一功率芯片82的厚度和第二功率芯片88的厚度之间的差值，相等于第三高度D3和第六高度D6之间的差值。也就是说，通过使连接于第一基板8a上的第一分隔件84a的第一高度D1和第四分隔件84d的第四高度D4相等，并使连接于第二基板8b上的第二分隔件84b的第二高度D2和第五分隔件84e的第五高度D5相等，可减少制程的复杂度(因相同高度的第一分隔件84a和第四分隔件84d可于一步骤中同时制造，而相同高度的第二分隔件84b和第五分隔件84e也可于一步骤中同时制造)。因此，仅需调整第三分隔件84c的第三高度D3和第六分隔件84f的第六高度D6之间的差值，即可对具有不同厚度的第一功率芯片82和第二功率芯片88进行补偿。
然而，本发明并不以此为限。于其它实施方式中，也可通过任意调整各分隔件的高度来补偿第一功率芯片82的厚度和第二功率芯片88的厚度之间的差值，或通过调整第一垫片87的厚度和第二垫片89的厚度进行补偿。
以上补偿第一功率芯片82的厚度和第二功率芯片88的厚度之间差值的方法，还可应用于包含两个以上功率芯片的功率模块。
于实际应用中，以上各实施方式中的基板也可仅包含电路图形层而不包含绝缘层。上述的基板可以是印刷电路板(Printed Circuit Board,PCB)、DBC (Direct BondingCopper)基板、直接覆铝(Direct Bonding Aluminum,DBA)基板、金属共烧陶瓷基板、金属绝缘基板(Insulated Metal Substrate,IMS)基板、引线框(Leadframe,LF)、金属基板(如铜、铝、铝碳化硅)等，其中引线框和金属基板需包含电路图形层或表面导电层，可不包含绝缘层。需说明的是本发明并不以此为限。
于实际应用中，以上各实施方式中的功率芯片可以是绝缘栅双极晶体管(Insulated-Gate Bipolar Transistor,IGBT)、金属氧化物半导体场效晶体管(Metal-Oxide Semiconductor Field Effect Transistor,MOSFET)、二极管(Diode)、晶体闸流管(Thyristor)、集成门极换流晶闸管(IGCT)等，但本发明并不以此为限。
于实际应用中，以上各实施方式中的黏接材料不仅限于焊膏，亦包含低温烧结材料(例如银、铜焊膏等可在低温下进行烧结实现功率芯片和基板之间互连的材料)、导电银胶等材料。
由以上对于本发明的具体实施方式的详述，可以明显地看出，本发明的功率模块是利用分隔件达到均匀控制功率芯片大面积黏接基板的目的，以确保功率芯片和基板之间的黏接材料的可靠性，并减少黏接材料的使用，同时还降低功率模块的热阻和成本。本发明的分隔件也可用于基板焊接至底板的功率模块，同样可确保基板和底板之间的黏接材料的可靠性。本发明的分隔件还可用于功率芯片双面分别焊接两基板的功率模块，除了可确保功率芯片和两基板之间的黏接材料的可靠性之外，功率芯片工作时所产生的热量可通过两基板散热，因此功率模块的热阻更低，封装更为紧凑。另外，在具有多功率芯片的功率模块中，本发明可利用不同高度的分隔件，达到有效补偿功率芯片厚度差的目的。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种更动和润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (20)

1.一种功率模块，包含：
一第一基板，包含一第一电路图形层；
一第一功率芯片；
一第一黏接材料，黏接该第一电路图形层和该第一功率芯片；以及
至少一第一分隔件，连接并支撑于该第一电路图形层和该第一功率芯片之间；
其中该第一基板还包含一第一绝缘层，该第一绝缘层具有一第一表面，该第一电路图形层设置于该第一表面，该第一功率芯片具有一第一底面以及一第一顶面，该第一黏接材料和该第一分隔件连接该第一底面，该功率模块还包含：
一第二基板，包含一第二绝缘层和一第二电路图形层，其中该第二绝缘层具有一第二表面，而该第二电路图形层设置于该第二表面；
一第二黏接材料，黏接该第二电路图形层和该第一顶面；以及
至少一第二分隔件，连接并支撑于该第二电路图形层和该第一顶面之间。
2.如权利要求1所述的功率模块，其中该第一分隔件为一金属粉末烧结结构。
3.如权利要求1所述的功率模块，其中该第一分隔件由一触变材料所制成。
4.如权利要求1所述的功率模块，其中该第一分隔件为一引线键合结构。
5.如权利要求1所述的功率模块，其中该第一分隔件为该电路图形层上所形成的一微影蚀刻结构。
6.如权利要求1所述的功率模块，其中该第一分隔件的横截面形状呈圆形、多边形或一相交图形。
7.如权利要求1所述的功率模块，其中该第一分隔件的侧视形状呈柱形、梯形、圆弧形、渐变形或台阶状。
8.如权利要求1所述的功率模块，其中该第一分隔件具有四个延伸部，该第一功率芯片具有四个角落，并且该第一分隔件的每一延伸部朝向该第一功率芯片的对应角落延伸。
9.如权利要求1所述的功率模块，其中该功率模块包括两个第一分隔件，并且所述两个第一分隔件分别邻近于该第一功率芯片的相对两边缘。
10.如权利要求1所述的功率模块，其中该功率模块包括三个第一分隔件，并且每个第一分隔件邻近于该第一功率芯片的一角落或一边缘。
11.如权利要求1所述的功率模块，其中该功率模块包括四个第一分隔件，该第一功率芯片具有四个角落，并且每个第一分隔件邻近于该第一功率芯片的对应角落。
12.如权利要求1所述的功率模块，其中该功率模块包括多个第一分隔件，并且所述多个第一分隔件相对该第一功率芯片均匀分布。
13.如权利要求9～12中任一项所述的功率模块，其中不同的第一分隔件之间具有一高度差范围，并且该高度差范围小于等于100微米，并且任两相邻的第一分隔件的间距大于1微米。
14.如权利要求1所述的功率模块，其中该第一基板还包含一绝缘层，该绝缘层具有一表面，该第一电路图形层设置于该表面。
15.如权利要求1所述的功率模块，其中该第一绝缘层还具有一第二表面，该第一表面和该第二表面分别位于该第一绝缘层的相对两侧，该第一基板还包含一第三电路图形层，该第三电路图形层设置于该第二表面，该功率模块还包含：
一底板；
一第三黏接材料，黏接该第三电路图形层和该底板；以及
至少一第三分隔件，连接并支撑于该第三电路图形层和该底板之间。
16.如权利要求1所述的功率模块，其中该第一顶面具有一焊接区域，并且该第二分隔件位于该焊接区域内。
17.如权利要求1所述的功率模块，其中该第一顶面具有一焊接区域，该第二分隔件位于该焊接区域外，并由一绝缘材料所制成。
18.如权利要求1所述的功率模块，其中该功率模块还包含一第一垫片和至少一第三分隔件；
该第一垫片位于该第二电路图形层和该第一顶面之间；该至少一第二分隔件连接并支撑于该第二电路图形层和该第一垫片之间；该第二黏接材料包括上黏接材料和下黏接材料，该上黏接材料黏接该第二电路图形层和该第一垫片，下黏接材料黏接该第一顶面和该第一垫片；该至少一第三分隔件连接并支撑于该第一顶面和该第一垫片之间。
19.如权利要求18所述的功率模块，还包含：
一第二功率芯片，位于该第一电路图形层和该第二电路图形层之间，并具有一第二底面以及一第二顶面；
一第四黏接材料，黏接该第一电路图形层和该第二底面；
至少一第四分隔件，连接并支撑于该第一电路图形层和该第二底面之间；
一第二垫片，位于该第二电路图形层和该第二顶面之间；
一第五黏接材料，黏接该第二电路图形层和该第二垫片；
至少一第五分隔件，连接并支撑于该第二电路图形层和该第二垫片之间；
一第六黏接材料，黏接该第二顶面和该第二垫片；以及
至少一第六分隔件，连接并支撑于该第二顶面和该第二垫片之间。
20.如权利要求19所述的功率模块，其中该第一分隔件具有一第一高度，该第二分隔件具有一第二高度，该第三分隔件具有一第三高度，该第四分隔件具有一第四高度，该第五分隔件具有一第五高度，该第六分隔件具有一第六高度，该第一高度和该第四高度相等，该第二高度和该第五高度相等，该第一垫片的厚度和该第二垫片的厚度相等，并且该第一功率芯片的厚度和该第二功率芯片的厚度之间的差值等于该第三高度和该第六高度之间的差值。
CN201410544857.XA 2014-10-15 2014-10-15 功率模块 Active CN105575924B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410544857.XA CN105575924B (zh) 2014-10-15 2014-10-15 功率模块
TW103144191A TWI571986B (zh) 2014-10-15 2014-12-18 功率模組
US14/819,446 US10276522B2 (en) 2014-10-15 2015-08-06 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410544857.XA CN105575924B (zh) 2014-10-15 2014-10-15 功率模块

Publications (2)

Publication Number Publication Date
CN105575924A CN105575924A (zh) 2016-05-11
CN105575924B true CN105575924B (zh) 2018-07-03

Family

ID=55753172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410544857.XA Active CN105575924B (zh) 2014-10-15 2014-10-15 功率模块

Country Status (3)

Country Link
US (1) US10276522B2 (zh)
CN (1) CN105575924B (zh)
TW (1) TWI571986B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9723725B2 (en) * 2013-05-29 2017-08-01 Finisar Corporation Rigid-flexible circuit interconnects
TWI647995B (zh) 2016-05-30 2019-01-11 財團法人工業技術研究院 插拔式功率模組及次系統
JP6487122B2 (ja) 2016-06-14 2019-03-20 三菱電機株式会社 電力用半導体装置
DE112016007096B4 (de) * 2016-07-28 2023-06-29 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6730450B2 (ja) * 2016-12-06 2020-07-29 株式会社東芝 半導体装置
JP6858642B2 (ja) * 2017-05-25 2021-04-14 三菱電機株式会社 パワーモジュール
US11075137B2 (en) 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
CN110753486B (zh) * 2018-07-24 2024-02-20 广东美的制冷设备有限公司 高集成智能功率模块和空调器
KR20210120355A (ko) * 2020-03-26 2021-10-07 엘지마그나 이파워트레인 주식회사 양면 냉각형 파워 모듈
CN112771665B (zh) * 2020-04-16 2024-05-24 华为数字能源技术有限公司 封装结构、电动车辆和电子装置
EP3955288A1 (de) * 2020-08-13 2022-02-16 Siemens Aktiengesellschaft Leistungsmodul mit einer verbindungsschicht aufweisend eine lotschicht und einen abstandshalter, elektrisches gerät mit dem leistungsmodul und verfahren zur herstellung des leistungsmoduls
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置
JP7489879B2 (ja) 2020-09-25 2024-05-24 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
US11658171B2 (en) * 2020-12-23 2023-05-23 Semiconductor Components Industries, Llc Dual cool power module with stress buffer layer
JP2022149606A (ja) * 2021-03-25 2022-10-07 富士電機株式会社 半導体素子接合部及び半導体装置
WO2023209766A1 (ja) * 2022-04-25 2023-11-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2023248642A1 (ja) * 2022-06-22 2023-12-28 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール
DE102022207801A1 (de) 2022-07-28 2024-02-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung und Verfahren zur Ausbildung einer Verbindungsanordnung
CN115954286B (zh) * 2023-02-20 2023-08-18 纳宇半导体材料(宁波)有限责任公司 一种无引线的全铜互连封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
CN102051141A (zh) * 2007-01-10 2011-05-11 日立化成工业株式会社 电路部件连接用粘接剂及使用该粘接剂的半导体装置
CN202259231U (zh) * 2011-08-10 2012-05-30 单文昌 一种低热应力的有机基板电子器件
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853558B1 (en) * 2000-10-06 2005-02-08 Artesyn Technologies, Inc. Surface mount power supply device and associated method
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
US7274105B2 (en) * 2005-11-28 2007-09-25 Delphi Technologies, Inc. Thermal conductive electronics substrate and assembly
JP5481148B2 (ja) * 2009-10-02 2014-04-23 日立オートモティブシステムズ株式会社 半導体装置、およびパワー半導体モジュール、およびパワー半導体モジュールを備えた電力変換装置
US20130308276A1 (en) * 2011-01-07 2013-11-21 Fuji Electric Co., Ltd Semiconductor device and manufacturing method for same
ITTO20120154A1 (it) * 2012-02-21 2013-08-22 Stmicroelectronics Malta Ltd Procedimento di assemblaggio di un dispositivo integrato a semiconduttore
WO2014140811A2 (en) * 2013-03-15 2014-09-18 Cooledge Lighting Inc. Thermal management in electronic devices with yielding substrates
JP6197619B2 (ja) * 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
CN102051141A (zh) * 2007-01-10 2011-05-11 日立化成工业株式会社 电路部件连接用粘接剂及使用该粘接剂的半导体装置
CN202259231U (zh) * 2011-08-10 2012-05-30 单文昌 一种低热应力的有机基板电子器件
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法

Also Published As

Publication number Publication date
US20160113107A1 (en) 2016-04-21
US10276522B2 (en) 2019-04-30
CN105575924A (zh) 2016-05-11
TWI571986B (zh) 2017-02-21
TW201614783A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
CN105575924B (zh) 功率模块
US9773720B2 (en) Power module and fabrication method for the same
US10347533B2 (en) Power package module of multiple power chips and method of manufacturing power chip unit
EP2747133A2 (en) Power module package with cooling fluid reservoir
WO2018194153A1 (ja) 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法
KR102004785B1 (ko) 반도체모듈 패키지 및 그 제조 방법
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
CN106847781B (zh) 功率模块封装及其制造方法
US10700035B2 (en) Stacked electronics package and method of manufacturing thereof
DiMarino et al. Design of a novel, high-density, high-speed 10 kV SiC MOSFET module
CN105006471B (zh) 一种igbt模块及焊接方法
JP2022062235A (ja) パワー・デバイス用のパッケージ構造
JP5246143B2 (ja) 半導体モジュールおよびその製造方法ならびに電気機器
CN107393882A (zh) 基于三层dbc基板的碳化硅器件封装结构及制造方法
US10937767B2 (en) Chip packaging method and device with packaged chips
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
CN207719175U (zh) 封装结构及通信设备
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
CN103780102B (zh) 一种智能半导体功率模块
CN110364488A (zh) 一种碳化硅功率模块低感封装结构及方法
Steiner et al. IGBT module setup with integrated micro-heat sinks
TWI735787B (zh) 電路板及其製造方法
JP5630375B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP6064682B2 (ja) 半導体装置
JP2014030059A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant