JP2014030059A - 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 - Google Patents
絶縁基板、その製造方法、半導体モジュールおよび半導体装置 Download PDFInfo
- Publication number
- JP2014030059A JP2014030059A JP2013228658A JP2013228658A JP2014030059A JP 2014030059 A JP2014030059 A JP 2014030059A JP 2013228658 A JP2013228658 A JP 2013228658A JP 2013228658 A JP2013228658 A JP 2013228658A JP 2014030059 A JP2014030059 A JP 2014030059A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- insulating
- substrate
- insulating substrate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Coating By Spraying Or Casting (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】導電性基材1Aの第1面1a側の角部にテーパ面1Acを形成し、第1面1aおよびテーパ面1Acにセラミックス粉末を溶射して絶縁層7Aを形成することにより絶縁基板11Aを構成する。
【選択図】図1
Description
(ロ)図9は、特許文献1の内容を示す図である。図9に示すパワー半導体モジュールは、セラミック基板53の両面にそれぞれ導体層である表回路板57および裏回路板58が形成されたセラミック絶縁基板51を備えている。セラミック絶縁基板51における、表回路板57上には、はんだ層56を介してパワー半導体チップ55が接合されている。また、セラミック絶縁基板51における、パワー半導体チップ55との接合面とは反対の面の裏回路板58上には、はんだ層56を介して銅もしくは銅合金からなる金属ベース54が接合されている。さらに、金属ベース54におけるセラミック絶縁基板53との接合面とは反対の面には、サーマルコンパウンドを介して、図示されない冷却体が接合される。(ハ)このような従来のパワー半導体モジュールの構造では部材が複雑であり、製造にかかるトータルコストが高いことが問題であった。
(ロ)図10は、従来技術による半導体モジュールの異なる構成例を示す断面図であって、上述の絶縁基板を適用した半導体モジュールの構成を示している。図10(a)に示す半導体モジュール21には、第1面1aおよび第2面1bを有する導電性基材1の第1面1a上に,セラミックス粉末を溶射して形成された絶縁層7を備えた絶縁基板11が設けられている。導電性基材1の第2面1bには、例えばIGBTなどのパワー半導体素子である半導体回路素子2,2が、例えばはんだによって接合され、直接的または間接的に導電性基材1の第2面1bに接するようにして搭載されている。半導体回路素子2,2の(図示されない)接続用端子は、例えば125〜500μmの線径のアルミワイヤーからなるボンデイングワイヤー4によりリードフレーム6に電気的に接続されている。そして、上述の各要素、すなわち、絶縁基板11、半導体回路素子2,2、リードフレーム6、およびボンデイングワイヤー4が、例えばエポキシ樹脂に無機フィラーを混入させたものからなる封止用の成形樹脂5によって封止されて、半導体モジュール21を構成している。
(ハ)図10(b)は、図10(a)におけるC部の拡大断面図であり、半導体モジュール21をヒートシンク8に密着して取付けた状態における絶縁基板11の側面部端面近傍の絶縁構造を示している。図10(b)の絶縁構造では、導電性基材1とヒートシンク8との間の絶縁沿面距離は絶縁層7の厚さdと同じとなっている。そして、半導体装置31に要求される絶縁仕様によっては、導電性基材1とヒートシンク8との間の絶縁沿面距離を大きくし、絶縁基板11における側面部端面の絶縁性を高めることが必要となる。
(ニ)本発明は、上記のような問題点を解決するためになされたものであって、導電性基材の一方面にセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板における側面部端面の絶縁性を簡単な構造かつ低コストでもって向上させるとともに、上記絶縁基板の製造方法、上記絶縁基板を用いた半導体モジュールおよび半導体装置を提供することを目的とする。
[本発明の実施形態]
<実施形態>
以下、図面を参照しながら、本発明の実施形態について説明する。
図1は、実施形態による絶縁基板11A、半導体モジュール21Aおよび半導体装置31Aの構成を示す断面図であって、図1(a)は全体構成を示す断面図であり、図1(b)は図1(a)におけるC1部の拡大断面図である。
図1(b)に示す絶縁基板11Aにおける側面部端面の絶縁構造では、例えば「テーパ面1Ac上の絶縁層7Abにおける絶縁基板11Aに垂直な方向での厚さdA2」が「第1面1a上の絶縁層7Aaの厚さd」と等しい場合、「導電性基材1Aとヒートシンク8との絶縁沿面距離dA=dA1+dA2」は「テーパ面1Ac上の絶縁層7Abにおける沿面長dA1」の分だけ「第1面1a上の絶縁層7Aaの厚さd」より大きい沿面距離となる。
図2は、実施形態による絶縁基板11A、半導体モジュール21Aおよび半導体装置31Aの製造方法の構成例を工程順に示す断面図である。なお、図2(d)、図2(e)では、半導体モジュール21Aの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
<第1の参考形態>
以下、図面を参照しながら、本発明の第1の参考形態について説明する。
図4は、第1の参考形態による絶縁基板11B、半導体モジュール21Bおよび半導体装置31Bの構成を示す断面図であって、図4(a)は全体構成を示す断面図であり、図4(b)は図4(a)におけるC2部の拡大断面図である。
図4(b)に示す絶縁基板11Bにおける側面部端面の絶縁構造では、「絶縁層7Bの導電性基材1Bと接する部位よりも外側に延在している部分の厚さdB2」が「第1面1a上の絶縁層7Bの厚さd」と等しい場合、「導電性基材1Bとヒートシンク8との間の絶縁沿面距離dB=dB1+dB2」は、「導電性基材1Bと接する部位よりも外側に延在している絶縁層7Bの延在長dB1」の分だけ「第1面1a上の絶縁層7Bの厚さd」より大きい沿面距離となる。
図5は、第1の参考形態による絶縁基板11B、半導体モジュール21Bおよび半導体装置31Bの製造方法の構成例を工程順に示す断面図である。なお、図5(d)、図5(e)では、半導体モジュール21Bの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
<第2の参考形態>
以下、図面を参照しながら、本発明の第2の参考形態について説明する。
図6は、第2の参考形態による絶縁基板11C、半導体モジュール21Cおよび半導体装置31Cの構成を示す断面図であって、図6(a)は全体構成を示す断面図であり、図6(b)は図6(a)におけるC3部の拡大断面図である。
図6(b)に示す絶縁基板11Cにおける側面部端面の絶縁構造では、「導電性基材1Cとヒートシンク8との間の絶縁沿面距離dC=dC1+dC2」は、「切り欠き部1Ccにおける第1面1aからの切り欠き深さ長dC1」の分だけ「絶縁層7Caの厚さd(=dC2)」よりも大きい沿面距離となる。
図7は、第2の参考形態による絶縁基板11C、半導体モジュール21Cおよび半導体装置31Cの製造方法の構成例を工程順に示す断面図である。なお、図7(e)、図7(f)では、半導体モジュール21Cの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
図8は、第2の参考形態による絶縁基板1Cの製造方法の異なる構成例を工程順に示す断面図である。
[本発明の実施形態の構成と他の構成例との対比]
(イ)本発明による絶縁基板(絶縁層付き導電性基材)の具体的構成を実施形態および第1、第2の参考形態に示したが、実施形態および第1、第2の参考形態とは異なる他の構成例として、例えば、図10(b)に示すように、導電性基材1における側面部の端面の一部にも破線で示すような絶縁層7bを絶縁層7と連続するようにして形成することにより、導電性基材1とヒートシンク8との間の絶縁沿面距離を大きくした構成の絶縁基板を適用することもできる。
(ロ)しかしながら、図10(b)において、導電性基材1の第1面1aに加えて側面部の端面にまでセラミックス粉末を溶射して絶縁層を形成する場合、導電性基材1の第1面1aに正対する方向に原料粉末を溶射させるだけでは、側面部の端面に溶射膜を形成することはできない。このため、導電性基材1の第1面1aに正対する方向に対して直交する方向あるいは斜め方向に沿って原料粉末を溶射して側面部の端面に溶射膜を形成することになるが、このような溶射を行なうには、複数方向の溶射ノズルを組合せた複雑な構成の溶射装置が必要となる。
(ハ)また、第2の参考形態による絶縁基板11Cは、例えば図8に示すように、複数の導電性基材に分離する前の状態にある導電性板状部材に対してその第1面101aに正対する方向に沿ってセラミックス粉末を溶射することにより絶縁層を形成した後に、個別の導電性基材に切断,分離する製造方法も適用可能である。一方、図10(b)に示す上記構成は、導電性基材1の第1面1aに正対する方向に対して直交する方向あるいは斜めの方向に沿ってセラミックス粉末を溶射して側面部の端面に溶射膜を形成する構成であるため、その製造方法として、複数の導電性基材に分離する前の状態にある導電性板状部材に対してセラミックス粉末を溶射することにより絶縁層を形成した後に、個別の導電性基材に切断,分離する製造方法は適用し難い。この点に関し、溶射による絶縁層形成工程での省力化を考慮した場合、第2の参考形態の構成は、絶縁基板(絶縁層付き導電性基材)をより低コストで製造可能とする上で好適である。
[本発明の実施形態における絶縁層の構成例]
(イ)上述の実施形態および第1、第2の参考形態では、セラミックス粉末として特に酸化アルミニウムの粉末を溶射して形成された絶縁層を備えた絶縁基板(絶縁層付き導電性基材)について説明したが、このような絶縁基板を備えた半導体モジュールにヒートシンクを取り付けて半導体装置を構成する場合、この絶縁層には高い熱伝導率と高い絶縁性とが必要となる。
(ロ)本発明の出願人と同一の出願人による特許出願(特願2009−266264号)に示されているように、まず、本発明者が、導電性基材に絶縁層を形成する手法として溶射法に着目したのは、層の形成コストが低廉であるばかりでなく、パターン形成も容易なためである。具体的には、本発明者は、まず、絶縁層に適する材料である酸化アルミニウム(Al2O3、アルミナ)の粉末をプラズマ溶射法によって層状または膜状になるように導電性基材に形成した。その上で、その溶射された絶縁層を利用することにより、半導体モジュールとして望ましい絶縁性と熱伝導率とが確保され得るかどうかについて調査を行った。その結果、本発明者は、溶射によって形成した酸化アルミニウムの絶縁層を利用して最終的な半導体モジュールを作製した多くの場合に、絶縁層自体の熱伝導率が概ね3〜4W/m・Kにとどまるという問題があることを見出した。ちなみに、溶射ではなく焼成によって作られるタイプの酸化アルミニウム(アルミナの焼結体)における熱伝導率は、通常約20W/m・K程度となる。それにもかかわらず溶射されたままの絶縁層では、上述のように熱伝導率が3〜4W/m・K、すなわちアルミナ焼結体の約1/5以下にとどまってしまう。従って、たとえ簡便かつ低コストな溶射法を用いたとしても、この程度の熱伝導率の絶縁層を利用して十分に小さい熱抵抗を実現することは難しい。というのは、絶縁層の厚みを薄くしなければならず、その結果、十分な絶縁性を確保し得ないからである。
(ハ)上述のような問題を生じさせるメカニズムを明らかにするために、本発明者は溶射によって形成された絶縁層の構造に着目してさらに調査と解析を行なった。まず、溶射によって生成された層には一般に気孔が多く含まれる点に注目した。気孔が含まれることは、原料粉末を加熱して溶融した原料粉末の噴流を形成し、その噴流を対象物に吹き付けるという溶射法の手法を採用する限り、避けがたい。ここで、このような気孔が上述の熱伝導率の低下の原因といえるなら、気孔率を小さくするような層の形成条件を採用することによって熱伝導率の低下は緩和されるはずである。ところが実際には、気孔率の増大が熱伝導率の低下にある程度関連はするものの、気孔だけでは上述のような大幅な熱伝導率の低下を説明できないことが判明した。すなわち、上述の熱伝導率低下の主たる原因は気孔の生成以外にあるようであった。
(ニ)この調査結果を受けて、本発明者は、溶射によって形成された絶縁層においては、材質そのものが何らかの影響を受けているとの考えに至った。特に、本発明者は、酸化アルミニウムの粉末が溶射の際に瞬間的に融解してそのまま基材に吹き付けられるために熱的および機械的なストレスを受けていて、これが絶縁層の材質の熱伝導率を低下させている原因であると推測している。
(ホ)さらに、本発明者は、絶縁層が溶射によって形成される際に受ける作用を考慮して、絶縁層の熱伝導率の値を高める手法を鋭意検討した。その結果、本発明者は、溶射によって形成した絶縁層に対して「熱処理またはアニール処理」(以下、単に『熱処理』ともいう)を施すことにより、その絶縁層の熱伝導率が上昇することを見出した。より具体的には、溶射によって熱伝導率が一旦3〜4W/m・Kとなった絶縁層であっても、その後に『熱処理』を施すことにより、熱伝導率を約10W/m・Kにまで高めることができることを確認した。絶縁層に『熱処理』を施して熱伝導率を上昇させた絶縁層を用いれば、半導体モジュールの熱抵抗を容易に低減させることが可能となる。
(ヘ)なお、本発明者の推測によれば、熱伝導率が溶射によって低下し、『熱処理』によって上昇する現象には、以下のような機構が作用しているようである。まず、上述の溶射によって形成したままの酸化アルミニウムの層では、原料の粉末に比べて結晶構造が変化している。より詳しくは、酸化アルミニウムの原子配列が、もともとの溶射前の原料である酸化アルミニウムの粉末(すなわちコランダム)の構造である六方晶系から、溶射によってアモルファス状態または立方晶またはγ−アルミナへと変化している。この状態では、熱伝導率は小さい値となる。そして、その後の『熱処理』によって、溶射された絶縁層の結晶構造が六方晶系となる。この六方晶系になっている絶縁層では、熱伝導率が本来の値に近づき、その熱伝導率が高まる。なお、ここでは、絶縁層の結晶構造がすべて六方晶系となるとは限らず、原子配列をアモルファス状態や軸長の長い立方晶といった種類ごとに分類したときに、六方晶系となっている結晶構造の割合、特に、α−アルミナの割合が『熱処理』によって増加することによって熱伝導率が上昇している可能性もあると考えている。すなわち、本発明者は、絶縁層の結晶構造を六方晶系とするもしくはその割合を高めることによって、絶縁層を用いる半導体モジュールの熱抵抗が低減されることを見出した。
(チ)なお、上述の『熱処理』の具体的構成としては、酸化アルミニウムの粉末を溶射して導電性基材の一方の面(第1面)上に絶縁層が形成された絶縁基板を、炉または対流式オーブンによって加熱する『熱処理工程』を設ける。この『熱処理』は、大気または窒素を雰囲気として、500℃以上1084℃(銅の融点)以下のいずれかの温度によって行なう。なお、前述の温度は、『熱処理』中に絶縁層が到達する温度である。この『熱処理』によって、絶縁層の原子配列が六方晶となり、その熱伝導率が高められた絶縁層が得られる。
[変形例]
以上に説明した本発明の実施形態および第1、第2の参考形態は、具体的な実施の態様に応じて種々の変形を行なうことができる。
(イ)本発明では、導電性基材の第1面にセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板における側面部端面の絶縁性を向上させるための絶縁構造として、「導電性基材と金属部材との絶縁沿面距離」が重要であるが、絶縁層自体(バルク)の耐電圧特性も十分なものとしておく上で「絶縁層の厚み」も重要である。
(ロ)また、絶縁層の熱伝導率は、典型的には、『熱処理』の条件を変更することによって種々変更することができる。例えば、炉において『熱処理』を行なう場合に『熱処理』の温度を高めると、一般に、絶縁層の熱伝導率が高くなる。また、仮に同じ温度であっても、『熱処理』の時間を長くすると、その熱伝導率が高くなる。
(ハ)導電性基材の材質、形状および製法は、半導体回路素子に流す電流量などの電気的要件、発熱量などの熱的要件、重量やサイズなどの形状的要件などに応じて変更することができる。この導電性基材の材質の決定には、上述の絶縁層の『熱処理』の温度を考慮することもできる。すなわち、上述の実施形態では銅板を用いる導電性基材を説明したが、導電性基材はこれに限定されない。典型的には、アルミニウム基板、鉄基板、モリブデン基板、銅の合金による基板、あるいは板状ではない基材が用いられ得る。これらの基材の材質は、熱伝導率や熱膨張率など作製時または動作時の熱物性観点など種々の条件を加味して選択される。
(ニ)また、上述の実施形態および各参考形態では、導電性基材は、板状で正方形または長方形の形状のものを用いて説明したが、導電性基材の形状がそれらの形状に限定されるものではない。板状でないものとしては、ブロック形状またはアングル形状の基材が用いられ得る。さらに、導電性基材の形状を板状のものに限ったとしても、その平面形状はさまざまな形状とすることができる。例示すれば、正方形の個別の領域を頂点部分で互いにつなげた形状、あるいは長方形の外形とくり貫いた開口部とを持つ形状を採用することも可能である。そして、このような基材は、上述のプレス加工を用いて形状が切り出されてもよいが、その加工方法も特に限定されない。また、導電性基材における第1面および第2面は、必ずしも板状基板の厚みを規定する二つの主面に限定されるものではない。
(ホ)上述の実施形態および各参考形態各実施形態において、半導体回路素子を導電性基材に接合する態様は特段限定されない。上述のはんだペレットによる接合のほか、クリームはんだによる接合、銀ペーストなどのダイボンド樹脂材による接合、ダイボンドフィルムによる接合、導電性接着剤による接合などの任意の接合手法を用いることができる。
(ヘ)上述の実施形態および各参考形態は、半導体回路素子(チップまたはダイ)の種類を特段限定するものではない。例えば、半導体ウエハーからIGBTやMOS等のトランジスタ素子、またはダイオード素子といった回路要素を切り出すことにより、単一の回路要素を搭載する半導体モジュールを形成することができる。また、図1(a)に示す半導体モジュール21Aのように、複数の半導体回路素子が単一片の導電性基材に搭載されるときであっても、半導体回路素子の種類は任意に組み合わせることができる。例えば、同一種類の半導体を並列や直列またはそれらの組み合わせの形態によって接続して、電流容量をさまざまに設定することができる。種類の異なる半導体素子を用いる例として、IPM(インテリジェントパワーモジュール)とすることができる。すなわち、インバータ用途のIGBTと、そのIGBTとは別種の半導体回路素子である還流ダイオードまたはフリーホイーリングダイオードとを単一片の導電性基材に搭載する構成とすることができる。また、種類の異なる半導体素子を用いる別の例として、コンバータのためのダイオードとインバータのためのトランジスタとを同一の基材に搭載することにより、小型の半導体モジュールを実現することができる。
(ト)上述の実施形態および各参考形態において、成形樹脂による封止を説明したが、他の封止手法を用いるように実施することができる。具体的には、例えば、固化される樹脂のみならず、シリコーンゲルなどの流動性を有する封止剤を用いることができる。
(チ)上述の実施形態および各参考形態において、セラミックス粉末として特に酸化アルミニウムの粉末を溶射して形成された絶縁層を備えた絶縁基板について説明したが、本発明は、酸化アルミニウム以外のセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板にも適用可能である。
1a:第1面
1b:第2面
1Ac:テーパ面
1Bc,1Cc:切り欠き部
2:半導体回路素子
4:ボンデイングワイヤー
5:封止剤(成形樹脂)
6:リードフレーム
7,7A,7Aa,7Ab,7B,7C,7Ca,7Cb:絶縁層
7C1,7C1a,7C1b:絶縁層(溶射層)
8:金属部材(ヒートシンク)
11,11A,11B,11C:絶縁基板(絶縁層付き導電性基材)
21,21A,21B,21C:半導体モジュール
31,31A,31B,31C:半導体装置
51:セラミック絶縁基板
53:セラミック基板
54:金属板
55:パワー半導体チップ
56:はんだ層
57:表回路板
58:裏回路板
71:原料粉末(酸化アルミニウムの粉末)
101C:導電性板状部材
101a:第1面
101b:第2面
101Cc:切り欠き溝
107C,107Ca,107Cb:絶縁層
107C1,107C1a,107C1b:絶縁層(溶射層)
111C:絶縁層付き導電性板状部材
201A,201B:電極(銅粘着テープ)
202A,202B:絶縁破壊試験装置の電極
M:マスク
θ:テーパ面1Acの傾斜角(テーパ角)
Claims (12)
- 第1面および第2面を有する導電性基材の第1面上に、セラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板であって、
前記導電性基材の第2面に直接的または間接的に接して少なくとも1つ以上の半導体回路素子を搭載するとともに前記絶縁層の面に金属部材を密着して取り付けることにより半導体装置を構成するのに用いられる絶縁基板において、
前記絶縁基板の側面部の構造を、前記絶縁層の面に前記金属部材を密着させて取り付けた状態における前記導電性基材と前記金属部材との絶縁沿面距離が前記絶縁層の厚さよりも大きくなるような構造とし、
前記導電性基材は、第1面側の角部にテーパ面を有し、
このテーパ面上にも、セラミックス粉末を溶射して形成された絶縁層を第1面上の絶縁層と連続するようにして備えてなる
ことを特徴とする絶縁基板。 - 請求項1に記載の絶縁基板において、
前記導電性基材の第1面に対する垂直方向と前記テーパ面とがなす角度は、30°〜80°である
ことを特徴とする絶縁基板。 - 請求項2に記載の絶縁基板において、
前記導電性基材の第1面に対する垂直方向と前記テーパ面とがなす角度は、50°〜70°である
ことを特徴とする絶縁基板。 - 請求項1ないし3のいずれか1項に記載の絶縁基板において、
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層は、前記酸化アルミニウムの粉末を溶射して形成され、熱処理によって熱伝導率が高められている絶縁層である
ことを特徴とする絶縁基板。 - 請求項1ないし3のいずれか1項に記載の絶縁基板において、
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層は、前記酸化アルミニウムの粉末を溶射して形成され、六方晶系の結晶構造を有する絶縁層である
ことを特徴とする絶縁基板。 - 請求項1ないし5のいずれか1項に記載の絶縁基板において、
前記絶縁層の厚さは、80μm〜300μmである
ことを特徴とする絶縁基板。 - 請求項1ないし3のいずれか1項に記載の絶縁基板を製造するための製造方法であって、
導電性基材の第1面側の角部にテーパ面を形成するテーパ加工工程と、
前記テーパ加工工程の後、セラミックス粉末を溶射することにより導電性基材の前記第1面上および前記テーパ面上に絶縁層を形成する絶縁層形成工程とを備える
ことを特徴とする絶縁基板の製造方法。 - 請求項7に記載の絶縁基板の製造方法において、
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層形成工程の後に、前記絶縁層を熱処理することによって前記絶縁層の熱伝導率を上昇させる工程を備える
ことを特徴とする絶縁基板の製造方法。 - 請求項7に記載の絶縁基板の製造方法において、
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層形成工程の後に、絶縁層の結晶構造を六方晶系にする工程を備える
ことを特徴とする絶縁基板の製造方法。 - 請求項1ないし6のいずれか1項に記載の絶縁基板と、
前記導電性基材の前記第2面に直接的または間接的に接して搭載された少なくとも1つ以上の半導体回路素子とを備える
ことを特徴とする半導体モジュール。 - 請求項10に記載の半導体モジュールにおいて、
前記導電性基材の前記第1面以外の面が、前記第2面に搭載されている半導体回路素子とともに絶縁材料である封止剤によって封止されており、
前記封止剤と前記第1面上に形成した前記絶縁層とによって前記導電性基材を覆う絶縁表面を有している
ことを特徴とする半導体モジュール。 - 請求項10または11に記載の半導体モジュールにおける前記絶縁層の面に冷却用の金属部材が密着して取り付けられてなる
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228658A JP2014030059A (ja) | 2013-11-01 | 2013-11-01 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228658A JP2014030059A (ja) | 2013-11-01 | 2013-11-01 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011114383A Division JP5630375B2 (ja) | 2011-05-23 | 2011-05-23 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014030059A true JP2014030059A (ja) | 2014-02-13 |
Family
ID=50202384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013228658A Pending JP2014030059A (ja) | 2013-11-01 | 2013-11-01 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014030059A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109698172A (zh) * | 2017-10-24 | 2019-04-30 | 株式会社自动网络技术研究所 | 电路结构体及电路结构体的制造方法 |
CN114457300A (zh) * | 2022-02-10 | 2022-05-10 | 重庆臻宝实业有限公司 | 一种具有交叉回路下部电极的制备工艺 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003212598A (ja) * | 2001-11-13 | 2003-07-30 | Tosoh Corp | 石英ガラス部品及びセラミック部品並びにそれらの製造方法 |
JP2005123219A (ja) * | 2003-10-14 | 2005-05-12 | Nissan Motor Co Ltd | 半導体装置 |
JP2008244193A (ja) * | 2007-03-28 | 2008-10-09 | Sumitomo Electric Ind Ltd | 放熱用材料及びその製造方法 |
WO2009146832A1 (de) * | 2008-05-30 | 2009-12-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Thermisch gespritzte ai2o3-schichten mit einem hohen korundgehalt ohne eigenschaftsmindernde zusätze und verfahren zu ihrer herstellung |
JP2011054607A (ja) * | 2009-08-31 | 2011-03-17 | Denso Corp | 樹脂封止型半導体装置およびその製造方法 |
-
2013
- 2013-11-01 JP JP2013228658A patent/JP2014030059A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003212598A (ja) * | 2001-11-13 | 2003-07-30 | Tosoh Corp | 石英ガラス部品及びセラミック部品並びにそれらの製造方法 |
JP2005123219A (ja) * | 2003-10-14 | 2005-05-12 | Nissan Motor Co Ltd | 半導体装置 |
JP2008244193A (ja) * | 2007-03-28 | 2008-10-09 | Sumitomo Electric Ind Ltd | 放熱用材料及びその製造方法 |
WO2009146832A1 (de) * | 2008-05-30 | 2009-12-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Thermisch gespritzte ai2o3-schichten mit einem hohen korundgehalt ohne eigenschaftsmindernde zusätze und verfahren zu ihrer herstellung |
JP2011054607A (ja) * | 2009-08-31 | 2011-03-17 | Denso Corp | 樹脂封止型半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109698172A (zh) * | 2017-10-24 | 2019-04-30 | 株式会社自动网络技术研究所 | 电路结构体及电路结构体的制造方法 |
CN114457300A (zh) * | 2022-02-10 | 2022-05-10 | 重庆臻宝实业有限公司 | 一种具有交叉回路下部电极的制备工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10510640B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9520377B2 (en) | Semiconductor device package including bonding layer having Ag3Sn | |
CN109585392A (zh) | 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件 | |
WO2016152258A1 (ja) | 半導体装置 | |
US7682875B2 (en) | Method for fabricating a module including a sintered joint | |
US10490491B2 (en) | Semiconductor device | |
EP3276657B1 (en) | Cooler, power semiconductor module arrangement having a cooler, and method for producing the same | |
KR100352993B1 (ko) | 복합재료 및 그 용도 | |
JP5246143B2 (ja) | 半導体モジュールおよびその製造方法ならびに電気機器 | |
US9385107B2 (en) | Multichip device including a substrate | |
JP2003124400A (ja) | 半導体パワーモジュールおよびその製造方法 | |
JP5954374B2 (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
KR20180016307A (ko) | 다이 부착 방법 및 그러한 방법에 기초하여 제조된 반도체 디바이스 | |
JP2007305772A (ja) | 半導体装置および半導体装置の製造方法 | |
US9439279B2 (en) | Ceramic circuit board and electronic device | |
US20170062241A1 (en) | Method for Soldering an Insulating Substrate onto a Carrier | |
CN107527827B (zh) | 通过无焊剂焊接制造的半导体器件 | |
JP5630375B2 (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
KR20200135378A (ko) | 전자 부품 실장 모듈 | |
JP2016143846A (ja) | 半導体装置 | |
JP2014030059A (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
US9941235B2 (en) | Power module substrate with Ag underlayer and power module | |
JP2021114537A (ja) | 半導体装置 | |
JP7135293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5316397B2 (ja) | 配線基板およびその製造方法ならびに半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151020 |