CN107393882A - 基于三层dbc基板的碳化硅器件封装结构及制造方法 - Google Patents
基于三层dbc基板的碳化硅器件封装结构及制造方法 Download PDFInfo
- Publication number
- CN107393882A CN107393882A CN201710480698.5A CN201710480698A CN107393882A CN 107393882 A CN107393882 A CN 107393882A CN 201710480698 A CN201710480698 A CN 201710480698A CN 107393882 A CN107393882 A CN 107393882A
- Authority
- CN
- China
- Prior art keywords
- layers
- dbc substrates
- dbc
- copper
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 144
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 45
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000013461 design Methods 0.000 claims abstract description 19
- 239000000945 filler Substances 0.000 claims abstract description 5
- 239000010949 copper Substances 0.000 claims description 80
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 74
- 229910052802 copper Inorganic materials 0.000 claims description 74
- 238000005538 encapsulation Methods 0.000 claims description 17
- 239000000919 ceramic Substances 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 8
- 238000007650 screen-printing Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000002320 enamel (paints) Substances 0.000 claims 1
- 238000006263 metalation reaction Methods 0.000 claims 1
- 238000012856 packing Methods 0.000 abstract description 7
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- 239000002994 raw material Substances 0.000 abstract description 4
- 238000000605 extraction Methods 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 1
- 239000004035 construction material Substances 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 8
- 229910017083 AlN Inorganic materials 0.000 description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- -1 0.3mm/0.635mm/0.3mm Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010946 fine silver Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000006259 organic additive Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种基于三层DBC基板的碳化硅功率器件封装结构及制造方法，该封装结构包含三层图形化的DBC基板形成上中下结构，两层纳米银焊膏，纵向碳化硅功率芯片及耐高温填料；通过DBC基板的图形化及纳米银焊膏的连接实现芯片电极无引线引出，增加了互连面积，缩短了连接距离，减小了附加电阻及电感，且引出电极在不同平面，DBC图形设计使得中间层的厚度不影响绝缘性能；同时，本封装结构的中间层作为散热通道，可将上层DBC的热量传导到下层DBC，增加了散热渠道，不增加散热板的情况下，芯片产生的热量也可通过上下两面散失；与其他封装形式相比，本发明结构简单，原材料充足，可操作性强，且具有较普遍的适用性。
Description
技术领域
本发明涉及半导体功率器件封装领域，尤其涉及一种基于三层DBC基板的碳化硅器件封装结构及制造方法。
背景技术
随着电子行业的不断发展，对于电子器件的性能要求不断增加，器件功率以及器件功率密度的提升成为必然趋势，随着第三代半导体材料在半导体器件领域的不断研究，随之而来的便是功率器件的封装问题。对于碳化硅器件而言，由于碳化硅材料自身的优越性，具有击穿电场强度高、热稳定性好且载流子饱和漂移速度高等优点，其对应的器件有着耐高温，其最高工作温度可达600℃，且高温环境下稳定性高等优点。目前，高温高压条件下的封装还很缺乏，普通塑封的工作温度一般不超过180℃，普通的塑料封装已不能完全能发挥碳化硅功率器件的优越性，封装便成了限制碳化硅功率器件普及的一个重要因素。
根据现有的对于高温封装的研究调研发现，对于高温封装材料的选择一般金属或陶瓷，由于可用的金属材料的价格昂贵且制作困难，暂时不作为研究重点，近年来由于陶瓷材料工艺的不断发展，其制作形式更加灵活，且成本不断下降，又由于陶瓷材料本身的优良特性，其便成为了作为高温封装材料的不二选择。因此，陶瓷材料的高温封装的研究兼具了可行性及重要性。
器件封装的实现不仅有封装材料的选择，更离不开封装结构的设计及封装工艺的实现。对于高温器件的封装，由于封装技术及封装材料灵活性的限制，多数采用引线键合实现电极与基板的互连，不仅增加了封装尺寸及附加电阻，同时还降低了封装可靠性，并且随着功率器件的发展封装的散热也将逐步被重视，目前的单个方向的散热限制了封装温度的进一步提升，现多数模块采用以直接覆铜基板为基底，通过引线键合与外接端子实现互连，虽然一定程度上增加了散热途径，提升了可靠性，但由于引线的存在必然带来较大的附加电感及电阻，且单面的散热也限制了封装散热能力的进一步提升，较大的寄生参数以及过高的芯片结温会带来一系列的可靠性问题，因此有必要进行封装结构及封装方法的优化。
发明内容
本发明为了实现高温环境下封装，改进并简化封装工艺，而提出基于三层DBC基板的碳化硅器件封装结构及其制造方法，该碳化硅功率器件的封装方法可以实现无引线互连、多渠道散热的封装，可降低附加电阻及电感，增强器件可靠性及稳定性，增加器件工作寿命，同时降低成本，简化封装工艺。
为达到上述目的，本发明采用如下技术方案：
基于三层DBC基板的碳化硅器件封装结构，包括三层图形化的DBC基板和封装在DBC基板之间的碳化硅功率芯片，所述三层图形化的DBC基板包括顶层DBC基板、底层DBC基板和中间层DBC基板，其特征在于：
所述顶层DBC基板从上至下包括顶层DBC基板上铜层、顶层DBC基板陶瓷层和顶层DBC基板下铜层；所述底层DBC基板从上至下包括底层DBC基板上铜层、底层DBC基板陶瓷层和底层DBC基板下铜层；所述顶层DBC基板下铜层、底层DBC基板上铜层均为图形化铜层；
所述中间层DBC基板从上至下包括中间层DBC基板上铜层、中间层DBC基板陶瓷层和中间层DBC基板下铜层；所述中间层DBC基板上铜层、中间层DBC基板下铜层均为图形化铜层；
所述底层DBC基板上铜层的图形化设计包括至少间隔开的两部分，一部分为芯片贴装区域，该部分芯片贴装区域上设置有芯片背面电极和芯片背面电极连接端，其他部分为中间层DBC基板的贴装区域；
所述顶层DBC基板下铜层的图形化设计包含芯片正面电极、芯片正面电极连接端；
所述中间层DBC基板上铜层的图形设计包含芯片支撑区域及芯片正面电极引出端；所述中间层DBC基板下铜层的图形设计与中间层DBC基板上铜层的图形设计尽量相同，包括芯片背面电极引出端；
所述碳化硅功率芯片为纵向结构芯片，碳化硅功率芯片与底层DBC基板上铜层、顶层DBC基板下铜层之间通过纳米银焊膏连接；
所述碳化硅功率芯片与底层DBC基板上铜层、顶层DBC基板下铜层、与中间层DBC基板之间的间隔区域均填充有耐高温填料。
所述碳化硅功率芯片的上下两面均有电极，即正面电极和背面电极，电极表面均镀银。
优选的，所述DBC基板的材料相同，均可采用氧化铝，或氮化铝等。所述顶层DBC基板与底层DBC基板的厚度均大于中间层DBC基板，可以选用选基板中较厚的，中间层DBC基板的厚度与碳化硅功率芯片的厚度相同；所述DBC基板的所有铜层的表面镀镍金，防止铜层表面氧化，增加稳定性。
所述中间层DBC基板可以设计为中空结构，碳化硅功率芯片位于中空结构的中空位置。
优选的，所述纳米银焊膏为丝网印刷焊料，300℃以下温度实现粘接，一次焊接成型，纳米银焊膏焊后耐温可达900℃。
通过上述结构设计，所述中间层DBC基板的结构及图形设计可以使得电极与对应的引出端位置隔开，防止上下电极通过中间层DBC基板击穿，实现了结构支撑、电路连接及辅助散热的作用，形成散热通道，可将上层基板的热量传导至下层DBC基板。
所述基于三层DBC基板的碳化硅功率器件的封装方法，步骤如下：
（1）原材料准备，碳化硅功率芯片表面金属化镀金，形成互连电极，DBC基板的铜层表面金属化镀镍金；
（2）碳化硅功率芯片位于底层DBC基板上铜层的芯片贴装区域上，中间层DBC基板位于底层DBC基板上铜层的相应贴装区域上，通过丝网印刷技术在底层DBC基板及中间层DBC基板印制纳米银焊膏，纳米银焊膏的印制厚度与面积通过印刷模具控制，一般情况下，焊膏面积与被焊接面的面积相同，施加一定压力，经过回流炉真空环境中，采用阶梯式加热工艺，实现一次焊接；
（3）完成一次焊接后，对碳化硅功率芯片与三层DBC基板之间的间隔空隙填充耐高温填料，比如耐高温绝缘胶；
（4）封装完成。
上述方案提供的基于三层DBC基板的碳化硅功率器件封装方法，在传统封装工艺的基础上，增加了二块图形化的DBC陶瓷基板和多层纳米银焊膏，通过纳米银焊膏连接芯片与图形化的DBC基板，仅通过一次加热工艺，实现了无引线的芯片电极引出，且中间层DBC基板厚度虽薄但对封装绝缘性能无影响，同时还可作为散热通道，将上层热量传递至底层，增强了封装体的散热能力。
本发明中提供的封装方法既保证了芯片电极的有效引出，改善了传统的引线键合连接带来的问题，缩短了互连距离，增加了接触面积，且不改变甚至增强了封装体的绝缘性能，同时增加了散热途径，陶瓷的热导率较高，能有效的将热量带出，本发明的封装结构中中间层DBC基板作为散热渠道，将上层产生的热量传递至下层进而散失，增强了芯片的使用寿命，提高了器件的可靠性。并且采用纳米银焊膏实现互连，简化了加工工艺。
另外，本发明中所用DBC基板的原材料相同，极大的减小了材料间的热膨胀系数不匹配的程度，同时上下几乎对称的结构，减小了受力不均引起失效的几率，进一步增加了器件的可靠性。
附图说明
图1是本发明实施例中的功率器件封装结构的剖面示意图。
图2是本发明实施例中的功率器件封装的俯视结构示意图。
图3是本发明实施例中的各层DBC基板图形设计结构示意图。
图4是本发明实施例中的封装结构的散热路径示意图。
图5是本发明实施例中的三极器件封装结构示意图。
图6是本发明实施例中的多芯片模块封装结构示意图。
图7是本发明实施例中的多芯片堆叠封装结构示意图。
所有附图中，附图标记为：1-顶层DBC基板，1.1-顶层DBC基板上铜层，1.2-顶层DBC基板陶瓷层，1.3-顶层DBC基板有图形铜层；2-芯片上层焊接面；3-芯片下层焊接面；4-底层DBC基板，4.1-底层DBC基板上铜层，4.2-底层DBC基板陶瓷层，4.3-底层DBC基板下铜层；5-中间层DBC基板，5.1-中间层DBC基板下铜层，5.2-中间层DBC基板陶瓷层，5.3-中间层DBC基板上铜层；6-碳化硅功率芯片；7-填充材料。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清除、完整的描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种基于三层DBC基板的碳化硅功率器件的封装结构及制造方法，如图1所示，封装体包括：三层图形化的DBC基板1、4、5、封装在三层DBC基板间的纵向碳化硅功率器件6、纳米银焊膏2和3、耐高温填料7；封装外壳，以及外部引脚。
本发明的实施步骤如下：
（1）原材料准备：
a)碳化硅功率二极管6，纵向结构芯片，即芯片正面与背面均有电极，芯片电极表面镀薄层银，防氧化增加稳定性同时增加焊接性；
b)底层DBC基板4，Cu/AlN/Cu，0.3mm/0.635mm/0.3mm，铜层表面镀镍金，防止铜层表面氧化，增加稳定性，设计图形如图3（a）所示，中间位置为贴片位置，周边位置为与中间层基板连接区域；因为氮化铝与碳化硅热膨胀系数更接近，且导热系数更高，所以本实施例选用氮化铝直接覆铜基板；
c)中间层DBC基板5，Cu/AlN/Cu，厚度与芯片厚度相同，铜层表面镀镍金，防止铜层表面氧化，增加稳定性，设计图形如图3（b）所示，上下两面相同，中间为空，其设计尺寸与底板对应，留出芯片位置；
d)上层DBC基板1，Cu/AlN/Cu，0.3mm/0.635mm/0.3mm，铜层表面镀镍金，防止铜层表面氧化，增加稳定性，图形设计如图3（c）所示，包含芯片连接区域及支撑区域；
e)纳米银焊膏，纳米银焊膏是纳米级的银颗粒与有机添加剂等混合而成的膏状粘接剂，相较于传统的贴片材料，纳米银焊膏连接强度可达60兆帕，其电阻率较低约为纯银的6倍，且其贴片工艺简单，采用丝网印刷技术印制焊膏，300℃以下温度实现粘接；
f)真空回流炉。
（2）通过丝网印刷技术在底层DBC基板5及上层DBC基板1按芯片尺寸及焊接面面积印制纳米银焊膏，焊膏的印制厚度与面积通过印刷模具控制，一般情况下，焊膏面积与被焊接面的面积相同；
（3）按顺序放置各层并固定，施加一定压力，经过回流炉真空环境中，采用阶梯式加热工艺，实现一次焊接；
（4）完成一次焊接后，对芯片与基板空隙填充耐高温绝缘胶；
（5）封装完成。
上述方法步骤中只需要改变芯片与对应的DBC基板的图形设计，便可实现三极管、多芯片模块以及多芯片堆叠的封装，分别如图5、图6、图7所示。可见该方法具有普遍适用性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (7)
1.基于三层DBC基板的碳化硅器件封装结构，包括三层图形化的DBC基板和封装在DBC基板之间的碳化硅功率芯片（6），所述三层图形化的DBC基板包括顶层DBC基板（1）、底层DBC基板（4）和中间层DBC基板（5），其特征在于：
所述顶层DBC基板（1）从上至下包括顶层DBC基板上铜层（1.1）、顶层DBC基板陶瓷层（1.2）和顶层DBC基板下铜层（1.3）；所述底层DBC基板（4）从上至下包括底层DBC基板上铜层（4.1）、底层DBC基板陶瓷层（4.2）和底层DBC基板下铜层（4.3）；所述顶层DBC基板下铜层（1.3）、底层DBC基板上铜层（4.1）均为图形化铜层；
所述中间层DBC基板（5）从上至下包括中间层DBC基板上铜层（5.3）、中间层DBC基板陶瓷层（5.2）和中间层DBC基板下铜层（5.1）；所述中间层DBC基板上铜层（5.3）、中间层DBC基板下铜层（5.1）均为图形化铜层；
所述底层DBC基板上铜层（4.1）的图形化设计包括至少间隔开的两部分，一部分为芯片贴装区域，该部分芯片贴装区域上设置有芯片背面电极和芯片背面电极连接端，其他部分为中间层DBC基板（5）的贴装区域；
所述顶层DBC基板下铜层（1.3）的图形化设计包含芯片正面电极、芯片正面电极连接端；
所述中间层DBC基板上铜层（5.3）的图形设计包含支撑区域及芯片正面电极引出端；所述中间层DBC基板下铜层（5.1）的图形设计包括支撑区域及芯片背面电极引出端；
所述碳化硅功率芯片（6）为纵向结构芯片，碳化硅功率芯片（6）、底层DBC基板上铜层、顶层DBC基板下铜层之间通过纳米银焊膏（2，3）连接；
所述碳化硅功率芯片（6）与底层DBC基板上铜层（4.1）、顶层DBC基板下铜层（1.3）、与中间层DBC基板（5）之间的间隔区域均填充有耐高温填料（7）。
2.根据权利要求1所述的基于三层DBC基板的碳化硅器件封装结构，其特征在于：所述碳化硅功率芯片（6）的上下两面均有电极，即正面电极和背面电极，电极表面均镀银。
3.根据权利要求1所述的基于三层DBC基板的碳化硅器件封装结构，其特征在于：所述顶层DBC基板（1）、底层DBC基板（4）和中间层DBC基板（5）的材料相同，均采用氧化铝，或氮化铝。
4.根据权利要求1或3所述的基于三层DBC基板的碳化硅器件封装结构，其特征在于：所述顶层DBC基板（1）与底层的DBC基板（4）的厚度均大于中间层DBC基板，中间层DBC基板（5）厚度与碳化硅功率芯片（6）厚度相同；所述DBC基板的所有铜层的表面镀镍金。
5.根据权利要求1所述的基于三层DBC基板的碳化硅器件封装结构，其特征在于：所述中间层DBC基板（5）设计为中空结构，碳化硅功率芯片（6）位于中空结构的中空位置。
6.根据权利要求1所述的基于三层DBC基板的碳化硅器件封装结构，其特征在于：所述纳米银焊膏（2，3）为丝网印刷焊料，300℃以下温度回流实现粘接，一次焊接成型。
7.制造权利要求1-6任意一项所述的基于三层DBC基板的碳化硅器件封装结构的封装方法，其特征在于步骤如下：
（1）将碳化硅功率芯片（6）的电极表面镀银；
（2）将三层DBC基板的顶层DBC基板下铜层（1.3）、底层DBC基板上铜层（4.1）、中间层DBC基板上铜层（5.3）、中间层DBC基板下铜层（5.1）进行图形化，并且进行表面金属化镀镍金；
（3）通过丝网印刷技术在底层DBC基板（4）及中间层DBC基板（5）印制纳米银焊膏，纳米银焊膏的印制厚度与面积通过印刷模具控制，焊膏面积与被焊接面的面积相同；
（4）将顶层DBC基板上铜层（1.1）、顶层DBC基板陶瓷层（1.2）和顶层DBC基板下铜层（1.3）从上至下依次放置；将底层DBC基板上铜层（4.1）、底层DBC基板陶瓷层（4.2）和底层DBC基板下铜层（4.3）从上至下依次放置；所述顶层DBC基板下铜层（1.3）、底层DBC基板上铜层（4.1）均为图形化铜层；将中间层DBC基板上铜层（5.3）、中间层DBC基板陶瓷层（5.2）和中间层DBC基板下铜层（5.1）从上至下依次放置；将碳化硅功率芯片（6）放置于底层DBC基板上铜层（4.1）的芯片贴装区域上，中间层DBC基板（5）放置于底层DBC基板上铜层（4.1）的相应贴装区域上；放置好后，固定；
（5）经过回流炉真空环境中，采用阶梯式加热工艺，实现一次焊接；
（6）完成一次焊接后，对碳化硅功率芯片（6）与三层DBC基板之间的间隔空隙填充耐高温填料（7）；
（7）封装完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710480698.5A CN107393882B (zh) | 2017-06-22 | 2017-06-22 | 基于三层dbc基板的碳化硅器件封装结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710480698.5A CN107393882B (zh) | 2017-06-22 | 2017-06-22 | 基于三层dbc基板的碳化硅器件封装结构及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393882A true CN107393882A (zh) | 2017-11-24 |
| CN107393882B CN107393882B (zh) | 2019-06-25 |
Family
ID=60333562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710480698.5A Active CN107393882B (zh) | 2017-06-22 | 2017-06-22 | 基于三层dbc基板的碳化硅器件封装结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107393882B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491857A (zh) * | 2019-09-18 | 2019-11-22 | 深圳爱仕特科技有限公司 | 一种适用于高压功率器件模块封装的dbc结构 |
| CN110676232A (zh) * | 2019-08-30 | 2020-01-10 | 华为技术有限公司 | 一种半导体器件封装结构及其制作方法、一种电子设备 |
| CN110783283A (zh) * | 2018-07-25 | 2020-02-11 | 英飞凌科技股份有限公司 | 具有对称布置的功率连接端的半导体封装及其制造方法 |
| CN113140472A (zh) * | 2020-01-20 | 2021-07-20 | 北京新能源汽车股份有限公司 | 冷却功率模块的制作工艺 |
| CN114724960A (zh) * | 2022-04-08 | 2022-07-08 | 淄博美林电子有限公司 | 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004050792A1 (de) * | 2004-10-19 | 2006-04-20 | Robert Bosch Gmbh | Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls |
| GB2485087A (en) * | 2006-08-30 | 2012-05-02 | Denso Corp | Power electronic package |
| CN104409423A (zh) * | 2014-10-15 | 2015-03-11 | 香港应用科技研究院有限公司 | 具有提供多层压缩力的防分层结构的塑封器件 |
| CN106486431A (zh) * | 2015-09-02 | 2017-03-08 | 意法半导体股份有限公司 | 具有增强的热耗散的电子功率模块及其制造方法 |
| US20170162481A1 (en) * | 2014-11-06 | 2017-06-08 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
-
2017
- 2017-06-22 CN CN201710480698.5A patent/CN107393882B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004050792A1 (de) * | 2004-10-19 | 2006-04-20 | Robert Bosch Gmbh | Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls |
| GB2485087A (en) * | 2006-08-30 | 2012-05-02 | Denso Corp | Power electronic package |
| CN104409423A (zh) * | 2014-10-15 | 2015-03-11 | 香港应用科技研究院有限公司 | 具有提供多层压缩力的防分层结构的塑封器件 |
| US20170162481A1 (en) * | 2014-11-06 | 2017-06-08 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
| CN106486431A (zh) * | 2015-09-02 | 2017-03-08 | 意法半导体股份有限公司 | 具有增强的热耗散的电子功率模块及其制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783283A (zh) * | 2018-07-25 | 2020-02-11 | 英飞凌科技股份有限公司 | 具有对称布置的功率连接端的半导体封装及其制造方法 |
| CN110783283B (zh) * | 2018-07-25 | 2024-03-01 | 英飞凌科技股份有限公司 | 具有对称布置的功率连接端的半导体封装及其制造方法 |
| CN110676232A (zh) * | 2019-08-30 | 2020-01-10 | 华为技术有限公司 | 一种半导体器件封装结构及其制作方法、一种电子设备 |
| CN110676232B (zh) * | 2019-08-30 | 2022-05-24 | 华为技术有限公司 | 一种半导体器件封装结构及其制作方法、一种电子设备 |
| CN110491857A (zh) * | 2019-09-18 | 2019-11-22 | 深圳爱仕特科技有限公司 | 一种适用于高压功率器件模块封装的dbc结构 |
| CN113140472A (zh) * | 2020-01-20 | 2021-07-20 | 北京新能源汽车股份有限公司 | 冷却功率模块的制作工艺 |
| CN114724960A (zh) * | 2022-04-08 | 2022-07-08 | 淄博美林电子有限公司 | 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构 |
| CN114724960B (zh) * | 2022-04-08 | 2023-03-24 | 淄博美林电子有限公司 | 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107393882B (zh) | 2019-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107393882B (zh) | 基于三层dbc基板的碳化硅器件封装结构及制造方法 | |
| CN108133915B (zh) | 功率器件内置且双面散热的功率模组及其制备方法 | |
| WO2016152258A1 (ja) | 半導体装置 | |
| CN101378051A (zh) | 半导体器件及其制造方法 | |
| CN108550566A (zh) | 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法 | |
| JP6084367B2 (ja) | 半導体装置 | |
| CN114743947B (zh) | 基于to形式的功率器件封装结构及封装方法 | |
| JP2003124400A (ja) | 半導体パワーモジュールおよびその製造方法 | |
| WO2023142487A1 (zh) | 封装模组及其制备方法、电子设备 | |
| CN117153798B (zh) | 一种功率模块的封装结构 | |
| KR102244279B1 (ko) | 반도체 패키지 | |
| CN113838821A (zh) | 一种用于SiC平面封装结构的散热件及其制备方法 | |
| JP3793562B2 (ja) | セラミック回路基板 | |
| CN207338428U (zh) | 一种陶瓷基板的封装结构 | |
| CN111799251B (zh) | 采用多芯片堆叠结构的功率分立器件及其制备方法 | |
| CN212587507U (zh) | 采用多芯片堆叠结构的功率分立器件 | |
| JP3818310B2 (ja) | 多層基板 | |
| CN203491305U (zh) | 电子元件 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN206639791U (zh) | 芯片封装器件 | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| CN217933787U (zh) | 一种大功率整流器件 | |
| JP2014053406A (ja) | 半導体装置およびその製造方法 | |
| CN219998213U (zh) | 功率半导体模块 | |
| CN217983321U (zh) | 一种双面散热的半导体芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |