CN114724960B - 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构 - Google Patents

基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构 Download PDF

Info

Publication number
CN114724960B
CN114724960B CN202210365710.9A CN202210365710A CN114724960B CN 114724960 B CN114724960 B CN 114724960B CN 202210365710 A CN202210365710 A CN 202210365710A CN 114724960 B CN114724960 B CN 114724960B
Authority
CN
China
Prior art keywords
copper substrate
silicon carbide
composite copper
metal base
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210365710.9A
Other languages
English (en)
Other versions
CN114724960A (zh
Inventor
戴永民
周金桃
李安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZIBO MICRO COMMERCIAL COMPONENTS CORP
Original Assignee
ZIBO MICRO COMMERCIAL COMPONENTS CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZIBO MICRO COMMERCIAL COMPONENTS CORP filed Critical ZIBO MICRO COMMERCIAL COMPONENTS CORP
Priority to CN202210365710.9A priority Critical patent/CN114724960B/zh
Publication of CN114724960A publication Critical patent/CN114724960A/zh
Application granted granted Critical
Publication of CN114724960B publication Critical patent/CN114724960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种基于复合铜基板结构的功率模块的封装工艺及其复合铜基板结构，属于半导体器件制造领域。复合铜基板包括从下到上依次设置的铜基板、绝缘层和金属基层，铜基板、绝缘层和金属基层通过高导热胶粘结压合为一体，金属基层的上表面设置有激光蚀刻的电路结构块，封装工艺为在复合铜基板的电路结构块上均匀涂抹焊膏，将碳化硅芯片通过焊膏焊接在金属基层的电路结构块上，然后将碳化硅芯片的电极与电路结构块通过铝线键合，最后进行塑封成型。本发明简化了工艺流程，提高了生产效率，降低了生产成本，提高了产品的散热性能。

Description

基于复合铜基板结构功率模块的封装工艺及其复合铜基板 结构
技术领域
本发明涉及一种基于复合铜基板结构的功率模块的封装工艺及其复合铜基板结构，属于半导体器件制造领域。
背景技术
传统的功率模块的封装工艺，如图3、图4所示，是先将芯片通过焊膏焊接到陶瓷覆铜板(DBC)上，再将陶瓷覆铜板(DBC)通过焊膏焊接到铜基板上，该功率模块的封装工艺流程依次包括：芯片切割、丝网印刷、固晶至DBC、低温烧结、铝线键合、DBC焊接至铜基板、塑封成型，该封装工艺不但生产工艺流程复杂，生产成本高，而且应用时热阻大，模块散热不佳。
发明内容
根据以上现有技术中的不足，本发明要解决的问题是：提供一种结构简单，设计合理，耐高温，可靠性高、能耗小，能够减少生产工序，简化工艺流程，降低生产成本，提高生产效率，降低热阻，提高散热效率的基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构。
本发明解决其技术问题所采用的技术方案是：
所述的基于复合铜基板结构功率模块的封装工艺，包括以下步骤：
(1)将铜基板、绝缘层和金属基层通过高导热胶粘结压合为一体，并在金属基层的上部通过激光蚀刻出电路结构块；
(2)将焊膏均匀刷在复合铜基板的金属基层的电路结构块上，得到焊膏焊接层；
(3)将碳化硅芯片放置到复合铜基板上部的焊膏焊接层上；
(4)将黏着碳化硅芯片的复合铜基板放入真空焊接炉冷却区中，抽真空到3mbar-10mbar时再充氮气，以3℃/s-10℃/s的速度升温至150℃-170℃后保温2min-3min；然后，再将其转移到加热区，加热区升温至180℃-190℃后保温1min-5min，再升温至220℃-280℃，抽真空充氮气至1bar-3bar保持1min-3min，最后再将其转移至冷却区，以1℃/s-5℃/s的速度进行冷却至100℃-150℃，完成碳化硅芯片和复合铜基板的焊接；
(5)将碳化硅芯片的电极和复合铜基板的金属基层上的电路结构块通过铝线键合；
(6)将完成铝线键合的模块通过塑封壳体进行密封，然后抽真空后将硅凝胶注入到塑封壳体内并烘烤固化，完成塑封成型。
所述的碳化硅芯片的处理工艺包括以下步骤：
(1)将整晶圆贴在UV膜上，UV膜粘度在5000mN～12000mN，使用激光切割机沿切割道位置划开碳化硅芯片，取出用纯水清洗碳化硅芯片表面并甩干；
(2)将带有UV膜的碳化硅芯片放置到UV光下进行照射，UV膜在光照之后粘度为900～1100mN；
(3)采用固晶机将碳化硅芯片从UV光照射过的UV膜上吸取并放置在复合铜基板的电路结构块的焊膏焊接层上。
所述的复合铜基板结构，包括从下到上依次设置的铜基板、绝缘层和金属基层，铜基板、绝缘层和金属基层通过高导热胶粘结压合为一体，金属基层的上表面设置有激光蚀刻的电路结构块。
复合铜基板结构省去了传统模块的DBC板，直接将铜基板、绝缘层和金属基层通过高导热胶粘结压合为一体，结构简单合理，不但能够减少焊接工艺流程，还能够降低热阻，提高散热效率，具有较强的实用性。
进一步的优选，铜基板的材质为铜板，绝缘层采用氧化铝和环氧树脂合成的陶瓷聚合物，金属基层的材质为铜箔，高导热胶采用氮化硼导热胶。铜基板与金属基层材质相同，能够提高传热速度，同时高导热胶有较高的传热系数，也进一步提高了传热能力。铜基板与金属基层热膨胀程度相近，材料受热不易变形，保证了产品的质量。
本发明所具有的有益效果是：
1、本发明所述的复合铜基板结构简单，设计合理，将铜基板、绝缘层和金属基层通过高导热胶粘结压合为一体，省略了传统模块中的DBC板，能够简化芯片焊接的流程，提高散热效率，降低热阻，在保证产品质量的情况下，减轻产品重量。同时将铜基板和金属基层设置为相同材质，传热速度快，且材料受热也不易变形。
2、本发明所述的功率模块的封装工艺省去了DBC焊接至铜基板的流程，直接将芯片焊接到金属基层即可，大大提高了生产效率，降低了生产成本，提高了产品的可靠性和耐高温性，具有较强的实用性。
附图说明
图1是本发明功率模块封装架构示意图；
图2是本发明复合铜基板的结构示意图；
图3是现有功率模块封装架构示意图；
图4是现有功率模块DBC示意图；
图中，1、铜基板；2、绝缘层；3、金属基层；4、焊膏焊接层；5、碳化硅芯片。
具体实施方式
下面结合附图对本发明的实施例做进一步描述：
所述的基于复合铜基板结构功率模块的封装工艺，包括以下步骤：
(1)将铜基板1、绝缘层2和金属基层3通过高导热胶粘结压合为一体，并在金属基层3的上部通过激光蚀刻出电路结构块；
(2)用丝网印刷机将焊膏均匀刷在复合铜基板的金属基层3的电路结构块上，得到焊膏焊接层4；
(3)将碳化硅芯片5放置到复合铜基板上部的焊膏焊接层4上；
(4)将黏着碳化硅芯片5的复合铜基板放入真空焊接炉冷却区中，抽真空到3mbar-10mbar时再充氮气，以3℃/s-10℃/s的速度升温至150℃-170℃后保温2min-3min；然后，再将其转移到加热区，加热区升温至180℃-190℃后保温1min-5min，再升温至220℃-280℃，抽真空充氮气至1bar-3bar保持1min-3min，最后再将其转移至冷却区，以1℃/s-5℃/s的速度进行冷却至100℃-150℃，完成碳化硅芯片5和复合铜基板的焊接；
(5)采用超声铝线键合工艺，将碳化硅芯片5的电极和复合铜基板的金属基层3上的电路结构块通过铝线键合；
(6)将完成铝线键合的模块通过塑封壳体进行密封，然后抽真空后将硅凝胶注入到塑封壳体内并烘烤固化，完成塑封成型。
所述的碳化硅芯片5的处理工艺包括以下步骤：
(1)将整晶圆贴在UV膜上，UV膜粘度在5000mN～12000mN，使用激光切割机沿切割道位置划开碳化硅芯片5，取出用纯水清洗碳化硅芯片5表面并甩干，方便芯片切割及清洗，不会出现芯片移位、碰伤情况。
(2)将带有UV膜的碳化硅芯片5放置到UV光下进行照射，UV膜在光照之后粘度为900～1100mN；固晶机吸取芯片容易，不易粘连残胶降低焊接良率，提高了封装可靠性。
(3)采用固晶机将碳化硅芯片5从UV光照射过的UV膜上吸取并放置在复合铜基板的电路结构块的焊膏焊接层4上。
如图1-2所示，本发明所述的复合铜基板结构，包括从下到上依次设置的铜基板1、绝缘层2和金属基层3，铜基板1、绝缘层2和金属基层3通过高导热胶粘结压合为一体，金属基层3的上表面设置有激光蚀刻的电路结构块。
所述的铜基板1的材质为铜板，绝缘层2采用氧化铝和环氧树脂合成的陶瓷聚合物，金属基层3的材质为铜箔，高导热胶采用氮化硼导热胶。
本发明结构简单，设计合理，耐高温，可靠性高、能耗小，不但能够减少生产工序，简化工艺流程，降低生产成本，还能够提高生产效率，降低热阻，提高散热效率，具有较强的实用性。
本发明并不仅限于上述具体实施方式，本领域普通技术人员在本发明的实质范围内做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (2)

1.一种基于复合铜基板结构功率模块的封装工艺，其特征在于：包括以下步骤：
(1)将铜基板(1)、绝缘层(2)和金属基层(3)通过高导热胶粘结压合为一体，并在金属基层(3)的上部通过激光蚀刻出电路结构块；
(2)将焊膏均匀刷在复合铜基板的金属基层(3)的电路结构块上，得到焊膏焊接层(4)；
(3)将碳化硅芯片(5)放置到复合铜基板上部的焊膏焊接层(4)上；
(4)将黏着碳化硅芯片(5)的复合铜基板放入真空焊接炉冷却区中，抽真空到3mbar-10mbar时再充氮气，以3℃/s-10℃/s的速度升温至150℃-170℃后保温2min-3min；然后，再将其转移到加热区，加热区升温至180℃-190℃后保温1min-5min，再升温至220℃-280℃，抽真空充氮气至1bar-3bar保持1min-3min，最后再将其转移至冷却区，以1℃/s-5℃/s的速度进行冷却至100℃-150℃，完成碳化硅芯片(5)和复合铜基板的焊接；
(5)将碳化硅芯片(5)的电极和复合铜基板的金属基层(3)上的电路结构块通过铝线键合；
(6)将完成铝线键合的模块通过塑封壳体进行密封，然后抽真空后将硅凝胶注入到塑封壳体内并烘烤固化，完成塑封成型。
2.根据权利要求1所述的基于复合铜基板结构功率模块的封装工艺，其特征在于：所述的碳化硅芯片(5)的处理工艺包括以下步骤：
(1)将整晶圆贴在UV膜上，UV膜粘度在5000mN～12000mN，使用激光切割机沿切割道位置划开碳化硅芯片(5)，取出用纯水清洗碳化硅芯片(5)表面并甩干；
(2)将带有UV膜的碳化硅芯片(5)放置到UV光下进行照射，UV膜在光照之后粘度为900～1100mN；
(3)采用固晶机将碳化硅芯片(5)从UV光照射过的UV膜上吸取并放置在复合铜基板的电路结构块的焊膏焊接层(4)上。
CN202210365710.9A 2022-04-08 2022-04-08 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构 Active CN114724960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210365710.9A CN114724960B (zh) 2022-04-08 2022-04-08 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210365710.9A CN114724960B (zh) 2022-04-08 2022-04-08 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构

Publications (2)

Publication Number Publication Date
CN114724960A CN114724960A (zh) 2022-07-08
CN114724960B true CN114724960B (zh) 2023-03-24

Family

ID=82241987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210365710.9A Active CN114724960B (zh) 2022-04-08 2022-04-08 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构

Country Status (1)

Country Link
CN (1) CN114724960B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116528458B (zh) * 2023-04-06 2023-10-20 深圳市基石新材料技术有限公司 具有散热结构的电路板模块及制造方法
CN116313858A (zh) * 2023-05-25 2023-06-23 赛晶亚太半导体科技(北京)有限公司 一种用于大功率igbt模块的无工装固定的焊接方法
CN117497426B (zh) * 2023-12-29 2024-03-26 广东巨风半导体有限公司 一种功率模块的封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393882A (zh) * 2017-06-22 2017-11-24 中国工程物理研究院电子工程研究所 基于三层dbc基板的碳化硅器件封装结构及制造方法
CN215935429U (zh) * 2021-10-13 2022-03-01 南京国阳电子有限公司 一种复合铜基板结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
CN104701277B (zh) * 2013-12-10 2017-12-05 江苏宏微科技股份有限公司 功率模块的封装结构
CN109427707B (zh) * 2017-08-31 2020-07-07 华中科技大学 一种功率器件的三维封装结构及封装方法
CN112289763A (zh) * 2020-06-12 2021-01-29 无锡利普思半导体有限公司 一种功率半导体模块
CN213635958U (zh) * 2020-08-03 2021-07-06 孙述平 复合封装结构及复合封装结构模块
CN214588824U (zh) * 2021-04-20 2021-11-02 成都赛力康电气有限公司 一种新型半导体器件封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393882A (zh) * 2017-06-22 2017-11-24 中国工程物理研究院电子工程研究所 基于三层dbc基板的碳化硅器件封装结构及制造方法
CN215935429U (zh) * 2021-10-13 2022-03-01 南京国阳电子有限公司 一种复合铜基板结构

Also Published As

Publication number Publication date
CN114724960A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN114724960B (zh) 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构
US20210074689A1 (en) Transfer carrier and manufacturing method thereof, and method for transferring light-emitting diode chip
CN105428266B (zh) 具有介质桥的芯片倒装共晶键合方法及获得的产物
CN104392942A (zh) 无压低温烧结纳米银焊膏封装大功率igbt器件的方法
CN107887368A (zh) 采用低温烧结纳米银的双面互连硅基igbt模块的方法
CN103531561A (zh) 芯片封装及其制造方法
TW201218317A (en) Method of multi-chip stacking for decreasing void between chips
CN105118790A (zh) 一种碳化硅二极管的耐高温封装框架制备方法
CN109256337A (zh) 一种周长毫米级元件共晶焊接装置及焊接方法
CN107393882A (zh) 基于三层dbc基板的碳化硅器件封装结构及制造方法
CN108461484B (zh) 一种igbt模块的封装结构及加工工艺
CN205428913U (zh) 一种功率半导体模块
CN207165544U (zh) 一种设有双面散热装置的功率模块
CN108493166B (zh) 一种功率半导体模块封装结构及封装方法
CN107591475B (zh) 大功率led器件及led芯片固晶方法
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN202034361U (zh) 一种半导体封装结构
CN110364488A (zh) 一种碳化硅功率模块低感封装结构及方法
CN102354688A (zh) 一种功率模块
CN102194707A (zh) 制造半导体结构的方法
CN213635958U (zh) 复合封装结构及复合封装结构模块
CN202394862U (zh) 一种功率模块
CN207977311U (zh) 高可靠性igbt模块的封装结构
CN109449125B (zh) 一种双排结构内绝缘型塑封半导体器件及其制造方法
CN105633041A (zh) 一种大功率可控硅封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant