CN102194707A - 制造半导体结构的方法 - Google Patents

制造半导体结构的方法 Download PDF

Info

Publication number
CN102194707A
CN102194707A CN2010101347980A CN201010134798A CN102194707A CN 102194707 A CN102194707 A CN 102194707A CN 2010101347980 A CN2010101347980 A CN 2010101347980A CN 201010134798 A CN201010134798 A CN 201010134798A CN 102194707 A CN102194707 A CN 102194707A
Authority
CN
China
Prior art keywords
substrate
layer
conductor layer
chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101347980A
Other languages
English (en)
Other versions
CN102194707B (zh
Inventor
沈更新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CN2010101347980A priority Critical patent/CN102194707B/zh
Publication of CN102194707A publication Critical patent/CN102194707A/zh
Application granted granted Critical
Publication of CN102194707B publication Critical patent/CN102194707B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种制造半导体结构的方法，包含：形成具有一封装阵列的一基板，封装阵列具有多个接垫及一保护层，接垫暴露于保护层之外；形成一热固性非导电层覆盖基板；部份固化热固性非导电层以形成一半固化非导电层；接合多个芯片至基板的封装阵列上，各芯片具有一有源面、多个焊垫及多个复合凸块，焊垫形成于有源面上，复合凸块形成于这些焊垫上，使各复合凸块电性连接各接垫；施压加热芯片及基板，使半固化非导电层黏结芯片及基板；预热一金属板上预先形成的一封胶材；覆盖封胶材于基板上的芯片；以及固化封胶材以完全覆盖基板上的芯片。本发明可减少金的使用以降低制造成本并提升半导体结构的传热效率以增加芯片运行的稳定度。

Description

制造半导体结构的方法
技术领域
本发明涉及一种半导体结构的制造方法；更具体而言，涉及一种半导体封装结构的制造方法。
背景技术
半导体封装工艺已广泛应用于电性连接一半导体芯片至一外部元件，并同时保护所述半导体芯片避免遭受外界环境的损害。但封装材料与工艺不但关乎生产成本且影响所封装芯片的运作效能。因此，封装结构及其材料选用变得十分重要。
传统上，一芯片电性连接且结合至一基材，此时芯片的各凸块分别电性连接至基材的各接垫。因为金具有良好导电性的优点，故传统的凸块通常均以金为主要材料。而且，于传统工艺中，于芯片设置于基材上之后，尚需以树脂模封所述芯片。
由于金价格昂贵且分别模封树脂于各芯片的工艺亦颇为复杂，故封装结构的制造成本因而提高，而且，树脂并非热传导的优良媒介，因此对于日后半导体芯片运行时所产生的散热效率有负面的影响，进而影响半导体芯片运行的稳定度。有鉴于此，如何降低封装结构的制造成本，同时可增进芯片运行的传热效率是目前业界引领期盼所欲解决的问题。
发明内容
本发明的主要目的在于提供一种半导体结构的制造方法，以复合凸块取代现有的金凸块，以减少金的使用，从而降低制造成本。
本发明的另一目的在于提供一种半导体结构的制造方法，以于用以封装此半导体结构的封胶材上形成金属板。藉此，提升半导体结构于日后运行时的传热效率。
为达成上述目的，本发明半导体结构的制造方法包含：(a)形成一封装阵列于一基板上，其中所述封装阵列具有多个接垫及一保护层，这些接垫暴露于所述保护层之外；(b)形成一热固性非导电层覆盖所述基板；(c)部份固化所述热固性非导电层以形成一半固化非导电层；(d)接合多个芯片至所述基板的所述封装阵列上，其中各所述芯片具有一有源面、多个焊垫及多个复合凸块，这些焊垫形成于所述有源面上，这些复合凸块形成于这些焊垫上，使各所述复合凸块电性连接各所述接垫；(e)施压加热这些芯片及所述基板，使所述半固化非导电层黏结这些芯片及所述基板；(f)预热一金属板上预先形成的一封胶材；(g)覆盖所述封胶材于所述基板上封装阵列内的这些芯片；以及(h)固化所述封胶材以完全覆盖所述基板上的这些芯片。
本发明相较于现有技术的有益技术效果是：本发明的半导体结构制造方法是以复合凸块取代传统以金为主要材料的凸块，因此，不但可以节省半导体封装的成本，而且，由于本发明半导体结构制造方法，将作为封胶材支撑层的金属板保留于半导体结构中，因此可协助传导半导体结构日后运行时所产生的热能，因此可大幅提升传热效率并增进半导体结构运行的稳定度。
附图说明
为让本发明的上述目的、技术特征、和优点能更明显易懂，下文将配合附图对本发明的较佳实施例进行详细说明，其中：
图1A是本发明一实施例中一半导体结构的示意图；
图1B是本发明一实施例中未封装前一半导体结构中基板、封装阵列及非导电层的示意图；
图1C是本发明一实施例中未封装前一半导体结构中芯片的示意图；
图1D是本发明一实施例中一半导体结构中封装阵列的示意图；以及
图2A至图2E是本发明一实施例中制造一半导体结构的示意图。
具体实施方式
请参考图1A，其显示本发明一半导体结构1的一实施例，本实施例的半导体结构1具体可为一覆晶球格阵列封装构造，此半导体结构1可进一步切割以形成多个集成电路，详如下述。请参阅图1A与图1B，半导体结构1包含一基板10、一封装阵列20、一非导电层30、多个芯片40、一封胶材50、一金属板60。其中，封装阵列20形成于基板10上，非导电层30覆盖基板10及封装阵列20，多个芯片40借助非导电层30黏结至基板10上的封装阵列20，封胶材50覆盖基板10上的这些芯片40，金属板60位于这些芯片40的封胶材50上。
具体而言，上述本发明实施例中的基板10可为下列基板其中之一：双顺丁烯二酸酰亚胺树脂(Bismaleimide-Triazine，BT)基板、玻璃环氧树脂(FR-4、FR-5)基板、聚酰亚胺(PI)基板，但并不以此为限。基板10包含多个锡球12，这些焊球12设置于与芯片40相对的基板10的一下表面，以作为覆晶球格阵列封装构造中用以传输信号的对外传输端。在本实施例中，所述些焊球12包含多个导热焊球121，以提高覆晶球格阵列封装构造的传热效率。
其次，基板10上的封装阵列20，以行、列数均等于或大于2的阵列方式排列(请参阅图1D)，每一封装阵列20包含一电路(图未示)、多个接垫22及具有防焊功能的一保护层24，其中这些接垫22暴露于保护层24之外，用以作为后续与多个芯片40电性连接之用。而且，为增强接垫22与芯片40间的导电性，可由镍、金或锡等金属材料所制成的一覆盖层(图未示)形成于接垫22上。另一方面，覆盖于基板10及封装阵列20上的非导电层30具有多个通孔32(请参阅图2C)，以暴露出这些接垫22。于本实施例中，此非导电层30是一非导电性膜(Non-conductive film，NCF)，或为一非导电胶(Non-conductive paste，NCP)等胶材，其形成于基板10与芯片40之间，用以后续芯片40覆晶接合于基板10时，可机械性稳固黏接与支撑覆晶芯片40，以避免芯片40的过度倾斜而导致芯片40与基板10间电性连接失败，并具有防止湿气渗透的功能。
于本实施例中，这些芯片40可为，例如，显示器驱动电路IC、影像传感器IC、存储IC、非存储IC、超高频或RF IC等，但并不以此为限。各芯片40借助非导电层30黏固于基板10的封装阵列20上，请合并参阅图1C，各芯片40包含一有源面42、多个焊垫44及多个复合凸块46。具体说，这些焊垫44形成于有源面42上，这些复合凸块46形成于这些焊垫44上，且各所述复合凸块46对应非导电层30上的各所述通孔32电性连接至各所述接垫22。
请续参阅图1C，图中显示芯片40中各复合凸块46包含一下金属层(underbump metal，UBM)461、一第一导体层462、一第二导体层463。其中，第一导体层462位于下金属层461上、第二导体层463位于第一导体层462上。下金属层461的材料可选自钛、钨、铜与其合金。第一导体层462的材料可选自由下列材料所组成的一群组：铜、镍、铝、锌及其组合。第二导体层463的材料是选自由下列材料所组成的一群组：金、铜、银、锡、锌、铟及其组合。
于较佳实施例中，上述复合凸块46还包含一覆盖导体层464，覆盖第二导体层463、第一导体层462以及下金属层461，覆盖导体层的材料可为金，但不以此为限。此外，复合凸块46亦可包含一阻障层465，位于第一导体层462与第二导体层463间，阻障层465的材料可为镍，但不以此为限。
需说明的是，前述所揭露的复合凸块46仅为一实施态样，如同此技术领域的通常知识者所能了解的，前述复合凸块46亦可为其它现有的凸块的结合而形成“复合”凸块结构，例如以一双层结线凸块(stud bump)等方式形成复合凸块46，以符合各种覆晶芯片与基板电性连接的不同需求，并可减少金的用量，节省制造成本。
请续参阅图1A，图中覆盖基板10上多个芯片40的封胶材50是一复合树脂层，其材料可选自诸如丙烯酸树脂、聚亚酰胺树脂、聚砜树脂等热塑性树脂，或选自诸如环氧树脂、酚醛树脂、三聚氰胺树脂、聚酯树脂等热固性树脂、或者其混合树脂。此外，本发明的一特征在于将原先工艺中作为封胶材50支撑用的金属板60保留于半导体结构1中，使得位于封胶材50上的金属板60主要可作为芯片40运行时协助散热之用，以提高覆晶球格阵列封装构造的传热效率。较佳地，为使封胶材50可稳固地与金属板60结合，金属板60具有多个开孔601(请参阅图2D)，使封胶材50预先形成于金属板60上时，封胶材50即可充填至这些开孔601中。这些开孔601可加以图案化，例如，金属板上的多个开孔601可排列为一网状、环状或其它态样。此外，为进一步强化金属板60与封胶材50间的结合，金属板60还可具有一接合面602。举例而言，接合面602可具有凸起结构603或凹入结构604规则或不规则地分布于接合面602上，或者以部分凸起结构603及部分凹入结构604的方式规则或不规则地分布于接合面602上(请参阅图2D)，借助凸起结构603及/或凹入结构604的设置，可增加金属板60与封胶材50间的接触表面积，从而更加稳固两者间的结合。此外，接合面602的部分凸起结构603更可进一步缩短金属板60与芯片40的距离，甚至可实体接触于芯片40的一上表面，增进传热效率的效果以及芯片运行的稳定度。
以下将详细说明有关本发明上述半导体结构1的制造方法的一实施例，请合并参阅上述说明、附图以及图2A至图2D。须说明的是，为简便说明起见，以下说明及附图仅以一覆晶芯片作为代表，说明上述半导体结构1的制造方法。
请参阅图2A，图中显示于基板10上形成封装阵列20。详细而言，于基板10上先后形成电路及多个接垫22后，再形成具有防焊功能的保护层24，接着，图案化所述保护层24，以暴露出这些接垫22，而于基板10上形成封装阵列20。较佳地，可于接垫22上进一步形成一覆盖层，其中所述覆盖层可由镍、金或锡等金属制成。
接着，请合并参阅图2B，图中显示施加一热固性非导电层至基板上并覆晶接合芯片至基板上，例如形成一非导电胶(NCP)301于基板10上，用以覆盖这些接垫22及部份保护层24。接着，部份固化所述热固性非导电层301以形成一半固化非导电层301。须强调的是，此半固化非导电胶301于常温下为固态或不具黏性，便于工序中搬运或叠置，有利于后续封装加工的便利性，另外亦可作为后续覆晶接合时支撑之用。随后，将芯片40覆晶接合至基板10的封装阵列20上，使芯片40的有源面42上的各复合凸块46可分别对应地电性连接至各所述接垫22。更具体而言，可利用施加超声波于芯片40上的方式，藉此使复合凸块46穿过非导电胶301而与接垫22电性连接。而且于此覆晶接合的过程中，是以摄氏-40～200度的温度进行加热，使芯片40与基板10间的半固化非导电胶301具有黏性，用以黏结芯片40至基板10上。后续，再施加一压力并以摄氏100～500度的温度热压合芯片40及基板10，以热固化非导电胶301，并使芯片40稳固地与基板10结合。
或者，请参阅图2C，图中显示施加另一种热固性非导电层至基板上并覆晶接合芯片至基板的实施态样，例如形成一非导电膜(NCF)302于基板10上，用以覆盖这些接垫22及部份保护层24。尤其是，此非导电膜302可先行图案化以形成多个通孔32后，再以印刷或黏贴方式形成于基板10上，因此，当此非导电膜302形成于基板10上时，将同时暴露出基板10上的这些接垫22。接着，使用紫外光照射方式或以摄氏40～200度的温度加热烘烤方式，部份固化非导电膜302，以形成一半固化的非导电层302。与前述相同，此半固化非导电膜302于常温下亦为固态或不具黏性，因此便于后续工序中搬运或彼此叠置，另外亦可作为后续覆晶接合时支撑之用。后续芯片40覆晶接合至基板10的封装阵列20上与前述实施态样相同，因此请参阅前述说明，在此不予赘述。
另，须说明的是，如图2B、图2C所示的芯片40，于芯片40上形成各复合凸块的步骤包含：形成一下金属层461于各所述焊垫44上。接着，形成一第一导体层462于下金属层461上。最后，再形成一第二导体层463于第一导体层462上。其中，构成下金属层461、第一导体层462、第二导体层463的导电材料可参阅前述内容。另外，较佳地，形成第一导体层461的步骤可包含以镍金属形成一阻障层465于第一导体层462及第二导体层463之间。而形成第二导体层463之后，还可以金为材料形成一覆盖导体层464，覆盖第二导体层463、第一导体层462以及下金属层461。如同此技术领域的通常知识者于了解前述说明后，亦可应用现有的其余复合凸块的工艺于本发明中，因此不予赘述。
请继续参阅图2D，其显示提供一金属板60，所述金属板60上预先涂覆一封胶材50，此封胶材50是一复合树脂层。接着，利用一预热装置(图未示)加热此金属板60以及其上的封胶材50，以软化其上的复合树脂层，再将封胶材50覆盖于基板10上的芯片40，使芯片40埋覆于复合树脂层内。较佳地，以摄氏约100～250度加热并施加一压力约数分钟至数小时，以固化封胶材50。最后，再进行焊球12植入以及切割基板10等步骤，以形成多个集成电路。须说明的是，金属板60的表面可进一步具有图案化开孔，所述图案化开孔可为网状开孔，其等距地分布于所述金属板60的表面，同时，所述图案化开孔也可为其它态样，如多个环状开孔或其它不规则形状。如图2E所绘示，当金属板60具有图案化的辐射状开孔601时，在预热封胶材50之际，封胶材50虽转换为一软化状，但其软化的程度仍未达自开孔溢流的状态。并且，借助接合面602的设置，强化封胶材50与金属板60间的结合。然而，若为有效确保封胶材不致发生不当溢流的问题，于金属板60的一相对侧可设置一薄膜(图未示)，以阻挡封胶材由开孔溢出，后续，当封胶材50与芯片40结合后，可选择性地保留或移除金属板上的所述薄膜。
综上，本发明所揭露的半导体结构制造方法是以复合凸块取代传统以金为主要材料的凸块，因此，不但可以节省半导体封装的成本，而且，由于本发明半导体结构制造方法，将作为封胶材支撑层的金属板保留于半导体结构中，因此可协助传导半导体结构日后运行时所产生的热能，因此可大幅提升传热效率并增进半导体结构运行的稳定度。
上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以申请专利范围为准。

Claims (12)

1.一种制造半导体结构的方法，其特征在于，包含下列步骤：
(a)形成具有一封装阵列的一基板，其中所述封装阵列具有多个接垫及一保护层，这些接垫暴露于所述保护层之外；
(b)形成一热固性非导电层覆盖所述基板；
(c)部份固化所述热固性非导电层以形成一半固化非导电层；
(d)接合多个芯片至所述基板的所述封装阵列上，其中各所述芯片具有一有源面、多个焊垫及多个复合凸块，这些焊垫形成于所述有源面上，这些复合凸块形成于这些焊垫上，使各所述复合凸块电性连接各所述接垫；
(e)施压加热这些芯片及所述基板，使所述半固化非导电层黏结这些芯片及所述基板；
(f)预热一金属板上预先形成的一封胶材；
(g)覆盖所述封胶材于所述基板上的这些芯片；以及
(h)固化所述封胶材以完全覆盖所述基板上的这些芯片。
2.根据权利要求1所述的方法，其特征在于，所述(c)步骤中的部份固化可使用紫外光照射方式或加热烘烤方式。
3.根据权利要求1所述的方法，其特征在于，所述(e)步骤是更进一步固化所述半固化非导电层。
4.根据权利要求1所述的方法，其特征在于，所述(h)步骤是使用加热方式固化。
5.根据权利要求1所述的方法，其特征在于，所述(h)步骤是同时固化所述封胶材与所述半固化非导电层。
6.根据权利要求1所述的方法，其特征在于，形成各所述复合凸块的步骤还包含：
形成一下金属层于各所述焊垫上；
形成一第一导体层于所述下金属层上；以及
形成一第二导体层于所述第一导体层上。
7.根据权利要求6所述的方法，其特征在于，形成所述第二导体层的步骤后还包含：
形成一覆盖导体层，覆盖所述第二导体层、所述第一导体层以及所述下金属层。
8.根据权利要求7所述的方法，其特征在于，形成所述覆盖导体层的步骤是以金形成所述覆盖导体层。
9.根据权利要求7所述的方法，其特征在于，形成所述第一导体层的步骤后还包含：
形成一阻障层于所述第一导体层及所述第二导体层之间。
10.根据权利要求9所述的方法，其特征在于，形成所述阻障层的步骤是以镍形成所述阻障层。
11.根据权利要求6所述的方法，其特征在于，形成所述第二导体层的步骤是以选自由下列材料所组成的一群组：金、铜、银、锡、锌、铟及其组合形成所述第二导体层。
12.根据权利要求6所述的方法，其特征在于，形成所述第一导体层的步骤是以选自由下列材料所组成的一群组：铜、镍、铝、锌及其组合形成所述第一导体层。
CN2010101347980A 2010-03-01 2010-03-01 制造半导体结构的方法 Expired - Fee Related CN102194707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101347980A CN102194707B (zh) 2010-03-01 2010-03-01 制造半导体结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101347980A CN102194707B (zh) 2010-03-01 2010-03-01 制造半导体结构的方法

Publications (2)

Publication Number Publication Date
CN102194707A true CN102194707A (zh) 2011-09-21
CN102194707B CN102194707B (zh) 2013-03-27

Family

ID=44602549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101347980A Expired - Fee Related CN102194707B (zh) 2010-03-01 2010-03-01 制造半导体结构的方法

Country Status (1)

Country Link
CN (1) CN102194707B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427679A (zh) * 2011-11-11 2012-04-25 欣兴同泰科技（昆山）有限公司 具有嵌入式凸块互连结构的柔性印刷电路板及其制作方法
CN103946004A (zh) * 2011-10-14 2014-07-23 株式会社村田制作所 密封用树脂片材的制造方法
CN111696874A (zh) * 2019-03-15 2020-09-22 南茂科技股份有限公司 芯片封装结构及其制作方法
CN113808988A (zh) * 2020-06-16 2021-12-17 台湾爱司帝科技股份有限公司 发光芯片承载结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375521A (zh) * 2001-02-14 2002-10-23 日东电工株式会社 热固化性树脂组合物及使用其的半导体装置
US20030151140A1 (en) * 2002-02-07 2003-08-14 Nec Corporation Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
KR20030082178A (ko) * 2002-04-17 2003-10-22 주식회사 칩팩코리아 티이비지에이 패키지
KR20040061860A (ko) * 2002-12-31 2004-07-07 주식회사 칩팩코리아 티이씨에스피
CN1674219A (zh) * 2004-03-22 2005-09-28 日立化成工业株式会社 半导体器件和用于半导体器件的多层基板
US20090260229A1 (en) * 2008-04-16 2009-10-22 Panasonic Corporation Method for manufacturing electronic parts module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375521A (zh) * 2001-02-14 2002-10-23 日东电工株式会社 热固化性树脂组合物及使用其的半导体装置
US20030151140A1 (en) * 2002-02-07 2003-08-14 Nec Corporation Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
KR20030082178A (ko) * 2002-04-17 2003-10-22 주식회사 칩팩코리아 티이비지에이 패키지
KR20040061860A (ko) * 2002-12-31 2004-07-07 주식회사 칩팩코리아 티이씨에스피
CN1674219A (zh) * 2004-03-22 2005-09-28 日立化成工业株式会社 半导体器件和用于半导体器件的多层基板
US20090260229A1 (en) * 2008-04-16 2009-10-22 Panasonic Corporation Method for manufacturing electronic parts module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103946004A (zh) * 2011-10-14 2014-07-23 株式会社村田制作所 密封用树脂片材的制造方法
CN102427679A (zh) * 2011-11-11 2012-04-25 欣兴同泰科技（昆山）有限公司 具有嵌入式凸块互连结构的柔性印刷电路板及其制作方法
CN111696874A (zh) * 2019-03-15 2020-09-22 南茂科技股份有限公司 芯片封装结构及其制作方法
CN113808988A (zh) * 2020-06-16 2021-12-17 台湾爱司帝科技股份有限公司 发光芯片承载结构及其制作方法
CN113808988B (zh) * 2020-06-16 2024-06-07 台湾爱司帝科技股份有限公司 发光芯片承载结构及其制作方法

Also Published As

Publication number Publication date
CN102194707B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US6960827B2 (en) Semiconductor device and manufacturing method thereof
TW546795B (en) Multichip module and manufacturing method thereof
JP2006049569A (ja) スタック型半導体装置パッケージおよびその製造方法
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
US10121774B2 (en) Method of manufacturing a semiconductor package
JP2003078105A (ja) スタックチップモジュール
WO2013106973A1 (zh) 堆叠式半导体芯片封装结构及工艺
CN102194707B (zh) 制造半导体结构的方法
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
US20110298124A1 (en) Semiconductor Structure
CN1172369C (zh) 具散热片的半导体封装件
CN104465427B (zh) 封装结构及半导体工艺
CN203839371U (zh) 一种dram双芯片堆叠封装结构
US8058109B2 (en) Method for manufacturing a semiconductor structure
JPH0551179B2 (zh)
CN102194803A (zh) 半导体结构
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN103943615A (zh) 一种dram双芯片堆叠封装结构和封装方法
JP2015026638A (ja) 半導体チップ、半導体チップの接合方法及び半導体装置の製造方法
CN217983331U (zh) 一种带有预成型高铜柱结构的Hybrid芯片封装结构
JP2001077295A (ja) 半導体装置の製造方法
JP2012099693A (ja) 半導体装置の製造方法
CN108288608B (zh) 芯片封装体及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20200301

CF01 Termination of patent right due to non-payment of annual fee