KR20030082178A - 티이비지에이 패키지 - Google Patents

티이비지에이 패키지 Download PDF

Info

Publication number
KR20030082178A
KR20030082178A KR1020020020785A KR20020020785A KR20030082178A KR 20030082178 A KR20030082178 A KR 20030082178A KR 1020020020785 A KR1020020020785 A KR 1020020020785A KR 20020020785 A KR20020020785 A KR 20020020785A KR 20030082178 A KR20030082178 A KR 20030082178A
Authority
KR
South Korea
Prior art keywords
heat spreader
substrate
semiconductor chip
package
tebga
Prior art date
Application number
KR1020020020785A
Other languages
English (en)
Inventor
이구홍
윤인상
이태근
안창규
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020020020785A priority Critical patent/KR20030082178A/ko
Publication of KR20030082178A publication Critical patent/KR20030082178A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩에서 발생된 열이 히트 스프레더(Heat Spreader)의 모든 면으로 균일하게 전달되도록 한 티이비지에이(TEBGA : Thermal Enhanced BAll Grid Array) 패키지를 제공함에 그 목적이 있으며, 상기 목적을 달성하기 위한 본 발명의 티이비지에이 패키지는, 회로패턴 및 볼랜드를 구비한 기판 상에 본딩패드를 구비한 반도체 칩이 부착되고 상기 기판의 회로패턴과 반도체 칩의 본딩패드가 골드와이어로 연결되며 상기 골드와이어와 접하지 않게 기판 상에 캡 형태의 히트 스프레더가 배치되고 상기 히트 스프레더의 상부면을 제외한 그 측면 및 상기 기판의 상부면이 봉지제로 밀봉된 티이비지에이 패키지에 있어서, 상기 히트 스프레더는 상기 반도체 칩과 접하는 하부면 표면이 서로 다른 직경의 동심원들을 갖도록 디자인된 것을 특징으로 하고, 상기한 구성에 따라 본 발명은 티이비지에이 패키지의 열방출 특성을 더욱 향상시키는 효과를 얻는다.

Description

티이비지에이 패키지{TEBGA PACKAGE}
본 발명은 비지에이(BGA : BAll Grid Array) 패키지에 관한 것으로, 특히, 히트 스프레더(Heat Spreader)의 디자인 변경을 통해 열방출 특성을 더욱 향상시킨티이비지에이(TEBGA : Thermal Enhanced BGA) 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지의 개발을 이루었으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장후의 기계적/전기적 신뢰성을 향상시킬 수 있는 패키징 기술 개발을 이루었다.
상기 패키지의 실장 신뢰성을 높일 예로서, 비지에이(이하, BGA) 패키지를 들 수 있다. 상기 BGA 패키지는 외부 회로와의 전기적 접속 수단, 즉, 시스템 보드 (System Board)에의 실장 수단으로서 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다.
한편, 이러한 BGA 패키지는 EMC(Epoxy Molding Compound)와 같은 플라스틱 수지로 밀봉되는 것이 일반적인데, 이러한 구조에서는 칩에서 발생된 열의 외부 방출이 용이하지 않아서 열방출 특성이 불량하다.
따라서, 상기 BGA 패키지가 갖는 불량한 열방출 특성을 개선하기 위해 봉지제 내에 히트 스프레더(Heat Spreader)를 구비시킨 티이비지에이(이하, TEBGA) 패키지가 또한 제안되었다.
도 1은 기제안된 TEBGA 패키지의 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, TEBGA 패키지(10)는 반도체 칩(11)이 회로패턴(12) 및 볼랜드(13)를 구비한 기판(14) 상에 부착되고, 반도체 칩(11)의 본딩패드(도시안됨)와 기판(14)의 회로패턴(12)이 골드와이어(15)로 상호 연결되며, 기판(14) 상에 골드와이어(15)와 접하지 않도록 히트 스프레더(16)가 부착되고, 반도체 칩(11)을 포함한 기판(14)의 상부면이 상기 히트 스프레더(16)의 상부면이 덮히지 않는 범위에서 봉지제(17)로 밀봉되며, 그리고, 기판(14)의 볼랜드(13)에 실장 수단인 솔더 볼(18)이 부착된 구조이다.
도 1에서, 미설명된 도면부호 19는 파워 링(power ring)을 나타낸다.
이와 같은 TEBGA 패키지(10)는 봉지제(17) 내에 반도체 칩(11)과 근접해서 히트 스프레더(16)가 구비됨에 따라, 상기 반도체 칩(11)에서 발생되는 열이 히트 스프레더(16)를 통해 신속하게 외부로 방출되며, 따라서, BGA 패키지에 비해 개선된 열방출 특성을 갖는다.
그러나, 전술한 TEBGA 패키지는 BGA 패키지에 비해 개선된 열방출 특성을 갖기는 하지만, 히트 스프레더 전체로의 효과적인 열전달이 이루어지지 못함으로써 국부적으로 열적 문제가 발생될 수 있다는 단점이 있다.
즉, 종래의 TEBGA 패키지는 칩에서 발생된 열이 히트 스프레더의 모든 면으로 균일하게 전달되지 못하고 국부적으로만 전달되므로, TEBGA 패키지의 전체로 볼 때, 열방출은 국부적으로만 이루어지며, 이에 따라, 국부적인 곳에서는 소자의 열적 문제가 발생될 수 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 히트 스프레더의 모든 면으로 균일한 열전달이 이루어져 열방출 이루어지도록 한 TEBGA 패키지를 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 티이비지에이(TEBGA) 패키지의 단면도.
도 2는 본 발명에 따른 티이비지에이(TEBGA) 패키지의 단면도.
도 3은 본 발명에 따른 티이비지에이(TEBGA) 패키지에서의 히트 스프레더 (Heat Spreader)를 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
20 : 티이비지에이 패키지 21 : 반도체 칩
22 : 회로패턴 23 : 볼랜드
24 : 기판 25 : 골드와이어
26 : 히트 스프레더 26a : 원형 홈
27: 봉지제 28 : 솔더 볼
29 : 파워 링
상기와 같은 목적을 달성하기 위한 본 발명의 TEBGA 패키지는, 회로패턴 및 볼랜드를 구비한 기판 상에 본딩패드를 구비한 반도체 칩이 부착되고, 상기 기판의 회로패턴과 반도체 칩의 본딩패드가 골드와이어로 연결되며, 상기 골드와이어와 접하지 않게 기판 상에 캡 형태의 히트 스프레더가 배치되고, 상기 히트 스프레더의 상부면을 제외한 그 측면 및 상기 기판의 상부면이 봉지제로 밀봉된 TEBGA 패키지에 있어서, 상기 히트 스프레더는 상기 반도체 칩과 접하는 하부면 표면이 서로 다른 직경의 동심원들을 갖도록 디자인된 것을 특징으로 한다.
본 발명에 따르면, 반도체 칩과 접하는 히트 스프레더 표면이 직경이 서로 다른 동심원들을 갖도록 디자인됨에 따라 상기 히트 스프레더 모든 면으로의 균일한 열전달이 이루어져 열이 방출될 수 있으며, 그래서, TEBGA 패키지의 열방출 특성을 더욱 향상시킬 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2 및 도 3은 본 발명의 실시예에 따른 TEBGA 패키지를 설명하기 위한 도면들로서, 도 2는 본 발명에 따른 TEBGA 패키지의 단면도이고, 도 3은 도 2에서의 히트 스프레더를 도시한 평면도이다.
도 2를 참조하면, 본 발명의 TEBGA 패키지(20)는 상부면 양측 가장자리에 본딩패드들(도시안됨)이 배열된 반도체 칩(21)이 회로패턴들(22) 및 솔더 볼이 부착될 볼랜드들(23)을 구비한 기판(24) 상에 부착되고, 상기 반도체 칩(21)의 본딩패드들과 기판(24)의 회로패턴들(22)이 골드와이어(25)로 각각 상호 연결되며, 히트 스프레더(26)가 상기 골드와이어(25)와 접하지 않는 캡(Cap) 형태로 기판(24) 상에 부착되고, 상기 반도체 칩(21)을 포함한 기판(24)의 상부면이 상기 히트 스프레더(26)의 상부면을 덮지 않는 범위에서 봉지제(27)로 밀봉되며, 그리고, 상기 기판(24)의 각 볼랜드(23)에 실장 수단인 솔더 볼(28)이 부착된 구조를 갖는다. 미설명한 도면부호 29는 파워 링을 나타내며, 도시된 바와 같이, 상기 파워 링(29)도 골드와이어(25)에 의해 반도체 칩(21)의 본딩패드와 전기적으로 연결된다.
상기에서, 히트 스프레더(26)는 평탄한 표면을 갖는 종래의 그것과는 달리, 반도체 칩(21)과 접하는 그 하부면이 서로 다른 직경의 동심원들을 갖도록 디자인된다.
즉, 도 3에 도시된 바와 같이, 본 발명의 히트 스프레더(26)는 전체적으로 평판 구조를 갖지만, 그 표면, 보다 정확하게는 반도체 칩과 접하는 그의 하부면이 동일한 중심을 가지면서 직겨이 서로 다른 수 개의 원형 홈(26a)을 갖도록 가공된다.
이와 같은 구조의 히트 스프레더가 TEBGA 패키지에 구비되면, 반도체 칩에서 발생된 열이 동심원들을 따라 상기 히트 스프레더의 모든 면으로 균일한 열전달이 이루어지게 되므로 향상된 열방출 특성을 갖게 된다. 특히, 본 발명의 히트 스프레더는 종래의 그것과 동일한 재질이면서, 단지, 표면 가공만이 이루어진 것이므로 전기적 성질에는 변화가 없고, 열전도도의 향상만이 이루어지게 된다.
그러므로, 반도체 칩과 접하는 표면에 동심원들을 갖는 히트 스프레더를 구비시킨 본 발명의 TEBGA 패키지는 단순한 평판 구조의 히트 스프레더를 구비한 종래의 TEBGA 패키지에 비해 열전도도의 향상을 통해 향상된 열방출 특성을 갖게 된다.
한편, 본 발명의 실시예에서는 TEBGA 패키지에서의 히트 스프레더에 대해 설명하고 도시하였지만, 평탄한 표면의 히트 스프레더를 구비하는 모든 BGA 패키지에도 적용 가능하다.
또한, 본 발명의 실시예에서는 히트 스프레더의 표면이 원형의 홈을 갖도록 가공되지만, 원형의 홈 이외에 어떠한 모양의 홈도 적용 가능하며, 특히, 원형 홈의 크기 및 갯수는 한정됨이 없이 필요에 따라 적절하게 조절될 수 있다.
따라서, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
이상에서와 같이, 본 발명은 히트 스프레더를 가공하여 반도체 칩과 접하는 표면이 직경이 서로 다른 동심원들을 갖도록 디자인 함으로써, 반도체 칩에서 발생된 열이 상기 히트 스프레더 모든 면으로 균일한 열전달이 이루어지도록 할 수 있으며, 그래서, TEBGA 패키지의 열방출 특성을 향상시킬 수 있다.

Claims (1)

  1. 수 개의 회로패턴 및 볼랜드를 구비한 기판 상에 수 개의 본딩패드를 구비한 반도체 칩이 부착되고, 상기 기판의 회로패턴과 반도체 칩의 본딩패드가 수 개의 골드와이어로 각각 연결되며, 상기 골드와이어와 접하지 않게 기판 상에 캡 형태의 히트 스프레더가 배치되고, 상기 히트 스프레더의 상부면을 제외한 그 측면 및 상기 기판의 상부면이 봉지제로 밀봉된 티이비지에이 패키지에 있어서,
    상기 히트 스프레더는 상기 반도체 칩과 접하는 하부면 표면이 서로 다른 직경의 동심원들을 갖도록 설계된 것을 특징으로 하는 티이비지에이 패키지.
KR1020020020785A 2002-04-17 2002-04-17 티이비지에이 패키지 KR20030082178A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020020785A KR20030082178A (ko) 2002-04-17 2002-04-17 티이비지에이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020020785A KR20030082178A (ko) 2002-04-17 2002-04-17 티이비지에이 패키지

Publications (1)

Publication Number Publication Date
KR20030082178A true KR20030082178A (ko) 2003-10-22

Family

ID=32379222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020020785A KR20030082178A (ko) 2002-04-17 2002-04-17 티이비지에이 패키지

Country Status (1)

Country Link
KR (1) KR20030082178A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632459B1 (ko) * 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
CN102194707A (zh) * 2010-03-01 2011-09-21 南茂科技股份有限公司 制造半导体结构的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171651A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JPH0494153A (ja) * 1990-08-10 1992-03-26 Nippondenso Co Ltd 樹脂封止型半導体パッケージ
KR19980083305A (ko) * 1997-05-13 1998-12-05 황인길 반도체 패키지
KR19990035568A (ko) * 1997-10-31 1999-05-15 윤종용 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171651A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JPH0494153A (ja) * 1990-08-10 1992-03-26 Nippondenso Co Ltd 樹脂封止型半導体パッケージ
KR19980083305A (ko) * 1997-05-13 1998-12-05 황인길 반도체 패키지
KR19990035568A (ko) * 1997-10-31 1999-05-15 윤종용 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632459B1 (ko) * 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
CN102194707A (zh) * 2010-03-01 2011-09-21 南茂科技股份有限公司 制造半导体结构的方法

Similar Documents

Publication Publication Date Title
US5552635A (en) High thermal emissive semiconductor device package
US5684330A (en) Chip-sized package having metal circuit substrate
US7259448B2 (en) Die-up ball grid array package with a heat spreader and method for making the same
USRE42653E1 (en) Semiconductor package with heat dissipating structure
EP1374305A2 (en) Enhanced die-down ball grid array and method for making the same
KR20080114622A (ko) 듀얼 접속부를 구비하는 집적회로 패키지 시스템
US20030146508A1 (en) Cavity-down ball grid array package with semiconductor chip solder ball
JPS6042620B2 (ja) 半導体装置の封止体
US20050224954A1 (en) Thermal dissipation in integrated circuit systems
KR20030082178A (ko) 티이비지에이 패키지
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
KR100233861B1 (ko) Bga 반도체 패키지
KR20200090093A (ko) 반도체 모듈
KR20040061860A (ko) 티이씨에스피
US6265769B1 (en) Double-sided chip mount package
KR100325450B1 (ko) 볼그리드어레이패키지
KR100473336B1 (ko) 반도체패키지
KR200278534Y1 (ko) 칩 크기 패키지
WO2014171403A1 (ja) 半導体装置
JP2000058699A (ja) 半導体装置およびその製造方法
KR19990056764A (ko) 볼 그리드 어레이 패키지
KR100265568B1 (ko) 멀티칩모듈
KR100298691B1 (ko) 반도체 장치
TW516197B (en) Heat sink structure of semiconductor package
KR20040061845A (ko) 티이비지에이 패키지 및 몰딩 금형

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application