KR20080114622A - 듀얼 접속부를 구비하는 집적회로 패키지 시스템 - Google Patents

듀얼 접속부를 구비하는 집적회로 패키지 시스템 Download PDF

Info

Publication number
KR20080114622A
KR20080114622A KR1020080061132A KR20080061132A KR20080114622A KR 20080114622 A KR20080114622 A KR 20080114622A KR 1020080061132 A KR1020080061132 A KR 1020080061132A KR 20080061132 A KR20080061132 A KR 20080061132A KR 20080114622 A KR20080114622 A KR 20080114622A
Authority
KR
South Korea
Prior art keywords
integrated circuit
connection structure
adhesive
package system
package
Prior art date
Application number
KR1020080061132A
Other languages
English (en)
Other versions
KR101521255B1 (ko
Inventor
성민 송
승윤 안
조현 배
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20080114622A publication Critical patent/KR20080114622A/ko
Application granted granted Critical
Publication of KR101521255B1 publication Critical patent/KR101521255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적회로 다이(212)를 하부 접속 구조물(210)에 연결하는 단계와; 상기 하부 접속 구조물(210)이 외부로 노출된 상태로, 상기 집적회로 다이(212) 및 상기 하부 접속 구조물(210) 위에 접착성 봉지재(222)를 배치하는 단계와; 상기 하부 접속 구조물(210)과 대향하는 위치인 상기 접착성 봉지재(222) 위쪽에 상부 접속 구조물(102)을 배치하는 단계를 포함하는 집적회로 패키징 방법(1700).
집적회로 다이, 접착성 봉지재, 집적회로 패키징 방법

Description

듀얼 접속부를 구비하는 집적회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH DUAL SIDE CONNECTION}
본 발명은 일반적으로 집적회로 패키지 시스템에 관한 것으로, 특히 다중 집적회로를 구비하는 집적회로 패키지 시스템에 관한 것이다.
전자기기는 집적 회로 내용물을 더욱 증가시키기 위해, 역설적으로 시스템 내에서 물리적인 공간을 덜 차지면서도 집적회로 패키지 내에 더 많은 집적 회로가 장착될 것을 요구한다. 일부 기술들은 주로 각 집적회로 내에 많은 기능들을 통합시키는 것에 초점을 맞추고 있다. 다른 기술들은 하나의 패키지 내에 더 많은 수량의 집적회로들을 패키징하는 것에 초점을 맞추고 있다. 이들 접근 방법들은 집적회로가 많은 기능들을 제공하도록 하지만, 비용 감축, 소형화, 낮은 높이와 같은 요구 사항을 완전히 만족시키지는 못하고 있다.
스마트 폰, 개인 휴대 정보 단말기, 위치 기반 서비스 기기(location based service device), 서버 및 저장 장치 같은 현대의 전자기기는 비용을 줄이면서도 물리적 공간을 줄이도록 더욱 고밀도로 집적되고 있다. 이러한 요구 사항들을 만족시키기 위해 많은 기술들이 개발되고 있다. 일부 연구 개발 전략은 새로운 패키지 기술에 초점을 맞추고 있는 반면에, 다른 연구 개발 전략은 기존의 패키지 기술을 개선하는 데에 초점을 맞추고 있다.
비용을 절감하는 하나의 입증된 방법은 기존의 제조 방법 및 장치를 사용하는 패키지 기술을 사용하는 것이다. 역설적으로, 기존 제조 공정의 재사용은 일반적으로 패키지 크기를 감소시키지는 못한다. 기존의 패키지 기술은 현대의 집적회로 및 패키지의 지속적인 집적화를 비용 효율적으로 이루기 위한 것이다.
다중 집적회로 다이를 패키지, 패키지-인-패키지(PIP), 패키지 온 패키지(POP), 또는 이들의 조합으로 적층하는 것과 같은 다양한 패키징 방식이 있다. 많은 집적회로들이 단일 패키지 내에 실장됨에 따라서 각 집적회로들에 대한 많은 전기 접점들을 수용하기 위해 패키지가 점점 복잡해지고 있다.
예를 들면, 통상적으로 수직 방향으로 적층된 다중 칩 패키지는, 본드 와이어와 같은 전기 접속점을 형성하기 위한 공간들을 필요로 하고 있고, 이들 공간들은 일반적으로 실리콘 또는 인터포저 같은 스페이서에 의해 형성되고 있다. 현재의 스페이서들은 추가적인 공정 및 구조물을 필요로 하여, 제조 비용이 증가되고 제조 수율이 감소된다. 이들 스페이서들은 또한 높이의 감소량을 제한한다. 통상적인 PIP와 POP 구성은 패키지 집적 및/또는 패키지 높이의 감소를 제한하는 적층 공간을 요구한다.
또한, 고속 디지털 시스템은, 예를 들어 1 ㎓ 이상의 고속으로 스위치될 수 있다. 그러한 스위치 속도에서는, 스위치 전류가 에너지(노이즈)를 방사하여 예민한 아날로그 회로 또는 심지어는 다른 디지털 회로까지에도 간섭을 일으킨다. 간섭 은 일반적으로 시그널 누화(signal crosstalk)의 형태로 발생한다.
전자파 장애(EMI)는 전류로 거동하거나 전자기장에서 방사되는 원치 않는 장애 에너지를 뜻하는 일반적인 용어이다. EMI는 전자기기로부터 다양한 방식으로 방출될 수 있다. 일반적으로, 집적회로로부터 나오는 전압과 전류는, 집적회로 기기로부터 나오는 전기장 및 자기장을 형성한다. 그러한 집적회로 기기로부터의 EMI 방사는 컨덕터의 방향과 형상, 컨덕터로부터 회로 부품 또는 회로 부품 연결에 의해 제공되는 쉴딩까지의 거리에 따라 필드 강도 및 임피던스가 변한다.
전형적인 일 장치에는 전자기기에 도전성 인클로저가 제공되어서, EMI 필드 라인이 그 인클로저 위에서 차단된다. 안타깝게도, 제품 전체 또는 전 부품을 포함하는 도전성 인클로저는 매우 고가이다. 또한, 집적회로 밀도를 증가시키기 위한 요구는, 하나 이상의 집적회로가 패키지될 수 있는 다중 칩 패키지의 개발을 유도하고 있다.
복수의 집적회로들 및 다양한 종류의 집적회로들을 하나의 패키지로 집적하는 추세는 패키지 내에 EMI 쉴딩을 필요로 한다. 일반적으로, 금속성 또는 도전성 인클로저들은 패키지 내에서 다양한 집적회로들을 서로에 대해서 차단한다. 이들 도전성 인클로저들은, EMI 방사된 에너지가 환경 또는 다른 집적회로와 반대 방향에 있는 시스템에 의해 흡수되도록 접지되어야만 한다. 이들 솔류션들은 제조 공정을 복잡하게 하고, 제조 비용을 증가시키고, 다중 칩 패키지의 소형화를 저해한다.
또한, 더 많은 집적회로들 및 다양한 종류의 집적회로들이 더욱 복잡한 다중 칩 패키지를 구성함에 따라서, 다중 칩 패키지의 최종 조립 전에 집적회로의 시험 에 대한 중요성도 계속 증가하고 있다. 이는, 다중 칩 패키지 생산에 역효과를 미치거나 다중 칩 패키지의 비용을 증가시키지 않도록 하는 집적회로 공지 우수 단위(KGU:known good unit)가 되도록 한다.
그래서, 적은 제조 비용, 개선된 수율 및 개선된 신뢰성을 가지는 집적회로 패키지 시스템에 대한 요구는 여전히 존재한다. 비용 절감과 효율 향상에 대한 요구가 지속적으로 증가하는 것에 비추어 볼 때, 이들 문제점에 대한 해결책이 더욱 중요해지고 있다.
이들 문제점들에 대한 해결책이 오랜 기간 동안 모색되어 왔지만, 본 발명 이전에는 이러한 해결책에 대한 암시 내지는 해결책을 제공하지 못했으며, 이에 따라 당해 기술 분야에서는 이들 문제점에 대한 해결책이 회피되어 왔다.
집적회로 패키징 방법으로서, 집적회로 다이를 하부 접속 구조물에 연결하는 단계와; 상기 하부 접속 구조물이 외부로 노출된 상태로, 상기 집적회로 다이 및 상기 하부 접속 구조물 위에 접착성 봉지재를 배치하는 단계와; 상기 접착성 봉지재 위쪽의 상기 하부 접속 구조물과 대향하는 위치에서 상부 접속 구조물을 배치하는 단계를 포함한다.
본 발명의 특정 실시예들은 상술한 구성을 대체하는 구성을 포함하거나, 상술한 구성 외에도 다른 구성을 포함한다. 이하의 발명의 상세한 설명과, 첨부된 도면을 참고로 하면, 이들 본 발명의 교시들이 당업자에게 명확해질 것이다.
본 발명의 중요한 양태는 비용 절감, 시스템 간소화 및 성능 향상이라는 역 사적 트렌드를 제공하고 지지한다는 것이다.
본 발명의 이러한 가치 있는 태양은 결과적으로 기술의 현 상태를 적어도 다음 레벨로 올린다는 것이다.
그래서, 본 발명의 집적회로 패키지 시스템은 중요하면서도 지금까지 알려지지 않은 해결책, 능력 및 개선된 수율을 위한 기능적 태양, 향상된 신뢰성, 및 집적회로 패키지 시스템의 비용이 절감되게 한다. 결과적인 공정 및 구성은 간단하고, 비용 효율적이고, 간단하고, 융통성이 많고, 정밀하고, 예민하고 효과적이며, 공지되어 있는 구성요소들을 용이하고, 효율적이고 경제적인 제조, 응용 및 활용하여 구현할 수 있다.
본 발명을 특정의 최적 모드와 연계하여 기재하였지만, 전술한 기재에 비추어서 당업자라면 많은 변형, 변조 및 변경될 수 있다는 점을 이해해야 한다. 이에 따라서, 첨부된 청구범위 내에 속하는 그러한 변형 실시, 변조 및 변경 실시를 포함하는 것으로 이해되어야 한다. 본 명세서에 기재된 모든 사항과 첨부된 도면에 도시된 모든 사항은 예시적인 것으로 이에 한정되는 것으로 해석되어서는 안 된다.
당업자가 본 발명을 실시할 수 있도록, 이하에서 실시예들을 상세하게 기재하였다. 다른 실시예들이 본 명세서의 기재를 근거로 한다는 점은 명확하며, 본 발명의 청구범위를 일탈하지 않으면서도 시스템, 공정 또는 기구적 변경이 이루어질 수 있다는 점을 이해해야 한다.
이하에서, 본 발명에 대한 충분한 이해를 제공하기 위해 많은 특정 실시예들 을 기재하였다. 그러나, 이러한 상세한 특정 기재 사항이 없더라도 본 발명이 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위해, 일부 공지되어 있는 회로, 시스템 구성 및 공정 단계들을 상세하게 기재하지는 않았다. 이와 마찬가지로, 본 시스템의 실시예들을 나타내는 도면들은 개략적으로 도시되어 있으며, 축척에 따라 도시된 것이 아니며, 특히 표현을 명료하게 할 목적으로 일부 치수들이 도면 내에서 과장되게 표현되어 있다.
또한, 설명의 용이성과 명료함을 위해, 공통되는 일부 기술적 특징을 갖는 복수의 실시예들이 기재되어 있고, 유사하거나 동일한 구성에 대해서는 동일한 도면부호를 사용할 것이다. 실시예들에 대해서는 제1 실시예, 제2 실시예와 같이 숫자를 매겨 놓았는데, 이는 기재의 편의를 위한 것이지 본 발명에 대한 한정이나 중요도를 부여하기 위한 목적은 아니다.
본 명세서에서는 설명을 목적으로 그 방향과는 무관하게, "수평"이라는 용어를 사용하여 집적회로의 평면 또는 표면과 평행한 평면을 규정한다. "수직"이란 용어는 위와 같이 규정된 수평과 직교하는 방향을 나타낸다. "위(above)", "아래(below)", "하부(bottom)", "상부(top)", "측면(side)"("측벽"으로도 사용), "높은(higher)", "낮은(lower)", "위(upper)", "위쪽에(over)" 및 "아래(under)"와 같은 용어들은 수평면과 관련되어 규정된다. "위"(on)란 용어는 구성요소들이 직접 접촉하고 있음을 의미한다. 본 명세서에 사용되고 있는 "공정"(processing)이란 용어는 재료의 적층, 패터닝, 노출, 현상, 에칭, 세척, 성형 및/또는 소재의 제거 또는 기재된 구조물을 형성하는 데에 필요로 하는 것을 포함한다. 본 명세서에서 사 용하고 있는 "시스템"이란 용어는 상기 용어가 사용되는 문맥에 따라 본 발명의 장치 및 방법을 지칭하고 의미한다.
도 1을 참조하면, 도 1은 본 발명의 제1 실시예로서 집적회로 패키지 시스템(100)의 평면을 도시하고 있다. 상기 평면도는, 바람직하게는, 단자 패드와 같은 제1 주변부 패드(104)들과, 접촉 패드와 같은 제1 내부 패드(106)들을 구비하는, 라미네이트 기판과 같은 상부 접속 구조물(102)을 도시하고 있다. 제1 주변부 패드(104)들은 상부 접속 구조물(102)의 주변부에 위치하는 것이 바람직하다. 제1 내부 패드(106)들은, 상부 접속 구조물(102)의 내부에 위치하되, 제1 주변부 패드(104)에 의해 획정되는 주변부의 안쪽에 위치하는 것이 바람직하다.
설명을 목적으로, 제1 주변부 패드(104)들과 제1 내부 패드(106)들이 서로 다른 기하학적 형상으로 도시되어 있지만, 제1 주변부 패드(104)들과 제1 내부 패드(106)들의 기하학적 형상은 동일할 수도 있다는 것을 이해해야 한다. 예를 들어, 제1 주변부 패드(104)들과 제1 내부 패드(106)들 모두의 기하학적 형상은 직사각형 또는 원형일 수 있다. 또한 설명을 목적으로, 상부 접속 구조물(102)이 제1 주변부 패드(104)들과 제1 내부 패드(106)들을 구비하고 있는 것으로 도시되어 있지만, 상부 접속 구조물(102)은 다양한 접속 위치와 다양한 형태의 접속 패드들을 구비할 수 있다는 점을 이해해야 한다.
도 2를 참조하면, 도 2는 도 1에서 라인 2-2를 따르는, 집적회로 패키지 시스템(100)의 단면을 도시하고 있다. 상기 단면도는, 상부 접속 구조물(102)의 상부로부터, 그리고 라미네이트 기판과 같은 하부 접속 구조물(210)의 하부로부터의 듀 얼 접속 옵션을 갖는 집적회로 패키지 시스템(100)을 도시하고 있다.
상부 접속 구조물(102)은, 집적회로 다이(212)가 적층되어 있는 하부 접속 구조물(210) 위쪽에 위치하는 것이 바람직하다. 집적회로 다이(212)의 비활성 측면(214)은 하부 접속 구조물(210)을 향하고 있는 것이 바람직하다. 집적회로 다이(212)의 활성 측면(216)은 상부 접속 구조물(102)을 향하고 있는 것이 바람직하다. 다이-부착 접착제와 같은 배면 접착제(218)는 집적회로 다이(212)의 비활성 측면(214)과 하부 접속 구조물(210)을 연결시킨다. 본드 와이어 또는 리본 본드 와이어와 같은 내부 상호연결부(220)는 집적회로 다이(212)와 하부 접속 구조물(210)을 연결시킨다.
접착성 봉지재(222)는, 하부 접속 구조물(210)의 위쪽에서 내부 상호연결부(220)와 집적회로 다이(212)를 덮는 것이 바람직하다. 접착성 봉지재(222)는 많은 소재로 제작될 수 있다. 예를 들면, 접착성 봉지재(222)는 질화물 혼합물(nitride blend)을 함유하는 언더필 접착제로 제작될 수 있는데, 상기 언더필 접착제는 고온 내열성과 열 전도성을 구비하는 것이 바람직하다. 다른 예로서, 접착성 봉지재(222)는 에폭시 접착제로 제작될 수 있다. 또 다른 예로서, 접착성 봉지재(222)는 와이어 온 필름(WIF, wire on film) 접착제와 같은 B-스테이지 접착제로 제작될 수 있다.
접착성 봉지재(222)는 집적회로 패키지 시스템(100)을 구성하는 상부 접속 구조물(102)의 아래쪽에 위치한다. 상부 접속 구조물(102), 하부 접속 구조물(210)과 이들 사이에 위치하는 접착성 봉지재(222)는, 집적회로 패키지 시스템(100)이 후속하여 취급되고 가공될 수 있도록, 집적회로 패키지 시스템(100)에 대해 기계적 강성을 제공한다.
상부 접속 구조물(102)은, 접착성 봉지재(222) 내부가 아닌 외부 접속용의 재배선층(RDL)을 제공하는 것이 바람직하다. 하부 접속 구조물(210)은 집적회로 다이(212)와 외부 환경을 연결하는 접속(connectivity)을 제공하는 것이 바람직하다. 하부 접속 구조물(210)은 또한 집적회로 다이(212)의 입/출력부(I/Os) 사이에서 접착성 봉지재(222) 내부가 아닌 외부 접속용의 재배선층(RDL)으로 기능하는 것이 바람직하다.
하부 접속 구조물(210)은, 단자 패드와 같은 제2 주변부 패드(224)와, 접촉 패드와 같은 제2 내부 패드(226)를 구비하는 것이 바람직하다. 제2 주변부 패드(224)들은 하부 접속 구조물(210)의 주변부에 위치하는 것이 바람직하다. 제2 내부 패드(226)들은 하부 접속 구조물(210)의 내부에 위치하는 것이 바람직한데, 여기서 상기 내부는 상기 주변부의 안쪽이다.
도 3을 참조하면, 도 3은 본 발명의 제2 실시예로서, 도 1에서 라인 2-2를 따르는 평면도로 예시되는 집적회로 패키지 시스템(300)의 단면을 도시하고 있다. 상기 단면도는, 라미네이트 기판과 같은 상부 접속 구조물(302)의 상부로부터, 그리고 단자 패드와 같은 하부 접속 구조물(310)의 하부로부터의 듀얼 접속 옵션을 갖는 집적회로 패키지 시스템(300)을 도시하고 있다.
상부 접속 구조물(302)은, 단자 패드와 같은 제1 주변부 패드(304)들과 접촉 패드와 같은 제1 내부 패드(306)들을 구비하는 것이 바람직하다. 제1 주변부 패 드(304)들은 상부 접속 구조물(302)의 주변부에 위치하는 것이 바람직하다. 제1 내부 패드(306)들은 상부 접속 구조물(302)의 내부에 위치하는 것이 바람직한데, 여기서 내부는 상기 주변부의 안쪽이다.
상부 접속 구조물(302)은 하부 접속 구조물(310)의 위쪽에 위치하는 것이 바람직하다. 집적회로 다이(312)는 다이 부착 접착제 또는 배면 컨실러(concealer)와 같은 배면 접착제(318)의 위쪽에 위치하는 것이 바람직하다. 집적회로 다이(312)의 비활성 측면(314)은 바람직하게는 하부 접속 구조물(310)의 평면을 향하고 있으며, 배면 접착제(318)에 부착되는 것이 바람직하다. 집적회로 다이(312)의 활성 측면(316)은 상부 접속 구조물(302)을 향하고 있는 것이 바람직하다. 본드 와이어 또는 리본 본드 와이어와 같은 내부 상호연결부(320)는 집적회로 다이(312)와 하부 접속 구조물(310)을 연결시킨다.
접착성 봉지재(322)는, 내부 상호연결부(320)와 집적회로 다이(312)를 덮는 것이 바람직하다. 접착성 봉지재(322)는 하부 접속 구조물(310)과 배면 접착제(318)를 노출시키는 것이 바람직하다. 배면 접착제(318)는 많은 기능을 제공할 수 있다. 예를 들면, 배면 접착제(318)는 집적회로 다이(312)가 치핑(chipping)되거나 크래킹되는 것을 방지할 수 있다. 또 다른 예로서, 배면 접착제(318)는 집적회로 패키지 시스템(300) 제조 공정 중에도 사용될 수 있다.
설명을 목적으로, 배면 접착제(318)는 집적회로 다이(312)에 부착되어 있는 것으로 도시되어 있지만, 배면 접착제(318)는 비활성 측면(314)을 덮고 있지 않을 수도 있다는 점을 이해해야 한다. 예를 들어, 배면 접착제(318)는 비활성 측 면(318)이 노출되도록 하는 접착성 봉지재(322)와 함께 사용되는 옵션일 수도 있다. 비활성 측면(318)은 접착성 봉지재(322)와 동일 평면상에 위치할 수도 있고, 또는 접착성 봉지재(322)와 함께 공동(cavity)을 형성할 수도 있다.
접착성 봉지재(322)는 다양한 소재로 제작될 수 있다. 예를 들면, 접착성 봉지재(322)는 질화물 혼합물(nitride blend)을 함유하는 언더필 접착제로 제작될 수 있는데, 상기 언더필 접착제는 고온 내열성과 열 전도성을 구비하는 것이 바람직하다. 다른 예로서, 접착성 봉지재(322)는 에폭시 접착제로 제작될 수 있다. 또 다른 예로서, 접착성 봉지재(322)는 와이어 온 필름(WIF) 접착제와 같은 B-스테이지 접착제로 제작될 수 있다. 상부 접속 구조물(302)과 접착성 봉지재(322)는 집적회로 패키지 시스템(300)이 후속하여 취급되고 가공될 수 있도록 기계적 강성을 부여하는 것이 바람직하다.
상부 접속 구조물(302)은, 접착성 봉지재(322) 내부가 아닌 외부 접속용의 재배선층(RDL)을 제공하는 것이 바람직하다. 하부 접속 구조물(310)은 집적회로 다이(312)와 외부 환경을 연결하는 접속(connectivity)을 제공하는 것이 바람직하다.
도 4를 참조하면, 도 4는 본 발명의 제3 실시예로서, 집적회로 패키지 시스템(400)의 평면을 도시하고 있다. 상기 평면도는, 바람직하게는, 단자 패드와 같은 제1 주변부 패드(404)들과, 접촉 패드와 같은 제1 내부 패드(406)들을 구비하는, 패턴형 도전성 구조물과 같은 상부 접속 구조물(402)을 도시하고 있다. 제1 주변부 패드(404)들은 상부 접속 구조물(402)의 주변부에 위치하는 것이 바람직하다. 제1 내부 패드(406)들은 상부 접속 구조물(402)의 내부 및 제1 주변부 패드(404)에 의 해 획정되는 주변부의 안쪽에 위치하는 것이 바람직하다. 라우팅 트레이스와 같은 도전성 라인(408)들은, 제1 주변부 패드(404)들의 소정의 지점과 제1 내부 패드(406)들의 소정의 지점을 연결하는 것이 바람직하다.
설명을 목적으로, 제1 주변부 패드(404)들과 제1 내부 패드(406)들이 서로 다른 기하학적 형상으로 도시되어 있지만, 제1 주변부 패드(404)들과 제1 내부 패드(406)들의 기하학적 형상은 동일할 수도 있다는 것을 이해해야 한다. 예를 들어, 제1 주변부 패드(404)들과 제1 내부 패드(406)들 모두의 기하학적 형상은 직사각형 또는 원형일 수 있다. 또한 설명을 목적으로, 상부 접속 구조물(402)이 제1 주변부 패드(404)들과 제1 내부 패드(406)들을 구비하고 있는 것으로 도시되어 있지만, 상부 접속 구조물은 다양한 접속 위치와 다양한 형태의 접속 패드들을 구비할 수 있다는 점을 이해해야 한다.
또한, 설명을 목적으로, 도전성 라인(408)들이 제1 주변부 패드(404)들과 제1 내부 패드(406)들의 소정의 지점 사이에 위치하는 것으로 도시되어 있지만, 도전성 라인(408)들은 다른 전기적 접속을 구성할 수도 있다. 예를 들면, 도전성 라인(408)들은 제1 주변부 패드(404)의 소정의 부위를 다른 것과 연결시킬 수도 있다. 또 다른 예로서, 도전성 라인(408)들은 제1 내부 패드(406)들의 소정의 부위를 다른 것과 연결할 수도 있다.
접착성 봉지재(410)는, 제1 주변부 패드(404)들과 제1 내부 패드(406)들을 포함하는 상부 접속 구조물(402)을 노출시키면서 둘러싸고 있다. 접착성 봉지재(410)는 다양한 소재로 제작될 수 있다. 예를 들면, 접착성 봉지재(410)는 질화 물 혼합물을 함유하는 언더필 접착제로 제작될 수 있는데, 상기 언더필 접착제는 고온 내열성과 열 전도성을 구비하는 것이 바람직하다. 다른 예로서, 접착성 봉지재(410)는 에폭시 접착제로 제작될 수 있다.
도 5를 참조하면, 도 5는 도 4에서 라인 5-5를 따르는, 집적회로 패키지 시스템(400)의 단면을 도시하고 있다. 상기 단면도는, 상부 접속 구조물(402)을 구비하는 상부로부터, 그리고 단자 패드와 같은 하부 접속 구조물(512)을 구비하는 하부로부터의 듀얼 접속 옵션을 갖는 집적회로 패키지 시스템(400)을 도시하고 있다.
상부 접속 구조물(402)은 제1 주변부 패드(404)들, 제1 내부 패드(406)들 및 도전성 라인(408)들을 포함하는 것이 바람직하다. 상부 접속 구조물(402)은 하부 접속 구조물(512) 위쪽에 위치하는 것이 바람직하다. 집적회로 다이(514)는 다이-부착 접착제 또는 배면 컨실러와 같은 배면 접착제(516) 위에 위치하는 것이 바람직하다. 집적회로 다이(514)의 비활성 측면(518)은 하부 접속 구조물(512)의 평면을 향하고 있는 것이 바람직하고, 배면 접착제(516)에 부착되는 것이 바람직하다. 집적회로 다이(514)의 활성 측면(520)은 상부 접속 구조물(402)을 향하고 있는 것이 바람직하다. 본드 와이어 또는 리본 본드 와이어와 같은 내부 상호연결부(522)는 집적회로 다이(514)와 하부 접속 구조물(512)을 연결시킨다.
접착성 봉지재(410)는, 내부 상호연결부(522)와 집적회로 다이(514)를 덮는 것이 바람직하다. 접착성 봉지재(410)는 하부 접속 구조물(512)과 배면 접착제(516)를 노출시키는 것이 바람직하다. 배면 접착제(516)는 많은 기능을 제공할 수 있다. 예를 들면, 배면 접착제(516)는 집적회로 다이(514)가 치핑되거나 크래킹 되는 것을 방지할 수 있다. 또 다른 예로서, 배면 접착제(516)는 집적회로 패키지 시스템(400) 제조 공정 중에도 사용될 수 있다.
설명을 목적으로, 배면 접착제(516)는 집적회로 다이(514)에 부착되어 있는 것으로 도시되어 있지만, 배면 접착제(516)는 비활성 측면(518)을 덮고 있지 않을 수도 있다는 점을 이해해야 한다. 예를 들어, 배면 접착제(516)는 비활성 측면(516)이 노출되도록 하는 접착성 봉지재(410)와 함께 옵션일 수도 있다. 비활성 측면(516)은 접착성 봉지재(410)와 동일 평면상에 위치할 수도 있고, 또는 접착성 봉지재(410)와 함께 공동(cavity)을 형성할 수도 있다.
상부 접속 구조물(402)은, 접착성 봉지재(410) 내부가 아닌 외부 접속용의 재배선층(RDL)을 제공하는 것이 바람직하다. 하부 접속 구조물(512)은 집적회로 다이(514)와 외부 환경을 연결하는 접속(connectivity)을 제공하는 것이 바람직하다.
도 6을 참조하면, 도 6은 본 발명의 제4 실시예로서, 도 4에서 라인 5-5를 따르는 평면도로 예시되는 집적회로 패키지 시스템(600)의 단면을 도시하고 있다. 상기 단면도는, 패턴형 도전성 구조물과 같은 상부 접속 구조물(602)을 구비하는 상부로부터, 그리고 라미네이트 기판과 같은 하부 접속 구조물(612)을 구비하는 하부로부터의 듀얼 접속 옵션을 갖는 집적회로 패키지 시스템(600)을 도시하고 있다.
상부 접속 구조물(602)은 제1 주변부 패드(604)들, 제1 내부 패드(606)들 및 도전성 라인(608)들을 포함하는 것이 바람직하다. 상부 접속 구조물(602)은, 집적회로 다이(614)가 그 위에 장착되어 있는 하부 접속 구조물(612) 위쪽에 위치하는 것이 바람직하다. 집적회로 다이(614)의 비활성 측면(618)은 하부 접속 구조 물(612)의 평면을 향하고 있는 것이 바람직하다. 집적회로 다이(614)의 활성 측면(620)은 상부 접속 구조물(602)을 향하고 있는 것이 바람직하다. 다이-부착 접착제와 같은 배면 접착제(616)는 집적회로 다이(614)의 비활성 측면(618)과 하부 접속 구조물(612)을 연결한다. 본드 와이어 또는 리본 본드 와이어와 같은 내부 상호연결부(622)는 집적회로 다이(614)와 하부 접속 구조물(612)을 연결한다.
접착성 봉지재(610)는, 하부 접속 구조물(612) 위의 내부 상호연결부(622)와 집적회로 다이(614)를 덮는 것이 바람직하다. 접착성 봉지재(610)는 다양한 소재로 제작될 수 있다. 예를 들면, 접착성 봉지재(610)는 질화물 혼합물을 함유하는 언더필 접착제로 제작될 수 있는데, 상기 언더필 접착제는 고온 내열성과 열 전도성을 구비하는 것이 바람직하다. 다른 예로서, 접착성 봉지재(610)는 에폭시 접착제로 제작될 수 있다. 또 다른 예로서, 접착성 봉지재(610)는 와이어 온 필름(WIF) 접착제와 같은 B-스테이지 접착제로 제작될 수 있다.
상부 접속 구조물(602)은, 접착성 봉지재(610) 내부가 아닌 외부 접속용의 재배선층(RDL)을 제공하는 것이 바람직하다. 하부 접속 구조물(612)은 집적회로 다이(614)와 외부 환경을 연결하는 접속(connectivity)을 제공하는 것이 바람직하다. 하부 접속 구조물(612)은 또한 집적회로 다이(614)의 입/출력부(I/Os) 사이에서 접착성 봉지재(610) 내부가 아닌 외부 접속용의 재배선층(RDL)으로 기능하는 것이 바람직하다.
하부 접속 구조물(612)은, 단자 패드와 같은 제2 주변부 패드(624)와 접촉 패드와 같은 제2 내부 패드(626)를 구비하는 것이 바람직하다. 제2 주변부 패 드(624)들은 하부 접속 구조물(612)의 주변부에 위치하는 것이 바람직하다. 제2 내부 패드(626)들은 하부 접속 구조물(612)의 내부에 위치하는 것이 바람직한데, 여기서 상기 내부는 상기 주변부의 안쪽이다.
도 7을 참조하면, 도 7은 본 발명의 제5 실시예로서, 도 1의 집적회로 패키지 시스템(100)을 구비하는 집적회로 패키지-온-패키지 시스템(700)의 저면을 도시하고 있다. 상기 저면도에는 패키지 기판(704)에 부착되어 있는, 솔더 볼과 같은 외부 상호연결부(702)가 도시되어 있다.
설명을 목적으로, 외부 상호연결부(702)가 어레이 구성으로 도시되어 있지만, 외부 상호연결부(702)는 일부의 위치에서는 생략되어 있는 것과 같은 다른 구성 방식으로 패키지 기판(704) 위에 배치될 수 있다는 점을 이해해야 한다. 또한 설명을 목적으로, 집적회로 패키지-온-패키지 시스템(700)이 라미네이트 형태의 캐리어로서 패키지 기판(704)으로 도시되어 있지만, 집적회로 패키지 시스템(100)은 패키지 기판(704)용으로 다른 형태, 즉 리드프레임(미도시)으로부터 형성되어 있는 리드(미도시)와 같은 형태의 캐리어를 구비할 수 있다는 점을 이해해야 한다.
도 8을 참조하면, 도 8은 도 7에서 라인 8-8을 따르는 집적회로 패키지-온-패키지 시스템(700)의 단면을 도시하고 있다. 플립 칩과 같은 제1 소자 구조물(806)은 패키지 기판(704) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(100)은 제1 소자 구조물(806) 위에 장착되는 것이 바람직하고, 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(808)를 사용하여 패키지 기판(704)과 연결하는 것이 바람직하다. 제1 내부 상호연결부(808)는 집적회로 패키지 시스템(100) 의 하부 접속 구조물(210)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(812)는 상부 접속 구조물(102)의 제1 주변부 패드(104)와 패키지 기판(704)을 연결하는 것이 바람직하다. 에폭시 몰딩 화합물(EMC) 같은 패키지 봉지재(818)는 집적회로 패키지 시스템(100), 제1 소자 구조물(806), 제1 내부 상호연결부(808) 및 패키지 기판(704) 위의 제2 내부 상호연결부(812)를 덮는다. 패키지 봉지재(818)는 상부 접속 구조물(102)의 제1 내부 패드(106)를 노출시키는 함몰부(820)를 포함하는 것이 바람직하다.
봉지된 집적회로와 같은 제2 소자 구조물(822)은, 집적회로 패키지-온-패키지 시스템(700)을 구성하는 함몰부(820) 내에서 제1 내부 패드(106) 위에 장착되는 것이 바람직하다. 솔더 볼과 같은 도전성 볼(824)들은 집적회로 패키지 시스템(100)의 제1 내부 패드(106)와 제2 소자 구조물(822)을 연결하는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(100)는, 상부 접속 구조물(102)과 하부 접속 구조물(210)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(102)은, 제2 소자 구조물(822)과 집적회로 패키지-온-패키지 시스템(700)의 다른 부분 및 외부 상호연결부(702)를 통해 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다. 하부 접속 구조물(210)은 집적회로 패키지 시스템(100)과 집적회로 패키지-온-패키지 시스템(700)의 다른 부분 및 주 위의 시스템 레벨 사이의 전기 접속 경로를 제공하는 것이 바람직하다.
도 9를 참조하면, 도 9는 본 발명의 제6 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 2의 집적회로 패키지 시스템(100)을 구비하는 집적회로 패키지-온-패키지 시스템(900)의 단면을 도시하고 있다. 플립 칩과 같은 제1 소자 구조물(906)은 패키지 기판(904) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(100)은 제1 소자 구조물(906) 위에 장착되는 것이 바람직하고, 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(908)를 가지고서 패키지 기판(904)에 연결되는 것이 바람직하다. 제1 내부 상호연결부(908)는 집적회로 패키지 시스템(100)의 하부 접속 구조물(210)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(912)는 상부 접속 구조물(102)의 제1 주변부 패드(104)와 패키지 기판(904)을 연결하는 것이 바람직하다. 장착 구조물(914)은 집적회로 패키지 시스템(100)의 하부 접속 구조물(210)의 주변부와 패키지 기판(904) 사이에 위치하는 것이 바람직하다. 장착 구조물(914)은 다양한 구조로 될 수 있다. 예를 들면, 장착 구조물(914)은 집적회로 다이, 재배선층(RDL)을 제공하는 구조물, 또는 이들의 조합된 구조일 수 있다. 본드 와이어 또는 리본 본드 와이어 같은 제3 내부 상호연결부(916)는 장착 구조물(914)과 패키지 기판(904)을 전기적으로 연결하는 것이 바람직하다.
에폭시 몰딩 화합물(EMC) 같은 패키지 봉지재(918)는 패키지 기판(904) 위의 제1 소자 구조물(906), 제1 내부 상호연결부(908), 제2 내부 상호연결부(912), 장착 구조물(914) 및 제3 내부 상호연결부(916)를 덮는다. 패키지 봉지재(918)는 상 부 접속 구조물(102)의 제1 내부 패드(106)를 노출시키는 함몰부(920)를 포함하는 것이 바람직하다.
봉지된 집적회로와 같은 제2 소자 구조물(922)은, 함몰부(920) 내에서 제1 내부 패드(106) 위에 장착되는 것이 바람직하다. 솔더 볼과 같은 도전성 볼(924)들은 집적회로 패키지 시스템(100)의 제1 내부 패드(106)와 제2 소자 구조물(922)을 연결하는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(100)은 상부 접속 구조물(102)과 하부 접속 구조물(210)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(102)은, 제2 소자 구조물(922)과 집적회로 패키지-온-패키지 시스템(900)의 다른 부분 및 솔더 볼과 같은 외부 상호연결부(902)를 통해 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨(미도시) 사이에 전기 접속 경로를 제공하는 것이 바람직하다. 외부 상호연결부(902)는 패키지 기판(904)의 아래쪽에 부착되는 것이 바람직하다. 하부 접속 구조물(210)은 집적회로 패키지 시스템(100)과 집적회로 패키지-온-패키지 시스템(900)의 다른 부분 및 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다.
도 10을 참조하면, 도 10은 본 발명의 제7 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 3의 집적회로 패키지 시스템(300)을 구비하는 집적회로 패키지-온-패키지 시스템(1000)의 단면을 도시하고 있다. 플립 칩과 같은 제1 소자 구조물(1006)은 패키지 기판(1004) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(300)은 제1 소자 구조물(1006) 위에 장착되는 것이 바람직하고, 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(1008)를 가지고서 패키지 기판(1004)에 연결되는 것이 바람직하다. 제1 내부 상호연결부(1008)는 집적회로 패키지 시스템(300)의 하부 접속 구조물(310)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(1012)는 상부 접속 구조물(302)의 제1 주변부 패드(304)와 패키지 기판(1004)을 연결하는 것이 바람직하다. 에폭시 몰딩 화합물(EMC) 같은 패키지 봉지재(1018)는 패키지 기판(1004) 위의 제1 소자 구조물(1006), 제1 내부 상호연결부(1008) 및 제2 내부 상호연결부(1012)를 덮는다. 패키지 봉지재(1018)는 상부 접속 구조물(302)의 제1 내부 패드(306)를 노출시키는 함몰부(1020)를 포함하는 것이 바람직하다.
플립 칩과 같은 제2 소자 구조물(1022)은, 집적회로 패키지-온-패키지 시스템(1000)을 구성하는 함몰부(1020) 내에서 제1 내부 패드(306) 위에 장착되는 것이 바람직하다. 솔더 범프와 같은 도전성 볼(1024)들은 집적회로 패키지 시스템(300)의 제1 내부 패드(306)와 제2 소자 구조물(1022)을 연결하는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(300)은 상부 접속 구조물(302)과 하부 접속 구조물(310)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(302)은, 제2 소자 구조물(1022)과 집적회로 패키지-온-패키지 시스템(1000)의 다른 부분 및 외부 상호연결부(1002)를 통해 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨(미도시) 간에 전기 접속 경로를 제공하는 것이 바람직하다. 하부 접속 구조물(310)은 집적회로 패키지 시스템(300)과 집적회로 패키지-온-패키지 시스템(1000)의 다른 부분 및 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다.
도 11을 참조하면, 도 11은 본 발명의 제8 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 2의 집적회로 패키지 시스템(100)을 구비하는 집적회로 패키지-온-패키지 시스템(1100)의 단면을 도시하고 있다. 라미네이트 기판, 재배선층(RDL)을 구비하는 구조물, 또는 집적회로 소자와 같은 제1 소자 구조물(1106)은 패키지 기판(1104) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(100)은 제1 소자 구조물(1106) 위에 장착되는 것이 바람직하다. 솔더 범프 같은 도전성 구조물(1110)은, 제1 소자 구조물(1106)을 집적회로 패키지 시스템(100)과 패키지 기판(1004) 양쪽에 연결하는 것이 바람직하다.
집적회로 패키지 시스템(100)은 또한 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(1108)를 가지고서 패키지 기판(1104)에 연결되는 것이 바람직하다. 제1 내부 상호연결부(1108)는 집적회로 패키지 시스템(100)의 하부 접속 구조물(210)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(1112)는 상부 접속 구조물(102)의 제1 주변부 패드(104)와 패키지 기판(1104)을 연결하는 것이 바람직하다. 에폭시 몰딩 화합물(EMC) 같은 패키지 봉지재(1118)는 패키지 기판(1104) 위의 제1 소자 구조물(1106), 제1 내부 상호연결부(1108), 및 제2 내부 상호연결부(1112)를 덮는다. 패키지 봉지재(1118)는 상부 접속 구조물(102)의 제1 내부 패드(106)를 노출시키는 함몰부(1120)를 포함하는 것이 바람직하다.
봉지된 집적회로와 같은 제2 소자 구조물(1122)은, 집적회로 패키지-온-패키지 시스템(1100)을 구성하는 함몰부(1120) 내에서 제1 내부 패드(106) 위에 장착되는 것이 바람직하다. 솔더 볼과 같은 도전성 볼(1124)들은 집적회로 패키지 시스템(100)의 제1 내부 패드(106)와 제2 소자 구조물(1122)을 연결하는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(100)은 상부 접속 구조물(102)과 하부 접속 구조물(210)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(102)은, 제2 소자 구조물(1122)과 집적회로 패키지-온-패키지 시스템(1100)의 다른 부분 및 외부 상호연결부(1102)를 통해 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨(미도시) 간에 전기 접속 경로를 제공하는 것이 바람직하다. 하부 접속 구조물(210)은 집적회로 패키지 시스템(100)과 집적회로 패키지-온-패키지 시스템(1100)의 다른 부분 및 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다.
도 12를 참조하면, 도 12는 본 발명의 제9 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 2의 집적회로 패키지 시스템(100)을 구비하는 집적회로 패키지-온-패키지 시스템(1200)의 단면을 도시하고 있다. 플립 칩과 같은 제1 소자 구조물(1206)은 패키지 기판(1204) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(100)은 제1 소자 구조물(1206) 위에 장착되는 것이 바람직하고, 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(1208)로 패키지 기판(1204)에 연결되는 것이 바람직하다. 제1 내부 상호연결부(1208)는 집적회로 패키지 시스 템(100)의 하부 접속 구조물(210)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(1212)는 상부 접속 구조물(102)의 제1 주변부 패드(104)와 패키지 기판(1204)을 연결하는 것이 바람직하다. 식재된 소자(embeded device)(1214)는, 제2 내부 상호연결부(1212)의 연결을 방해하지 않으면서 집적회로 패키지 시스템(100)의 상부 접속 구조물(102) 위에 위치하는 것이 바람직하다. 식재된 소자(1214)는 다양한 구조물일 수 있다. 예를 들면, 식재된 소자(1214)는 집적회로 다이, 재배선층(RDL)을 구비하는 구조물, 또는 이들의 조합일 수 있다. 본드 와이어 또는 리본 본드 와이어와 같은 제3 내부 상호연결부(1216)는 식재된 소자(1214)와 제1 주변부 패드(104)를 전기적으로 연결하는 것이 바람직하다.
에폭시 몰딩 화합물(EMC)과 같은 패키지 봉지재(1218)는 패키지 기판(1204) 위의 제1 소자 구조물(1206), 제1 내부 상호연결부(1208), 제2 내부 상호연결부(1212), 식재된 소자(1214) 및 제3 내부 상호연결부(1216)를 덮는다. 패키지 봉지재(1218)는 상부 접속 구조물(102)의 제1 내부 패드(106)를 노출시키는 함몰부(1220)를 포함하는 것이 바람직하다.
봉지된 집적회로와 같은 제2 소자 구조물(1222)은, 함몰부(1220) 내에서 제1 내부 패드(106) 위에 장착되는 것이 바람직하다. 솔더 볼과 같은 도전성 볼(1224)들은 집적회로 패키지 시스템(100)의 제1 내부 패드(106)와 제2 소자 구조물(1222)을 연결하는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(100)은 상부 접속 구조물(102)과 하부 접속 구조물(210)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(102)은, 제2 소자 구조물(1222)과 집적회로 패키지-온-패키지 시스템(1200)의 다른 부분 및 솔더 볼과 같은 외부 상호연결부(1202)를 통해 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨(미도시) 간에 전기 접속 경로를 제공하는 것이 바람직하다. 외부 상호연결부(1202)는 패키지 기판(1204)의 아래쪽에 부착되는 것이 바람직하다. 하부 접속 구조물(210)은 집적회로 패키지 시스템(100)과 집적회로 패키지-온-패키지 시스템(1200)의 다른 부분 및 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다.
도 13을 참조하면, 도 13은 본 발명의 제10 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 3의 집적회로 패키지 시스템(300)을 구비하는 집적회로 패키지-온-패키지 시스템(1300)의 단면을 도시하고 있다. 플립 칩과 같은 제1 소자 구조물(1306)은 패키지 기판(1304) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(300)은 제1 소자 구조물(1306) 위에 장착되는 것이 바람직하고, 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(1308)를 통해 패키지 기판(1304)에 연결되는 것이 바람직하다. 제1 내부 상호연결부(1308)는 집적회로 패키지 시스템(300)의 하부 접속 구조물(310)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(1312)는 상부 접속 구조물(302)의 제1 주변부 패드(304)와 패키지 기판(1304)을 연결하는 것이 바람직하다. 에폭시 몰딩 화합물(EMC)과 같은 패키지 봉지재(1318)는 패키지 기 판(1304) 위의 제1 소자 구조물(1306), 제1 내부 상호연결부(1308) 및 제2 내부 상호연결부(1312)를 덮는다. 패키지 봉지재(1318)는 상부 접속 구조물(302)의 제1 내부 패드(306)를 노출시키는 함몰부(1320)를 포함하는 것이 바람직하다.
플립 칩과 같은 제2 소자 구조물(1322)은 함몰부(1320) 내에서 제1 내부 패드(306) 위에 장착되는 것이 바람직하다. 솔더 범프와 같은 도전성 볼(1324)들은 집적회로 패키지 시스템(300)의 제1 내부 패드(306)와 제2 소자 구조물(1322)을 연결하는 것이 바람직하다. 수동 소자와 같은 제3 소자 구조물(1330)도 또한 함몰부(1320) 내에서 제1 내부 패드(306) 위에 장착되는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(300)은 상부 접속 구조물(302)과 하부 접속 구조물(310)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(302)은, 제2 소자 구조물(1322), 제3 소자 구조물(1330), 또는 이들의 조합을 집적회로 패키지-온-패키지 시스템(1300)의 다른 부분 및 외부 상호연결부(1302)를 통해 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨(미도시) 간에 전기 접속 경로를 제공하는 것이 바람직하다. 하부 접속 구조물(310)은 집적회로 패키지 시스템(300)과 집적회로 패키지-온-패키지 시스템(1300)의 다른 부분 및 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다.
도 14를 참조하면, 도 14는 본 발명의 제11 실시예로서, 도 14에서 라인 14-14를 따르는 저면도로 예시되는, 도 3의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템(1400)의 단면을 도시하고 있다. 집적회로 다이와 같 은 제1 소자 구조물(1406)은 패키지 기판(1404) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(300)은 제1 소자 구조물(1406)과 패키지 기판(1404) 간의 본드 와이어 또는 리본 본드 와이어와 같은 전기적 연결부(1407)를 방해하지 않으면서, 제1 소자 구조물(1406) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(300)은, 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(1408)를 통해 패키지 기판(1404)에 연결되는 것이 바람직하다. 제1 내부 상호연결부(1408)는 집적회로 패키지 시스템(300)의 하부 접속 구조물(310)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(1412)는 상부 접속 구조물(302)의 제1 주변부 패드(304)와 패키지 기판(1404)을 연결하는 것이 바람직하다. 에폭시 몰딩 화합물(EMC)과 같은 패키지 봉지재(1418)는 패키지 기판(1404) 위의 제1 소자 구조물(1406), 전기적 연결부(1407), 제1 내부 상호연결부(1408) 및 제2 내부 상호연결부(1412)를 덮는다. 패키지 봉지재(1418)는 상부 접속 구조물(302)의 제1 내부 패드(306)를 노출시키는 함몰부(1420)를 포함하는 것이 바람직하다.
플립 칩과 같은 제2 소자 구조물(1422)은 함몰부(1420) 내에서 제1 내부 패드(306) 위에 장착되는 것이 바람직하다. 솔더 범프와 같은 도전성 볼(1424)들은 집적회로 패키지 시스템(300)의 제1 내부 패드(306)와 제2 소자 구조물(1422)을 연결하는 것이 바람직하다. 수동 소자와 같은 제3 소자 구조물(1430)도 또한 함몰부(1420) 내에서 제1 내부 패드(306) 위에 장착되는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(300)은 상부 접속 구조물(302)과 하부 접속 구조물(310)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(302)은, 제2 소자 구조물(1422), 제3 소자 구조물(1430), 또는 이들의 조합을 집적회로 패키지-온-패키지 시스템(1400)의 다른 부분 및 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨(미도시) 간에 외부 상호연결부(1402)를 통해 전기 접속 경로를 제공하는 것이 바람직하다. 하부 접속 구조물(310)은 집적회로 패키지 시스템(300)과 집적회로 패키지-온-패키지 시스템(1400)의 다른 부분 및 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다.
도 15를 참조하면, 도 15는 본 발명의 제12 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 5의 집적회로 패키지 시스템(400)을 구비하는 집적회로 패키지-온-패키지 시스템(1500)의 단면을 도시하고 있다. 플립 칩과 같은 제1 소자 구조물(1506)은 패키지 기판(1504) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(400)은 제1 소자 구조물(1506) 위에 장착되는 것이 바람직하고, 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(1508)를 가지고서 패키지 기판(1504)에 연결되는 것이 바람직하다. 제1 내부 상호연결부(1508)는 집적회로 패키지 시스템(400)의 하부 접속 구조물(512)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(1512)는 상부 접속 구조물(402)의 제1 주변부 패드(404)와 패키지 기판(1504)을 연결하는 것이 바람직하다. 에폭시 몰딩 화합물(EMC)과 같은 패키지 봉지재(1518)는 패키지 기판(1504) 위의 제1 소자 구조물(1506), 제1 내부 상호연결부(1508) 및 제2 내부 상 호연결부(1512)를 덮는다. 패키지 봉지재(1518)는 상부 접속 구조물(402)의 제1 내부 패드(406)를 노출시키는 함몰부(1520)를 포함하는 것이 바람직하다.
봉지된 집적회로와 같은 제2 소자 구조물(1522)은 집적회로 패키지-온-패키지 시스템(1500)을 구성하는 함몰부(1520) 내에서 제1 내부 패드(406) 위에 장착되는 것이 바람직하다. 솔더 범프와 같은 도전성 볼(1524)들은 집적회로 패키지 시스템(400)의 제1 내부 패드(406)와 제2 소자 구조물(1522)을 연결하는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(400)은 상부 접속 구조물(402)과 하부 접속 구조물(512)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(402)은, 제2 소자 구조물(1522)을 집적회로 패키지-온-패키지 시스템(1500)의 다른 부분 및 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨(미도시) 간에 외부 상호연결부(1502)를 통해 전기 접속 경로를 제공하는 것이 바람직하다. 하부 접속 구조물(512)은 집적회로 패키지 시스템(400)과 집적회로 패키지-온-패키지 시스템(1500)의 다른 부분 및 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다.
도 16을 참조하면, 도 16은 본 발명의 제12 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 6의 집적회로 패키지 시스템(600)을 구비하는 집적회로 패키지-온-패키지 시스템(1600)의 단면을 도시하고 있다. 플립 칩과 같은 제1 소자 구조물(1606)은 패키지 기판(1604) 위에 장착되는 것이 바람직하다. 집적회로 패키지 시스템(600)은 제1 소자 구조물(1606) 위에 장착되는 것이 바람직하 고, 솔더 볼 또는 솔더 범프와 같은 제1 내부 상호연결부(1608)를 통해 패키지 기판(1604)에 연결되는 것이 바람직하다. 제1 내부 상호연결부(1608)는 집적회로 패키지 시스템(600)의 하부 접속 구조물(612)에 연결되는 것이 바람직하다.
본드 와이어 또는 리본 본드 와이어 같은 제2 내부 상호연결부(1612)는 상부 접속 구조물(602)의 제1 주변부 패드(604)와 패키지 기판(1604)을 연결하는 것이 바람직하다. 에폭시 몰딩 화합물(EMC)과 같은 패키지 봉지재(1618)는 패키지 기판(1604) 위의 제1 소자 구조물(1606), 제1 내부 상호연결부(1608) 및 제2 내부 상호연결부(1612)를 덮는다. 패키지 봉지재(1618)는 상부 접속 구조물(602)의 제1 내부 패드(606)를 노출시키는 함몰부(1620)를 포함하는 것이 바람직하다.
봉지된 집적회로와 같은 제2 소자 구조물(1622)은 집적회로 패키지-온-패키지 시스템(1600)을 구성하는 함몰부(1620) 내에서 제1 내부 패드(604) 위에 장착되는 것이 바람직하다. 솔더 범프와 같은 도전성 볼(1624)들은 집적회로 패키지 시스템(600)의 제1 내부 패드(606)와 제2 소자 구조물(1622)을 연결하는 것이 바람직하다.
전술한 바와 같이, 집적회로 패키지 시스템(600)은 상부 접속 구조물(602)과 하부 접속 구조물(612)을 구비하는 하부 및 상부로부터의 듀얼 접속 옵션을 제공하는 것이 바람직하다. 상부 접속 구조물(602)은, 제2 소자 구조물(1622)을 집적회로 패키지-온-패키지 시스템(1600)의 다른 부분 및 인쇄회로 기판 또는 다른 집적회로 패키지 시스템과 같은 주위의 시스템 레벨(미도시) 간에 외부 상호연결부(1602)를 통해 전기 접속 경로를 제공하는 것이 바람직하다. 하부 접속 구조물(612)은 집적 회로 패키지 시스템(600)과 집적회로 패키지-온-패키지 시스템(1600)의 다른 부분 및 주위의 시스템 레벨 간에 전기 접속 경로를 제공하는 것이 바람직하다.
도 17을 참조하면, 도 17은 본 발명의 일 실시예로서, 집적회로 패키지 시스템(100)을 제조하기 위한 집적회로 패키징 방법(1700)의 플로챠트를 도시하고 있다. 상기 방법(1700)은, 블록(1702)에서 집적회로 다이를 하부 접속 구조물에 연결하는 단계; 블록(1704)에서 하부 접속 구조물이 노출되어 있는 하부 접속 구조물과 상기 집적회로 다이 위에 접착성 봉지재를 놓는 단계; 및 블록(1706)에서 상기 하부 접속 구조물과 대향하는 측면에 있는 접착성 봉지재 위에 상부 접속 구조물을 위치시키는 단계를 포함한다.
도 1은 본 발명의 제1 실시예인 집적회로 패키지 시스템의 평면도이다.
도 2는 도 1에서 라인 2-2를 따르는, 상기 집적회로 패키지 시스템의 단면도이다.
도 3은 본 발명의 제2 실시예로서, 도 1에서 라인 2-2를 따르는 평면도로 예시되는, 상기 집적회로 패키지 시스템의 단면도이다.
도 4는 본 발명의 제3 실시예인 집적회로 패키지 시스템의 평면도이다.
도 5는 도 4에서 라인 5-5를 따르는, 상기 집적회로 패키지 시스템의 단면도이다.
도 6은 본 발명의 제4 실시예로서, 도 4에서 라인 5-5를 따르는 평면도로 예시되는, 상기 집적회로 패키지 시스템의 단면도이다.
도 7은 본 발명의 제5 실시예로서, 도 1의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 저면도이다.
도 8은 도 7에서 라인 8-8을 따르는, 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 9는 본 발명의 제6 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 2의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 10은 본 발명의 제7 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 3의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 11은 본 발명의 제8 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 2의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 12는 본 발명의 제9 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 2의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 13은 본 발명의 제10 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 3의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 14는 본 발명의 제11 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 3의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 15는 본 발명의 제12 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 5의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 16은 본 발명의 제12 실시예로서, 도 7에서 라인 8-8을 따르는 저면도로 예시되는, 도 6의 집적회로 패키지 시스템을 구비하는 집적회로 패키지-온-패키지 시스템의 단면도이다.
도 17은 본 발명의 일 실시예에서 집적회로 패키지 시스템을 제조하기 위한 집적회로 패키징 방법의 플로챠트이다.

Claims (10)

  1. 집적회로 다이(212)를 하부 접속 구조물(210)에 연결하는 단계와;
    상기 하부 접속 구조물(210)이 외부로 노출된 상태로, 상기 집적회로 다이(212) 및 상기 하부 접속 구조물(210) 위에 접착성 봉지재(222)를 배치하는 단계와;
    상기 접착성 봉지재(222) 위쪽의 상기 하부 접속 구조물(210)과 대향하는 위치에 상부 접속 구조물(102)을 배치하는 단계를 포함하는 집적회로 패키징 방법.
  2. 제1항에 있어서, 집적회로 다이(312)의 비활성 측면(314)과 배면 접착제(318)를 부착하는 단계와,
    배면 접착제(318)가 외부로 노출된 상태로, 상기 집적회로 다이(312) 위에 접착성 봉지재(322)를 배치하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  3. 제1항 또는 제2항에 있어서, 상기 상부 접속 구조물(102)이 외부로 노출된 상태로, 상기 접착성 봉지재(222) 위에 상부 접속 구조물(102)을 배치하는 것을 특징으로 하는 집적회로 패키징 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 접착성 봉지재(410) 위에 상부 접속 구조물(402)을 배치하는 단계는, 상부 접속 구조물(402)이 외부로 노출된 상태로, 상부 접속 구조물(402)을 접착성 봉지재(410)로 둘러싸는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 하부 접속 구조물(302)이 외부로 노출된 상태로, 집적회로 다이(312) 위에 접착성 봉지재(322)를 배치하는 단계는 하부 접속 구조물(302)을 둘러싸는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  6. 하부 접속 구조물(210);
    상기 하부 접속 구조물(210)에 연결되어 있는 집적회로 다이(212);
    상기 하부 접속 구조물(210)이 외부로 노출된 상태로, 상기 집적회로 다이(212) 및 상기 하부 접속 구조물(210) 위에 배치되어 있는 접착성 봉지재(222); 및
    상기 접착성 봉지재(222) 위쪽의 상기 하부 접속 구조물(210)과 대향하는 위치에 배치되어 있는 상부 접속 구조물(102)을 포함하는 집적회로 패키지 시스템.
  7. 제6항에 있어서, 집적회로 다이(312)의 비활성 측면(314)에 부착되어 있는 배면 접착제(318)와,
    접착성 봉지재(322)에 의해 배면 접착제(318)가 외부로 노출된 상태로, 집적 회로 다이(312) 위에 배치되어 있는 접착성 봉지재(322)를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  8. 제6항 또는 제7항에 있어서, 접착성 봉지재(222) 위에 배치되어 있는 상부 접속 구조물(102)은, 접착성 봉지재(222)에 의해 노출되어 있는 상부 접속 구조물(102)을 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 접착성 봉지재(410) 위에 배치되어 있는 상부 접속 구조물(402)은, 상부 접속 구조물(402)이 노출되는 상태로 접착성 봉지재(410)로 둘러싸여 있는 상부 접속 구조물(402)을 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 하부 접속 구조물(302)이 노출되는 상태로 집적회로 다이(312) 위에 배치되어 있는 접착성 봉지재(322)는, 접착성 봉지재(322)로 둘러싸여 있는 하부 접속 구조물(302)을 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
KR1020080061132A 2007-06-26 2008-06-26 듀얼 접속부를 구비하는 집적회로 패키지 시스템 KR101521255B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/768,640 2007-06-26
US11/768,640 US7884457B2 (en) 2007-06-26 2007-06-26 Integrated circuit package system with dual side connection

Publications (2)

Publication Number Publication Date
KR20080114622A true KR20080114622A (ko) 2008-12-31
KR101521255B1 KR101521255B1 (ko) 2015-05-20

Family

ID=40159435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061132A KR101521255B1 (ko) 2007-06-26 2008-06-26 듀얼 접속부를 구비하는 집적회로 패키지 시스템

Country Status (3)

Country Link
US (2) US7884457B2 (ko)
KR (1) KR101521255B1 (ko)
TW (1) TWI384612B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409924B (zh) * 2007-09-12 2013-09-21 Advanced Semiconductor Eng 半導體封裝體及其製造方法
US7901987B2 (en) * 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
US7968979B2 (en) * 2008-06-25 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with conformal shielding and method of manufacture thereof
US7812449B2 (en) * 2008-09-09 2010-10-12 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
US7994624B2 (en) * 2008-09-24 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with adhesive segment spacer
US8487420B1 (en) * 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8406004B2 (en) 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US20100244223A1 (en) * 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US8710634B2 (en) * 2009-03-25 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
JP5707902B2 (ja) * 2010-12-02 2015-04-30 ソニー株式会社 半導体装置及びその製造方法
US20130082365A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
US8659144B1 (en) * 2011-12-15 2014-02-25 Marvell International Ltd. Power and ground planes in package substrate
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
US9607971B2 (en) 2012-06-04 2017-03-28 Sony Corporation Semiconductor device and sensing system
TWI483377B (zh) * 2012-09-24 2015-05-01 Universal Scient Ind Shanghai 封裝結構及其製造方法
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US11854837B2 (en) * 2021-04-22 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5739581A (en) * 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US5780924A (en) 1996-05-07 1998-07-14 Lsi Logic Corporation Integrated circuit underfill reservoir
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US6057598A (en) * 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
SG111919A1 (en) 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
KR20030075860A (ko) 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
KR100541393B1 (ko) * 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
TWI225296B (en) * 2003-12-31 2004-12-11 Advanced Semiconductor Eng Chip assembly package
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
US20050212132A1 (en) * 2004-03-25 2005-09-29 Min-Chih Hsuan Chip package and process thereof
US20070262470A1 (en) * 2004-10-21 2007-11-15 Matsushita Electric Industrial Co., Ltd. Module With Built-In Semiconductor And Method For Manufacturing The Module
TWI249208B (en) * 2004-12-21 2006-02-11 Advanced Semiconductor Eng Wafer level packaging process and wafer level chip scale package structure
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7947535B2 (en) 2005-10-22 2011-05-24 Stats Chippac Ltd. Thin package system with external terminals
US7288835B2 (en) * 2006-03-17 2007-10-30 Stats Chippac Ltd. Integrated circuit package-in-package system
TWI315095B (en) * 2006-10-12 2009-09-21 Advanced Semiconductor Eng Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same

Also Published As

Publication number Publication date
US7884457B2 (en) 2011-02-08
US8501535B2 (en) 2013-08-06
US20110115098A1 (en) 2011-05-19
KR101521255B1 (ko) 2015-05-20
TWI384612B (zh) 2013-02-01
US20090001612A1 (en) 2009-01-01
TW200905856A (en) 2009-02-01

Similar Documents

Publication Publication Date Title
KR101521255B1 (ko) 듀얼 접속부를 구비하는 집적회로 패키지 시스템
US7279786B2 (en) Nested integrated circuit package on package system
US8704349B2 (en) Integrated circuit package system with exposed interconnects
US7977579B2 (en) Multiple flip-chip integrated circuit package system
US6184580B1 (en) Ball grid array package with conductive leads
US5734201A (en) Low profile semiconductor device with like-sized chip and mounting substrate
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
US5684330A (en) Chip-sized package having metal circuit substrate
US20070273014A1 (en) System in package module
US6943057B1 (en) Multichip module package and fabrication method
KR20090065434A (ko) 플립 칩을 갖춘 집적회로 패키지 시스템
TWI517333B (zh) 具雙重連接性之積體電路封裝系統
KR20100108296A (ko) 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
KR20080063097A (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
US9318403B2 (en) Integrated circuit packaging system with magnetic film and method of manufacture thereof
US8334171B2 (en) Package system with a shielded inverted internal stacking module and method of manufacture thereof
US10068841B2 (en) Apparatus and methods for multi-die packaging
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN108447829B (zh) 封装结构及其制法
CN108807294B (zh) 封装结构及其制法
US7327025B2 (en) Heat spreader for thermally enhanced semiconductor package
CN220474621U (zh) 线路载板及电子封装体
KR20110030090A (ko) 반도체 패키지 및 그 제조방법
KR20050074251A (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 5