TWI483377B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI483377B
TWI483377B TW101134912A TW101134912A TWI483377B TW I483377 B TWI483377 B TW I483377B TW 101134912 A TW101134912 A TW 101134912A TW 101134912 A TW101134912 A TW 101134912A TW I483377 B TWI483377 B TW I483377B
Authority
TW
Taiwan
Prior art keywords
region
exposed
conductive contact
package structure
cover layer
Prior art date
Application number
TW101134912A
Other languages
English (en)
Other versions
TW201413911A (zh
Inventor
Jenchun Chen
Hsin Chin Chang
Original Assignee
Universal Scient Ind Shanghai
Universal Global Scient Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Shanghai, Universal Global Scient Ind Co filed Critical Universal Scient Ind Shanghai
Priority to TW101134912A priority Critical patent/TWI483377B/zh
Priority to US13/744,033 priority patent/US8742573B2/en
Priority to FR1353160A priority patent/FR2996051B1/fr
Priority to DE102013103578.7A priority patent/DE102013103578B4/de
Publication of TW201413911A publication Critical patent/TW201413911A/zh
Application granted granted Critical
Publication of TWI483377B publication Critical patent/TWI483377B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

封裝結構及其製造方法
本發明有關於一種封裝結構及其製造方法，且特別是有關於一種可提升封裝空間利用率的封裝結構及其製造方法。
現今的電子產品已常見於娛樂、通訊、功率轉換、網路、電腦及消費產品之領域。電子產品亦可見於軍事應用、航空、汽車、工業控制器、與辦公室設備。從系統觀點來看，現今的電子產品講求輕薄短小，使得電子元件與線路的分布密度過高，而使用者對於系統加快處理速度(processing speed)與縮小尺寸的需求也日益增加，除了需要維持高效能且穩定的品質，更必須節省空間以達到輕薄短小的目的。
系統的效能與整個系統架構有關，雖然目前晶圓製程之矽穿孔技術(Through Silicon Via,TSV)強調晶片堆疊可有效節省空間與線路長度，但是縮減的線路長度有限，多為毫微米或微米等級。當電子產品的發展日漸趨向微小化的形式，可符合電性上效能穩定的需求且具有較小及較薄體積的封裝結構，一直是電子產品設計上的追求。
本發明實施例之主要目的，在於提供一種封裝結構及其製造方法，其利用基板上之電子元件的高度差異，形成具有凹部之第一覆蓋層，而將線路層上移至基板上之至少一個電子 元件的上方，可達到微小化與降低成本的效果。
本發明實施例提供一種封裝結構，包括一基板、複數個第一電子元件、至少一第二電子元件、一第一覆蓋層以及一線路層。基板之一表面上具有一第一元件區域以及一第二元件區域。複數個第一電子元件設置於基板之第一元件區域內，所述複數個第一電子元件中的至少其中之一具有至少一第一導電接點。所述至少一第二電子元件設置於基板之第二元件區域。第一覆蓋層覆蓋所述第一元件區域以及第二元件區域，第一覆蓋層並具有一凹部以及至少一第一裸露區域。凹部是設置於所述至少一第二元件區域之上，而第一裸露區域暴露所述至少一第一導電接點。線路層覆蓋至少部分凹部以及所述暴露的至少一第一導電接點，且線路層是電性連接至所述至少一第一導電接點。
本發明實施例另提供一種封裝結構之製造方法，包括下列步驟。首先，配置複數個電子元件於一基板上，所述複數個電子元件中的至少一第一電子元件具有一第一導電接點。接著，形成一第一覆蓋層以包覆所述複數個電子元件，其中第一覆蓋層具有一凹部，凹部位於所述複數個電子元件中的至少一第二電子元件之上。然後，在第一覆蓋層上形成至少一第一裸露區域，以暴露所述至少一第一導電接點。最後，在第一覆蓋層上形成一線路層以覆蓋至少部分凹部以及所述暴露的至少一第一導電接點，且線路層電性連接至所述至少一第一導電接點。
綜上所述，本發明實施例提出的封裝結構及其製造方法，透過基板上之至少一個電子元件上方之線路層，可提供電子系統於單一封裝結構內完成電子元件之立體封裝，並可縮短線路長度，以有效增加電子系統在電性上的效能，並可減少基板表面之使用面積，以提升封裝結構之空間利用率等。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
 〔封裝結構及其製造方法之實施例〕
請一併參閱圖1A至圖1D，圖1A至圖1B是本發明一實施例之封裝結構100在製造過程中的俯視示意圖；圖1C顯示圖1B中之封裝結構100沿1C-1C線的剖面示意圖；圖1D顯示圖1B中之封裝結構100沿1D-1D線的剖面示意圖。封裝結構100包括基板110、複數個電子元件(包括第一電子元件121及第二電子元件122)、第一覆蓋層130以及線路層140。如圖1A所示，基板110可以為任何支撐電子元件(包括第一電子元件121及第二電子元件122)並可提供電子元件(包括第一電子元件121及第二電子元件122)電性連接功能的載體，例如印刷電路板(Printed Wiring Board,PWB)或軟硬電路板(flex-rigid wiring board)。基板 110包括至少一個接墊113與頂線路層(未繪示)。接墊113是導電材料所製成，以電性連接至導電線路(未繪示)或是其他功能的平面(未繪示)。於本實施例中，所述至少一個接墊113為接地墊，並電性連接至接地面(未繪示)，其中，接墊113與線路層(未繪示)皆位於基板110上或埋入電路基板110。基板110之表面S包括承載面115，而承載面115具有一第一元件區域111以及一第二元件區域112。
首先，配置複數個電子元件(包括第一電子元件121及第二電子元件122)於基板110上。於本實施例中，第一元件區域111配置有複數個第一電子元件121，第一電子元件121例如為0402規格的被動元件，且至少一個第一電子元件121具有一個第一導電接點125。第一導電接點125是導電材料所製成，以提供電性連接。於本實施例中，第一導電接點125為第一電子元件121上的零件焊端(terminal)。第一導電接點125的數量可以依據實際需求而設計，本發明之實施例並不限制。在本實施例的封裝結構100中，第一導電接點125的數量為多個，但本發明之實施例並不限制。
第二元件區域112配置有至少一個第二電子元件122且具有至少一個第二導電接點127，第二電子元件122例如為控制晶片。如圖1A所示，第二電子元件122可以是一個，但本發明之實施例並不限制，第二元件區域112中的第二電子元件122可以是一個或複數個。所述至少一個 第二導電接點127同樣是導電材料所製成，以提供電性連接，而第二導電接點127的結構例如是基板110上的金屬墊、錫球或銀膠等。第二導電接點127的結構與數量是依據實際需求而設計，本發明之實施例並不限制，於其他實施例中，第二導電接點127的數量可以僅為一個。值得一提的是，電子元件121、122的種類與規格是依據實際需求而設計，本發明之實施例並不限制。
接著，如圖1B所示，形成第一覆蓋層130以包覆電子元件121、122，其中第一覆蓋層130具有凹部135，凹部135位於至少一個第二電子元件122之上。第一覆蓋層130是以模封材料(molding material)對第一元件區域111與第二元件區域112進行一封膠製程所產生的絕緣層，以包覆電子元件121、122以及基板110。封膠製程例如為覆蓋成形製程(over-molding process)，而第一覆蓋層130的材質例如為環氧樹脂或矽膠。具體而言，由於設置於第二元件區域112上之至少一個第二電子元件122至承載面115的垂直高度小於設置於第一元件區域111上之第一電子元件121至承載面115的垂直高度，而第一覆蓋層130是以模封材料順形地覆蓋第一元件區域111與第二元件區域112上之電子元件121、122。藉此，以形成具有凹部135之第一覆蓋層130，而凹部135是設置於第二元件區域112之上，意即，凹部135是設置於所述至少一個第二電子元件122之上。
請參閱圖1C，於本具體實施例中，凹部135具有一個大致平行於承載面115之底面137以及四個大致垂直於底面137之側壁139。底面137的面積以及形狀，不小於所述至少一個第二電子元件122於承載面115之垂直投影的面積以及形狀。另外，於其他實施例中，具有凹部135之第一覆蓋層130也可利用模封模具並藉由轉注成型或壓注製程而形成，或利用精密銑刀並藉由切割製程移除部分第一覆蓋層130以形成凹部135，本發明之實施例在此不加以限制。
請同時參閱圖1B與圖1C，接著，在第一覆蓋層130上對應至少一個第一導電接點125之位置形成至少一個第一裸露區域131，以暴露所述至少一個第一導電接點125，並且在第一覆蓋層130上對應至少一個第二導電接點127之位置形成至少一個第二裸露區域132，以暴露所述至少一個第二導電接點127。於本實施例中，第一裸露區域131與第二裸露區域132皆為穿孔，而形成第一裸露區域131與第二裸露區域132的方法可皆採用雷射鑽孔製程(laser drilling process)。詳細而言，可將雷射鑽頭(未繪示)分別對準第一導電接點125以及第二導電接點127之位置，而對第一覆蓋層130進行鑽孔切割，以移除部分第一覆蓋層130，用以形成最小內徑例如皆為80微米之第一裸露區域131與第二裸露區域132。
藉此，形成在第一覆蓋層130上的至少一個第一裸露 區域131會暴露所述至少一個第一導電接點125，而形成在第一覆蓋層130上的至少一個第二裸露區域132會暴露所述至少一個第二導電接點127。另外，也可採用其他移除第一覆蓋層130之方法，例如電漿蝕刻、化學蝕刻或機械鑽孔等，以形成至少一個第一裸露區域131與至少一個第二裸露區域132，而分別暴露至少一個第一導電接點125與至少一個第二導電接點127。值得一提的是，第一裸露區域131與第二裸露區域132的大小與形狀及數量是依據實際需求而設計，本發明之實施例並不限制。
舉例而言，於其他實施例中，至少一個第一裸露區域131可為開口。進一步地說，至少一個第一導電接點125的結構可為零件焊端與放置於零件焊端上之銀膠或焊錫(solder)，而所述至少一個第一導電接點125之頂面可與第一覆蓋層130之表面平齊。再者，以模封材料對第一元件區域111與第二元件區域112進行封膠製程時，可藉由模封模具以使模封材料未覆蓋所述至少一個第一導電接點125之頂面。因此當完成封膠製程後，可直接形成具有至少一個第一裸露區域131之第一覆蓋層130，也就是說，不需要精密銑刀切割或鑽孔製程來形成第一覆蓋層130之第一裸露區域131。
另外，請同時參閱圖1B與圖1D，封裝結構100之第一覆蓋層130更可包括至少一個第三裸露區域133，而所述至少一個第三裸露區域133暴露基板110上之至少一個 接墊113。詳細而言，更可在第一覆蓋層130上對應至少一個接墊113之位置形成至少一個第三裸露區域133，以暴露基板110上所述至少一個接墊113。於本實施例中，第三裸露區域133可為穿孔，但形狀大小及數量亦不加以限制，第三裸露區域133的最小內徑例如為80微米，而形成第三裸露區域133之方式與形成第一裸露區域131的方式大致相同，固不再重複贅述。
請複一併參閱圖1B、圖1C與圖1D。最後，在第一覆蓋層130上形成線路層140，以覆蓋部分凹部135、暴露的至少一個第一導電接點125、暴露的至少一個第二導電接點127以及暴露的至少一個接墊113，且電性連接至至少一個第一導電接點125、至少一個第二導電接點127以及至少一個接墊113，而完成封裝結構100。於本具體實施例中，可先沉積導電材料以順形地覆蓋凹部135、至少一個第一裸露區域131、至少一個第二裸露區域132以及至少一個第三裸露區域133。具體地說，導電材料順形地覆蓋凹部135之底面137以及側壁139，並順形地覆蓋或填充至少一個第一裸露區域131之內側壁以及至少一個第一導電接點125，以電性連接至所述至少一個第一導電接點125。
同樣地，導電材料順形地覆蓋或填充至少一個第二裸露區域132之內側壁以及至少一個第二導電接點127，且順形地覆蓋至少一個第三裸露區域133之內側壁以及至少一個接墊113，以電性連接至所述至少一個第二導電接點 127以及所述至少一個接墊113。接著，以雷射燒蝕的方式圖案化部分所沉積之導電材料，以形成線路層140，但形成圖案化的方式並不加以限定。藉此，線路層140可透過至少一個第一裸露區域131電性連接至至少一個第一導電接點125，透過至少一個第二裸露區域132電性連接至至少一個第二導電接點127，並且透過至少一個第三裸露區域133電性連接至至少一個接墊113。
於本實施例中，沉積導電材料的方式例如為噴鍍(spray coating)、電鍍(electroplating)、無電鍍(electrolessplating)、蒸鍍或濺鍍(sputtering)等。線路層140的較佳厚度為介於200微米至1000微米，且線路層140可由例如金屬材料、合金材料、導電高分子材料或上述材料之組合沉積複數層導電材料所構成。另外，線路層140之圖案是所屬技術領域具有通常知識者可以依據實際的使用情況需求逕行設計，故本發明之實施例在此不加以限制。於其他實施例中，形成線路層140的方式可由提供一圖案化遮罩(mask)而完成，即設置遮罩於第一覆蓋層上再進行沉積導電材料製程。
於本實施例中，封裝結構100可更包括第三元件區域150，第三元件區域150設置於凹部135上。第三元件區域150可以具有(或配置)至少一個第三電子元件123。當配置第三電子元件123於凹部135之底面137上時，第三電子元件123可以透過線路層140電性連接至至少一個第一導電接點125、至少一個第二導電接點127及至少一個接墊 113，藉此電性連接至所述至少一個第一電子元件121、所述至少一個第二電子元件122及所述至少一個接墊113。如圖1B所示，第三元件區域150設置於凹部135之底面137。值得一提的是，第三元件區域150的大小與形狀是依據實際需求而設計，本發明之實施例並不限制，於其他實施例中，第三元件區域150也可設置於為凹部135之部分底面137及/或凹部135之部分側壁139。
詳細而言，如圖1C所示，線路層140是順形地覆蓋凹部135之底面137與側壁139，並透過至少一個第一裸露區域131電性連接至至少一個第一導電接點125、透過至少一個第二裸露區域132電性連接至至少一個第二導電接點127，且透過至少一個第三裸露區域133電性連接至至少一個接墊113。因此，配置於凹部135上之至少一個第三電子元件123可透過線路層140電性連接至至少一個第一導電接點125、至少一個第二導電接點127及至少一個接墊113。
值得一提的是，於本實施例中，第三電子元件123例如為0201規格的被動元件，另外，第三電子元件123的種類與規格是依據實際需求而設計，且第三電子元件123之配置方式與數量是依據實際需求並配合線路層140而設計，本發明之實施例並不限制。
〔封裝結構及其製造方法之另一實施例〕
請參照圖2A至圖2B，圖2A至圖2B是本發明另一實 施例之封裝結構100’在製造過程中的俯視示意圖。本實施例的封裝結構100’及其製造方法皆與前述實施例的封裝結構100及其製造方法二者大致相似，而以下僅針對本實施例與前述實施例之間的不同之處進行詳細說明。
如圖2A所示，首先，提供電路基板條101。電路基板條101具有多個基板110，而基板110是由電路基板條111上之多條切割線102所定義出來的。同樣地，每個基板110之承載面115皆具有一第一元件區域111以及一第二元件區域112。因此，可同時配置複數個電子元件(包括第一電子元件121及第二電子元件122)於各基板110上。
接著，如圖2B所示，形成第一覆蓋層130以包覆所述複數個電子元件121、122，並於第一覆蓋層130形成多個凹部135，而每個凹部135位於各基板110之至少一個第二電子元件122之上。於本實施例中，可以模封材料(molding material)對多個基板110一併進行封膠製程，以順形地包覆各基板110上之電子元件121、122以及部分各基板110。圖2A至圖2B中的其於製程細節如圖1A至圖1D所述，本技術領域具有通常知識者應可輕易推知其實施方式，故在此不加贅述。
最後，沿切割線102切割基板110，以完成多個封裝結構100’。具體來說，可藉由刀具切割製程(blade sawing process)或是雷射切割製程，由基板110之底面進行切割，以分離基板110以及覆蓋於基板110之承載面115的第一 覆蓋層130，而完成多個封裝結構100’。
〔封裝結構及其製造方法之另一實施例〕
請參照圖3，圖3是本發明另一實施例之封裝結構200的剖面示意圖。本實施例的封裝結構200及其製造方法皆與前述實施例的封裝結構100及其製造方法二者大致相似，而以下僅針對本實施例與前述實施例之間的不同之處進行詳細說明。
於本實施例中，封裝結構200可更包括第三元件區域150，第三元件區域150設置於凹部135上。如圖3所示，詳細而言，配置至少一個第三電子元件123’或123”於凹部135之底面137上，藉此，第三電子元件123’、123”透過線路層140電性連接至至少一個第一導電接點125或視實際需求亦電性連接至至少一個第二導電接點127(圖未示)。第三電子元件123’為0402或更小規格的被動元件，而第三電子元件123”為控制晶片。因此第三元件區域150上之第三電子元件123’至承載面115的垂直高度大於第一電子元件區域111上之第一電子元件121至承載面115的垂直高度，而第三元件區域150上之第三電子元件123”至承載面115的垂直高度小於第一電子元件區域111上之第一電子元件121至承載面115的垂直高度，但第三電子元件123’與123”的零件規格與形狀是依據實際需求而設計，本發明並不加以限制。
封裝結構200更包括第二覆蓋層160，以覆蓋第三元 件區域150及其上之第三電子元件。如圖3所示，具體而言，可形成一第二覆蓋層160以包覆第三電子元件123’、123”，並包覆裸露在外之線路層140及至少一個第一裸露區域131。更甚者，第二覆蓋層160亦可包覆裸露在外之線路層140及至少一個第二裸露區域，或視實際需求亦包覆裸露在外之線路層140及至少一個第三裸露區域(圖未示)。
第二覆蓋層160是以模封材料對第三元件區域150進行一封膠製程所產生的絕緣層，以包覆第三電子元件123’、123”以及凹部135至少局部，更甚者，亦將包覆裸露在外之至少部分線路層140。於本具體實施例中，第二覆蓋層160是順形地覆蓋第三元件區域150上之第三電子元件123’、123”、凹部135至少局部以及裸露在外之至少部分線路層140。圖3中的其餘製程細節如圖1A至圖1D所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不加贅述。
〔封裝結構及其製造方法之另一實施例〕
請參照圖4，圖4是本發明另一實施例之封裝結構300的剖面示意圖。本實施例之封裝結構300及其製造方法皆與前述實施例的封裝結構100及其製造方法二者大致相似，而以下僅針對本實施例與前述實施例之間的不同之處進行詳細說明。如圖4所示，本實施例凹部135之側壁139與底面137相交形成一夾角G，夾角G較佳為90度至135度之間。 在第一覆蓋層130上形成線路層140時，導電材料是順形地覆蓋凹部135之側壁139以及底面137，而夾角G是依據實際需求而設計，以提升沉積導電材料製程之良率與彈性，本發明之實施例並不限制。圖4中的其餘製程細節如圖1A至圖1D所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不加贅述。
〔封裝結構及其製造方法之另一實施例〕
請參照圖5，圖5是本發明另一實施例之封裝結構400的剖面示意圖。本實施例之封裝結構400及其製造方法皆與前述實施例的封裝結構100及其製造方法二者大致相似，而以下僅針對本實施例與前述實施例之間的不同之處進行詳細說明。如圖5所示，本實施例凹部135之側壁139為階梯形狀。在第一覆蓋層130上形成線路層140時，導電材料是順形地覆蓋凹部135之側壁139以及底面137，而側壁139之形狀是依據實際需求而設計，以提升沉積導電材料製程之良率與彈性，本發明之實施例並不限制。圖5中的其餘製程細節如圖1A至圖1D所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不加贅述。
〔封裝結構之製造方法之實施例〕
上述實施例可歸納出本發明封裝結構之製造方法，請參照圖6之流程圖。首先，配置複數個電子元件於基板上，所述複數個電子元件中的至少一個第一電子元件具有第一導電接點(步驟S1)；形成第一覆蓋層以包覆所述複數個電 子元件，其中第一覆蓋層具有凹部，凹部位於所述複數個電子元件中的至少一個第二電子元件之上(步驟S2)；在第一覆蓋層上形成至少一個第一裸露區域，以暴露至少一個第一導電接點(步驟S3)；最後，在第一覆蓋層上形成線路層，以覆蓋至少部分凹部以及所述暴露的至少一個第一導電接點，且電性連接至所述至少一個第一導電接點(步驟S4)。
依據不同產品，上述流程更可包括在第一覆蓋層上形成至少一個第二裸露區域，以暴露基板上之至少一個第二導電接點，而線路層覆蓋所述暴露的至少一個第二導電接點且電性連接至所述至少一個第二導電接點。再者，上述流程或更可包括在第一覆蓋層上形成至少一個第三裸露區域，以暴露基板上之至少一個接墊，而線路層覆蓋所述暴露的至少一個接墊且電性連接至所述至少一個接墊。
另外，上述流程在形成線路層之步驟後，更可包括配置至少一個第三電子元件於凹部上，並使至少一個第三電子元件透過線路層電性連接至至少一個第一導電接點及至少一個第二導電接點；接下來，形成第二覆蓋層以包覆至少一個第三電子元件以及至少部分線路層以及至少一個第一裸露區域。更甚者，第二覆蓋層亦可包覆裸露在外之線路層及至少一個第二裸露區域，或視實際需求亦包覆裸露在外之線路層及至少一個第三裸露區域。
綜上所述，本發明實施例提供一種封裝結構及其製造方 法，利用基板上之電子元件的高度差異，形成具有凹部之第一覆蓋層，而將線路層上移至基板承載面上之電子元件的上方，線路層並透過覆蓋層之第一、第二及第三裸露區域電性連接至基板上之電子元件及接墊。透過上述實施例提供之封裝結構及其製造方法可縮短線路長度，而線路縮短之長度可達毫米等級，有效增加電子系統在電性上的效能。
透過基板上之電子元件上方之線路層，可提供電子系統於單一封裝結構內完成電子元件之立體封裝，使得設置於基板承載面上之線路層的設計更具彈性，可減少基板承載面上所需之線路層面積與密度，以降低基板承載面之使用面積，提升封裝結構之空間利用率。再者，於本發明實施例提供之封裝結構及其製造方法中，透過電子元件上方之凹部可降低封裝結構之構形因子(Form Factor)，有助於微型化的產品設計，以增加產品設計的彈性，降低產品材料與加工成本。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
100、100’、200、300、400‧‧‧封裝結構
101‧‧‧基板條
102‧‧‧切割線
110‧‧‧基板
111‧‧‧第一元件區域
112‧‧‧第二元件區域
113‧‧‧接墊
115‧‧‧承載面
121‧‧‧第一電子元件
122‧‧‧第二電子元件
123、123’、123”‧‧‧第三電子元件
125‧‧‧第一導電接點
127‧‧‧第二導電接點
130‧‧‧第一覆蓋層
131‧‧‧第一裸露區域
132‧‧‧第二裸露區域
133‧‧‧第三裸露區域
135‧‧‧凹部
137‧‧‧底面
139‧‧‧側壁
140‧‧‧線路層
150‧‧‧第三元件區域
160‧‧‧第二覆蓋層
G‧‧‧夾角
S‧‧‧表面
S1~S4‧‧‧步驟
圖1A至圖1B是本發明一實施例之封裝結構在製造過程中的俯視示意圖。
圖1C顯示圖1B中之封裝結構沿1C-1C線的剖面示意圖。
圖1D顯示圖1B中之封裝結構沿1D-1D線的剖面示意圖
圖2A至圖2B是本發明另一實施例之封裝結構在製造過程中的俯視示意圖。
圖3是本發明另一實施例之封裝結構的剖面示意圖。
圖4是本發明另一實施例之封裝結構的剖面示意圖。
圖5是本發明另一實施例之封裝結構的剖面示意圖。
圖6是本發明另一實施例之封裝結構之製造方法的流程圖。
100‧‧‧封裝結構
110‧‧‧基板
123‧‧‧第三電子元件
130‧‧‧第一覆蓋層
131‧‧‧第一裸露區域
132‧‧‧第二裸露區域
133‧‧‧第三裸露區域
135‧‧‧凹部
140‧‧‧線路層
150‧‧‧第三元件區域

Claims (16)

  1. 一種封裝結構，包括：一基板，該基板之一表面上具有一第一元件區域以及一第二元件區域；至少一第一電子元件，設置於該基板之該第一元件區域內，該至少一第一電子元件中的至少其中之一具有一第一導電接點；至少一第二電子元件，設置於該基板之該第二元件區域；一第一覆蓋層，覆蓋該第一元件區域內之至少一第一電子元件以及覆蓋該第二元件區域內之至少一第二電子元件，該第一覆蓋層具有一凹部以及至少一第一裸露區域，該凹部設置於該第二元件區域之上，該至少一第一裸露區域暴露該至少一第一導電接點，其中位於該第二元件區域上方之該第一覆蓋層的上表面上的任意點與該第二元件區域之間的距離，是小於位於該第一元件區域上方之該第一覆蓋層的上表面上的任意點與該第一元件區域之間的距離；以及一線路層，覆蓋至少部分該凹部以及該暴露的至少一第一導電接點，且電性連接至該至少一第一導電接點。
  2. 如申請專利範圍第1項所述之封裝結構，其中位於該第一元件區域上方之該第一覆蓋層的上表面上的任意點與該第一元件區域之間形成一第一距離，位於該第二元件 區域上方之該第一覆蓋層的上表面上的任意點與該第二元件區域之間形成一第二距離，該凹部的深度等於該第一距離與該第二距離之差。
  3. 如申請專利範圍第1項所述之封裝結構，其中該至少一第一裸露區域為穿孔，該線路層填充該至少一第一裸露區域，以透過該至少一第一裸露區域電性連接至該至少一第一導電接點。
  4. 如申請專利範圍第1項所述之封裝結構，其中該凹部之側壁與該凹部之底面相交形成一夾角，該夾角為90度至135度之間。
  5. 如申請專利範圍第1項所述之封裝結構，其中該凹部之側壁為階梯形狀。
  6. 如申請專利範圍第1項所述之封裝結構，其中該第二元件區域內具有至少一第二導電接點，該第一覆蓋層更包括至少一第二裸露區域，該至少一第二裸露區域暴露該至少一第二導電接點，而該線路層覆蓋該暴露的至少一第二導電接點且電性連接至該至少一第二導電接點。
  7. 如申請專利範圍第6項所述之封裝結構，其中該第一覆蓋層更包括至少一第三裸露區域，該至少一第三裸露區域暴露該基板上之至少一接墊，而該線路層覆蓋該暴露的至少一接墊且電性連接至該至少一接墊。
  8. 如申請專利範圍第6項所述之封裝結構，更包括：一第三元件區域，設置於該凹部上，該第三元件區域 具有至少一第三電子元件，該至少一第三電子元件透過該線路層電性連接至該至少一第一導電接點；以及一第二覆蓋層，覆蓋該至少一第三電子元件。
  9. 如申請專利範圍第8項所述之封裝結構，其中該至少一第三電子元件透過該線路層電性連接至該至少一第二導電接點。
  10. 一種封裝結構之製造方法，包括：配置複數個電子元件於一基板上，該些電子元件中的至少一第一電子元件具有一第一導電接點；形成一第一覆蓋層，以包覆該些電子元件，並於該第一覆蓋層形成一凹部，該凹部位於該些電子元件中的至少一第二電子元件之上；在該第一覆蓋層上形成至少一第一裸露區域，以暴露該至少一第一導電接點，其中位於該第二元件區域上方之該第一覆蓋層的上表面上的任意點與該第二元件區域之間的距離，是小於位於該第一元件區域上方之該第一覆蓋層的上表面上的任意點與該第一元件區域之間的距離；以及在該第一覆蓋層上形成一線路層，以覆蓋至少部分該凹部以及該暴露的至少一第一導電接點，且電性連接至該至少一第一導電接點。
  11. 如申請專利範圍第10項所述之封裝結構之製造方法，其中位於該第一元件區域上方之該第一覆蓋層的上表面上的任意點與該第一元件區域之間形成一第一距離，位 於該第二元件區域上方之該第一覆蓋層的上表面上的任意點與該第二元件區域之間形成一第二距離，該凹部的深度等於該第一距離與該第二距離之差。
  12. 如申請專利範圍第10項所述之封裝結構之製造方法，其中該至少一第一裸露區域為穿孔，該線路層填充該至少一第一裸露區域，以透過該至少一第一裸露區域電性連接至該至少一第一導電接點。
  13. 如申請專利範圍第10項所述之封裝結構之製造方法，更包括在該第一覆蓋層上形成至少一第二裸露區域，以暴露該基板上之至少一第二導電接點，而該線路層覆蓋該暴露的至少一第二導電接點且電性連接至該至少一第二導電接點。
  14. 如申請專利範圍第13項所述之封裝結構之製造方法，更包括在該第一覆蓋層上形成至少一第三裸露區域，以暴露該基板上之至少一接墊，而該線路層覆蓋該暴露的至少一接墊且電性連接至該至少一接墊。
  15. 如申請專利範圍第13項所述之封裝結構之製造方法，更包括：配置至少一第三電子元件於該凹部上，並使該至少一第三電子元件透過該線路層電性連接至該至少一第一導電接點；以及形成一第二覆蓋層，以包覆該至少一第三電子元件以及至少部分該線路層。
  16. 如申請專利範圍第15項所述之封裝結構之製造方法，更包括：該至少一第三電子元件透過該線路層電性連接至該至少一第二導電接點。
TW101134912A 2012-09-24 2012-09-24 封裝結構及其製造方法 TWI483377B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101134912A TWI483377B (zh) 2012-09-24 2012-09-24 封裝結構及其製造方法
US13/744,033 US8742573B2 (en) 2012-09-24 2013-01-17 Package structure and manufacturing method thereof
FR1353160A FR2996051B1 (fr) 2012-09-24 2013-04-09 Structure de conditionnement et son procede de fabrication
DE102013103578.7A DE102013103578B4 (de) 2012-09-24 2013-04-10 Gehäuseanordnung und Verfahren zum Herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134912A TWI483377B (zh) 2012-09-24 2012-09-24 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201413911A TW201413911A (zh) 2014-04-01
TWI483377B true TWI483377B (zh) 2015-05-01

Family

ID=50235468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134912A TWI483377B (zh) 2012-09-24 2012-09-24 封裝結構及其製造方法

Country Status (4)

Country Link
US (1) US8742573B2 (zh)
DE (1) DE102013103578B4 (zh)
FR (1) FR2996051B1 (zh)
TW (1) TWI483377B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502733B (zh) * 2012-11-02 2015-10-01 環旭電子股份有限公司 電子封裝模組及其製造方法
US11145621B2 (en) 2018-06-06 2021-10-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN112071811A (zh) * 2020-09-18 2020-12-11 环维电子(上海)有限公司 半导体封装件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072618A1 (en) * 2008-09-22 2010-03-25 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Wafer Level Package with Bump Interconnection
US20110031619A1 (en) * 2008-05-27 2011-02-10 Nan-Cheng Chen System-in-package with fan-out wlcsp
US20110115098A1 (en) * 2007-06-26 2011-05-19 Sungmin Song Integrated circuit package system with dual side connection and method for manufacturing thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
TW576549U (en) 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
US8415203B2 (en) * 2008-09-29 2013-04-09 Freescale Semiconductor, Inc. Method of forming a semiconductor package including two devices
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115098A1 (en) * 2007-06-26 2011-05-19 Sungmin Song Integrated circuit package system with dual side connection and method for manufacturing thereof
US20110031619A1 (en) * 2008-05-27 2011-02-10 Nan-Cheng Chen System-in-package with fan-out wlcsp
US20100072618A1 (en) * 2008-09-22 2010-03-25 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Wafer Level Package with Bump Interconnection

Also Published As

Publication number Publication date
US20140084483A1 (en) 2014-03-27
US8742573B2 (en) 2014-06-03
FR2996051A1 (fr) 2014-03-28
FR2996051B1 (fr) 2019-04-05
DE102013103578B4 (de) 2022-01-05
DE102013103578A1 (de) 2014-03-27
TW201413911A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
KR101666757B1 (ko) 반도체 패키지
KR102107038B1 (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
KR20180060895A (ko) 반도체 패키지 및 이의 제조방법
TWI553825B (zh) 堆疊式封裝模組與其製造方法
CN104465542A (zh) 具有模塑通孔的叠层封装结构
US11222838B2 (en) Embedded component substrate structure having bridge chip and method for manufacturing the same
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
JP2007042978A (ja) 半導体装置
US11246223B2 (en) Package apparatus
CN105280601A (zh) 封装结构及封装基板结构
JP2016004992A (ja) パッケージ方法
CN104143537A (zh) 半导体封装件及其制法
US10483194B2 (en) Interposer substrate and method of fabricating the same
TWI483377B (zh) 封裝結構及其製造方法
CN105323948A (zh) 中介基板及其制造方法
TWI552663B (zh) 電路板系統及其製造方法
US9082723B2 (en) Semiconductor package and fabrication method thereof
US11121076B2 (en) Semiconductor die with conversion coating
US10461044B2 (en) Wafer level fan-out package and method of manufacturing the same
US20190252325A1 (en) Chip package structure and manufacturing method thereof
CN108172561B (zh) 承载基板与其封装结构，及半导体封装元件的制作方法
CN105321894A (zh) 半导体封装件及其制法
JP2016111318A (ja) インターポーザ基板及びその製法
CN203941896U (zh) 一种圆片级芯片扇出封装结构
TWI680609B (zh) 天線結構