TWI552663B - 電路板系統及其製造方法 - Google Patents

電路板系統及其製造方法 Download PDF

Info

Publication number
TWI552663B
TWI552663B TW101132847A TW101132847A TWI552663B TW I552663 B TWI552663 B TW I552663B TW 101132847 A TW101132847 A TW 101132847A TW 101132847 A TW101132847 A TW 101132847A TW I552663 B TWI552663 B TW I552663B
Authority
TW
Taiwan
Prior art keywords
conductive layer
pad
electrically connected
hole
substrate
Prior art date
Application number
TW101132847A
Other languages
English (en)
Other versions
TW201412211A (zh
Inventor
陳仁君
Original Assignee
環旭電子股份有限公司
環鴻科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環旭電子股份有限公司, 環鴻科技股份有限公司 filed Critical 環旭電子股份有限公司
Priority to TW101132847A priority Critical patent/TWI552663B/zh
Priority to US13/745,827 priority patent/US9171770B2/en
Publication of TW201412211A publication Critical patent/TW201412211A/zh
Application granted granted Critical
Publication of TWI552663B publication Critical patent/TWI552663B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

電路板系統及其製造方法
本發明有關於一種電氣組裝系統及其製造方法，且特是有關於電路板系統及其製造方法。
電子元件已常見於現代電子產品中。離散的電子元件通常含有一個型式的電氣構件，例如：發光二極體(LED,light emitting diode)、小訊號電晶體、電阻器、電容器、電感器及功率(power)金屬氧化物半導體場效電晶體(MOSFET,metal oxide selmiconductor field effect transistor)。積體的電子元件通常含有數百個到數百萬個電氣構件。積體的電子元件例如包括：微控制器、微處理器、電荷耦合元件(CCD,charge-coupled device)、太陽能電池及數位微鏡元件(DMD,digital micro-mirror device)。
電子元件日益複雜，而使用者對於加快處理速度(processing speed)與縮小元件尺寸的需求也日益增加。現今的電子產品講求輕薄短小，使得電子元件與線路的分布密度過高，這增加了一些問題，例如電磁干擾(Electromagnetic interference,EMI)。
本發明實施例主要在於提供一種電路板系統及其製造方法，其透過設置於模封體上方之導電層電性連接至與模封體上表面最近距離之電子元件的電性連接點。
本發明實施例提供一種電路板系統之製造方法，包括下列步驟。首先，提供基板、至少一個電子元件以及模封體，電子元件設置於基板上，而所述模封體包覆電子元件與部分基板。接著，在模封體上形成第一穿孔，以暴露電子元件之接地墊。然後，形成第一導電層覆蓋模封體並電性連接至接地墊。
在一具體實施例中，上述電路板系統之製造方法在提供模封體之步驟後，且在形成第一導電層之步驟前，更可包括在模封體上形成第二穿孔以暴露電子元件之電源墊。並且，其中形成第一導電層之步驟包括圖案化第一導電層，以隔離第一導電層為接地區以及電源區。所述接地區電性連接至接地墊，而所述電源區電性連接至電源墊。
除此之外，本發明實施例還提供一種電路板系統，包括由基板、至少一電子元件以及模封體結合成的電子模組，以及第一導電層。電子元件設置於基板上，而模封體包覆電子元件與部分基板。所述模封體具有第一穿孔，以暴露電子元件之接地墊。另外，第一導電層覆蓋電子模組並電性連接至接地墊。在一具體實施例中，上述電路板系統之模封體更具有第二穿孔，以暴露該電子元件之電源墊。再者，所述第一導電層包括接地區以及電源區，接地區與電源區透過一圖案相隔離。其中，接地區電性連接至接地墊，而電源區電性連接至電源墊。
為使能更進一步瞭解本發明之特徵及技術內容，請參 閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
〔電路板系統及其製造方法之實施例〕
圖1係繪示依據本發明一實施例之電路板系統100的剖面示意圖；圖1A顯示圖1中電路板系統100在製造過程中的剖面示意圖。如圖1A所示，首先，提供電子模組101，而電子模組101包括基板110、電子元件201、202及203以及模封體130。基板110具有承載面113以及底面115。基板110並具有多個預先設置的接墊117與線路層(未繪示)。接墊117是導電材料所製成，以電性連接至導電線路(未繪示)或是其他功能的平面，例如接地面(未繪示)。其中，接墊117與線路層(未繪示)皆位於基板110上或埋入基板110。其中，基板之材質可依製程與產品需求而不同，例如半導體產業是含矽的半導體晶圓，在其它應用上可以是PCB基板或是玻璃基板，或是其它材質。
於本實施例中，於基板110上配置三個電子元件201、202及203。電子元件201為半導體晶片堆疊，並以覆晶接合的方式電性連接至接墊117。電子元件202、203為電阻器、電感器或電容器。其中，電子元件201上設置有接地墊121，接地墊121為金屬墊並且電性連接至接地單元(圖未繪示)。另外，基板110上所配置之電子元件的種類與數 量是依據實際需求而設計，本發明之實施例並不限制，基板110並可配置不同數量或種類的電子元件。
接著，進行一封膠製程，以於基板110上形成模封體130，用以包覆電子元件201、202、203以及部份基板110。封膠製程例如為覆蓋成形製程(over-molding process)，而模封體130的材質例如為環氧樹脂或矽膠。值得說明的是，於本實施例中，模封體130之上表面實質上是平坦的，且模封體130至電路基板承載面113的垂直高度略大於電子元件201至電路基板承載面113的垂直高度。
接下來，在模封體130上對應接地墊121之位置形成第一穿孔133，以暴露接地墊121。形成第一穿孔133的方法例如採用雷射鑽孔製程(laser drilling process)，將雷射鑽頭410對準接地墊121之位置，對模封體130進行鑽孔切割，以移除部分模封體130，用以形成內徑例如是80微米之第一穿孔133。由於雷射對於模封體130之材料的切割速度遠大於對金屬的切割速度，因此雷射鑽孔製程容易切割模封體130，且當雷射能量遇到接地墊121時，切割速度會顯著降低或停止切割。藉此，形成在模封體130上的第一穿孔133會暴露電子元件201上之接地墊121。另外，也可採用其他移除部分模封體130之方法，例如電漿蝕刻、化學蝕刻或機械鑽孔等，以形成第一穿孔133而暴露接地墊121。值得一提的是，第一穿孔133的大小與形狀是依據實際需求而設計，本發明之實施例並不限制。而上 述雷射鑽孔製程所使用的雷射可以是二氧化碳雷射、紫外光亞格雷射(UV-YAG laser)或是其他適當的雷射。
最後，如圖1所示，形成第一導電層140以覆蓋電子模組101並電性連接至接地墊121。於本實施例中，第一導電層140順形地覆蓋模封體130與第一穿孔133，並透過第一穿孔133電性連接至接地墊121，而完成電路板系統100。具體地說，第一導電層140順形地覆蓋第一穿孔133的側壁以及接地墊121之頂面，以電性連接至接地墊121。於其他實施例中，第一導電層140也可填滿第一穿孔133，以透過第一穿孔133電性連接至接地墊121。另外，接地墊121的數目是依據實際需求而設計，本發明之實施例並不限制，舉例而言，第一導電層140可電性連接至相同或不同電子元件上之多個接地墊121。第一導電層140可藉由沉積導電材料的方式形成，例如藉由噴鍍(spray coating)、電鍍(electroplating)、無電鍍(electrolessplating)、蒸鍍或濺鍍(sputtering)等製程。第一導電層140的厚度依材料不同而不同，且其可由例如金屬材料、合金材料、導電高分子材料或上述材料之組合沉積複數層導電材料所構成。
請參照圖2，圖2為根據上述實施例之電路板系統之製造方法，其步驟如下：步驟S1：提供基板110、至少一電子元件(例如電子元件201)以及模封體130，其中電子元件201設置於基板110 上，而模封體130包覆電子元件201與部分基板110；步驟S2：在模封體130上形成第一穿孔133以暴露電子元件201之接地墊121；步驟S3：形成第一導電層140，第一導電層140覆蓋電子模組101並電性連接至電子元件之接地墊121。
〔電路板系統及其製造方法之另一實施例〕
請參照圖3，圖3係繪示依據本發明另一實施例之電路板系統200的剖面示意圖。本實施例之電路板系統200及其製造方法與前述實施例相似之處不再描述，而以下僅針對本實施例與前述實施例之間的不同之處進行詳細說明。如圖3所示，選擇距模封體130上表面最短距離的電子元件202為實施例，意即本實施例電子元件202至承載面113的垂直高度大於電子元件201、203至承載面113的垂直高度。於本實施例中，電子元件202為電阻器、電感器或電容器，且電子元件202本身即具有接地端設置在電子元件202表面以做為接地墊121’。接地墊121’的一端經由基板110電性連接至接地單元(圖未繪示)。
接著，在模封體130上對準接地墊121’之位置形成第一穿孔133，以暴露接地墊121’。於本實施例中，接地墊121’至模封體130上表面的垂直距離小於接地墊121至模封體130上表面的垂直距離。最後，形成第一導電層140，第一導電層140順形地覆蓋模封體130與第一穿孔133，以透過第一穿孔133電性連接至接地墊121’。圖3中的其 餘製程細節如圖1所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不佳贅述。
〔電路板系統及其製造方法之另一實施例〕
請一併參照圖4以及圖4A至圖4H，圖4係繪示依據本發明另一實施例之電路板系統300的剖面示意圖；圖4A至圖4G顯示圖4中電路板系統300在製造過程中的剖面示意圖；圖4H係繪示圖4C中第一導電層140的俯視示意圖。本實施例之電路板系統300及其製造方法與前述實施例相似之處不再描述，而以下僅針對本實施例與前述實施例不同之處進行詳細說明。
首先，提供電子模組101，而電子模組101包括基板110、電子元件201、202及203以及模封體130。如圖4A所示，於本實施例中，提供電路基板條111，電路基板條111具有多個基板110，而基板110是由電路基板條111上之多條切割線310所定義出來的。
配置多個電子元件至基板110上，並與接墊117電性連接。於本實施例中，每個基板110上分別配置有三個電子元件201、202及203。其中，電子元件201上設置有接地墊121以及電源墊123。另外，各基板110上所配置之電子元件的種類與數量是依據實際需求而設計，本發明之實施例並不限制，各基板110並可配置不同數量或種類的電子元件。
接著，進行一封膠製程，以於基板110上形成一模封 體130，用以包覆電子元件201、202、203以及部份基板110。於本實施例中，可以模封材料(molding material)對多個基板110一併進行封膠製程，以包覆各基板110上之電子元件201、202、203以及部分各基板110。接著，在模封材料上對準切割線310進行切割製程，移除部分的模封材料以形成溝槽131，藉以於各基板110上形成模封體130。溝槽131區隔出多個包括各基板110之電子模組101，且溝槽131的深度大致等於模封體130的高度。
請複參閱圖4A，接下來，在模封體130上對應接地墊121之位置形成第一穿孔133，以暴露接地墊121，並且在模封體130上對應電源墊123之位置形成第二穿孔133’，以暴露電源墊123。形成第二穿孔133’的方法可與形成第一穿孔133的方法相同，例如皆採用雷射鑽孔製程(laser drilling process)，將雷射鑽頭410分別對準接地墊121以及電源墊123之位置，對模封體130進行鑽孔切割，以移除部分模封體130，用以形成內徑例如皆是80微米之第一穿孔133與第二穿孔133’。藉此，形成在模封體130上的第一穿孔133及第二穿孔133’會分別暴露電子元件201上之接地墊121以及電源墊123。值得一提的是，第一穿孔133及第二穿孔133’的數目、大小與形狀是依據實際需求而設計，本發明之實施例並不限制。
請參閱圖4B，接著，形成第一導電層140覆蓋電子模組101，並電性連接至接地墊121、電源墊123。如圖4B 所示，第一導電層140順形地覆蓋多個電子模組101之各模封體130、第一穿孔133及第二穿孔133’，並分別透過第一穿孔133及第二穿孔133’電性連接至接地墊121以及電源墊123。具體地說，第一導電層140順形地覆蓋第一穿孔133與第二穿孔133’的側壁以及接地墊121與電源墊123之頂面，以電性連接至接地墊121與電源墊123。另外，第一導電層140也可填滿第一穿孔133與第二穿孔133’，以電性連接至接地墊121與電源墊123。
請一併參考圖4C與圖4H，形成第一導電層140之步驟還包括圖案化第一導電層140，以隔離第一導電層140為接地區141以及電源區143，接地區141電性連接至接地墊121，而電源區143電性連接至電源墊123。如圖4H所示，可藉由雷射燒蝕的方式移除部分第一導電層140以形成一長條形的圖案145，用以暴露部分模封體130並將第一導電層140隔離為接地區141以及電源區143。其中，接地區141透過第一穿孔133與接地墊121電性連接，而電源區143透過第二穿孔133’與電源墊123電性連接。
另外，圖案145的形狀是所屬技術領域具有通常知識者可以依據實際的使用情況需求逕行設計，故本發明之實施例在此不加以限制。於其他實施例中，圖案化第一導電層140的方式可由提供一圖案化遮罩(mask)而完成，即設置遮罩於模封體130上再進行沉積製程。因此，未遮罩之部分沉積有導電材料，遮罩之部分沒有沉積導電材料，藉 以形成圖案化導電層140以區隔接地區141與電源區143。
接著請參考圖4D，形成鈍化層150以覆蓋第一導電層140。於本實施例中，鈍化層150例如是低介電塗層，其順形地覆蓋接地區141、電源區143、圖案145之側壁以及藉由圖案145所暴露之部分模封體130的頂面。鈍化層150的厚度例如約為30微米。鈍化層150的材料以低介電與耐熱為佳，例如為聚醯亞胺(PI)、聚對苯二甲酸乙二醇酯(PET)或苯並環丁烯(BCB)，但本發明之實施例並不限制。
接著，如圖4E所示，在鈍化層150上形成開口151，以暴露部分接地區141，開口151的位置與形狀無特別限定，只要能暴露部分接地區141即可。於本實施例中，開口151位於第一穿孔133上方，並採用雷射鑽孔製程(laser drilling process)，故將雷射鑽頭410對準第一穿孔133的位置，對鈍化層150進行鑽孔切割，以移除部分鈍化層150，用以形成開口151。於其他實施例中，也可藉由例如機械穿孔、電漿蝕刻或化學蝕刻的方法形成開口151，於所屬技術領域具有通常知識者可以依據鈍化層的材料以及實際需求逕行選擇，故本發明之實施例在此不加以限制。
然後，如圖4F所示，形成第二導電層160以覆蓋鈍化層150，第二導電層160並透過開口151電性連接至第一導電層140之接地區141。於本實施例中，第二導電層160可藉由例如噴鍍(spray coating)技術，以使導電材料沉積於鈍化層150之表面、開口151之側壁以及開口151所暴露 之部分接地區141。接下來，再將導電材料硬化(熟化)，第二導電層160即完成。第二導電層160可由金屬材料、合金材料、導電高分子材料、沉積複數層導電材料或上述材料之組合所構成。
請參照圖4G，最後，對準溝槽131所在位置由基板110之底面115或正面進行基板110切割，以完成電路板系統300。具體來說，可藉由刀具510切割製程(blade sawing process)或是雷射切割製程，以分離基板110以及覆蓋於基板110之承載面113的第一導電層140、鈍化層150以及第二導電層160，而完成多個電路板系統300。
電路板系統300之製造方法，除了上述圖2之主要步驟，更可在步驟S1之後，且在形成第一導電層140之步驟前，更進一步包括在模封體130上形成第二穿孔133’以暴露電子元件201之電源墊123。再者，其中形成第一導電層140之步驟更包括圖案化第一導電層140，以隔離第一導電層140為接地區141以及電源區143，其中接地區141電性連接至接地墊121，而電源區143電性連接至電源墊123。
另外，依據不同產品，上述流程更可包括形成鈍化層150，以覆蓋第一導電層140，鈍化層150具有開口151以暴露部分接地區141；接下來，形成第二導電層160，以覆蓋150鈍化層並透過開口151電性連接至接地區141。
〔電路板系統及其製造方法之另一實施例〕
請一併參照圖5以及圖5A至圖5C，圖5係繪示依據本發 明另一實施例之電路板系統400的剖面示意圖；圖5A至圖5B係繪示圖5中電路板系統400在製造過程中的剖面示意圖；圖5C係繪示圖5A中第一導電層140的俯視示意圖。本實施例之電路板系統400及其製造方法與前述實施例相似之處不再描述，而以下僅針對本實施例與前述實施例不同之處進行詳細說明。如圖5C所示，本實施例之圖案145可為環形並環繞第一穿孔133。圖案145用以暴露部分模封體130，而將第一導電層140隔離為接地區141以及電源區143。其中，接地區141為圓形並設置於第一穿孔133上方，且接地區141透過第一穿孔133與接地墊121電性連接。圖5A至圖5C中的其餘製程細節如圖1至圖4所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不佳贅述。
〔電路板系統及其製造方法之另一實施例〕
請參照圖6，圖6係繪示依據本發明另一實施例之電路板系統500的剖面示意圖。本實施例之電路板系統500及其製造方法與前述實施例相似之處不再描述，而以下僅針對本實施例與前述實施例不同之處進行詳細說明。如圖6所示，選擇距模封體130上表面最短距離的電子元件202為實施例，意即本實施例電子元件202至承載面113的垂直高度大於電子元件201、203至承載面113的垂直高度。於本實施例中，電子元件202為電阻器、電感器或電容器，且電子元件202本身即具有不相連接的接地端與電源端設置在電子元件202表面以做為接地墊121’以及電源墊123’。電源 墊123’用以電性連接至電源單元(圖未繪示)，接地墊121’用以電性連接至接地單元(圖未繪示)。
在模封體130上對準接地墊121’以及電源墊123’位置分別形成第一穿孔133及第二穿孔133’，以分別暴露接地墊121’以及電源墊123’。圖案化的第一導電層140包括接地區141以及電源區143，並覆蓋模封體130、第一穿孔133及第二穿孔133’，其中接地區141透過第一穿孔133電性連接至接地墊121’，而電源區143透過第二穿孔133’電性連接至電源墊123’。
於其他實施例中，也可選擇設置於不同電子元件上之接地墊與電源墊，而第一導電層140是電性連接至不同電子元件上之接地墊與電源墊。另外，接地墊與電源墊的數目是依據實際需求而設計，本發明之實施例並不限制。舉例而言，接地區141可電性連接至相同或不同電子元件上之多個接地墊，且/或電源區143可電性連接至相同或不同電子元件上之多個電源墊。圖6中的其餘製程細節如圖1至圖4所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不佳贅述。
〔電路板系統之製造方法之實施例〕
請參照圖7之流程圖，圖7提供了說明根據本實施例之電路板系統之製造方法的步驟流程圖。具體來說，首先，提供基板，基板上具有至少一電子元件(步驟S701)；形成模封體以包覆電子元件與部份基板(步驟S702)；在模封體 上形成至少一第一穿孔以及至少一第二穿孔，以分別暴露電子元件之接地墊與電源墊(步驟S703)；形成圖案化的第一導電層以覆蓋模封體，所述圖案化的第一導電層包括接地區以及電源區，接地區與電源區透過圖案相隔離，其中接地區透過第一穿孔電性連接至接地墊，而電源區透過第二穿孔電性連接至電源墊。(步驟S704)。
依據不同產品，上述流程更可包括形成一鈍化層，以覆蓋所述圖案化的第一導電層；接下來，在鈍化層上形成一開口，以暴露部分接地區；最後，形成第二導電層以覆蓋鈍化層，第二導電層並透過開口電性連接至接地區。
綜上所述，本發明實施例提供一種電路板系統及其製造方法，透過設置於模封體上之第一導電層，第一導電層連接相同電子元件或不同電子元件上的接地墊，可使得基板不需要設置額外引線。在其它應用實施例中，模封體上第一導電層的接地區以及電源區分別連接電子元件上的接地墊與電源墊，可減少基板引線，以降低基板所需的層數。再者，本發明實施例的接地墊設置於電子元件上，相較於習知的接地墊設置於基板，本發明實施例可以縮短模封體表面至接地墊的距離，而降低第一穿孔深度，使得第一穿孔電性導通的良率增加。
另外，由於基板不需要額外空間以設置接地墊，可減少基板承載面之面積，以縮小半導體封裝體積，有助於微型化的產品設計。此外，第一導電層除了電磁干擾防制的功能，還可同時作為電力與信號的整合，以增加產品設計的彈性，降低產品 材料與加工成本。值得一提的是，藉由本創作實施例提供之半導體封裝之製作方法，可同時完成多個封裝單元，以減少產品加工時間。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
100、200、300、400、500‧‧‧電路板系統
101‧‧‧電子模組
110‧‧‧基板
111‧‧‧基板條
113‧‧‧承載面
115‧‧‧底面
117‧‧‧接墊
201、202、203‧‧‧電子元件
121、121’‧‧‧接地墊
123、123’‧‧‧電源墊
130‧‧‧模封體
131‧‧‧溝槽
133‧‧‧第一穿孔
133’‧‧‧第二穿孔
140‧‧‧第一導電層
141‧‧‧接地區
143‧‧‧電源區
145‧‧‧圖案
150‧‧‧鈍化層
151‧‧‧開口
160‧‧‧第二導電層
310‧‧‧切割線
410‧‧‧雷射鑽頭
510‧‧‧刀具
S1~S3、S701~S704‧‧‧步驟
圖1是本發明一實施例之電路板系統的剖面示意圖。
圖1A顯示圖1中電路板系統在製造過程中的剖面示意圖。
圖2是本發明一實施例之電路板系統之製造方法之流程圖。
圖3是本發明另一實施例之電路板系統的剖面示意圖。
圖4是本發明另一實施例之電路板系統的剖面示意圖。
圖4A至圖4G顯示圖4中電路板系統在製造過程中的剖面示意圖。
圖4H係繪示圖4C中第一導電層的俯視示意圖。
圖5是本發明另一實施例之電路板系統的剖面示意圖。
圖5A至圖5B顯示圖5中電路板系統在製造過程中的剖面示意圖。
圖5C係繪示圖5A中第一導電層的俯視示意圖。
圖6是本發明另一實施例之電路板系統的剖面示意圖。
圖7是本發明另一實施例之電路板系統之製造方法之流程 圖。
100‧‧‧電路板系統
110‧‧‧基板
117‧‧‧接墊
201、202、203‧‧‧電子元件
121‧‧‧接地墊
130‧‧‧模封體
133‧‧‧第一穿孔
140‧‧‧第一導電層

Claims (10)

  1. 一種包括至少一電子模組的電路板系統之製造方法，包括：提供一基板；設置至少一電子元件於該基板上；提供一模封體包覆該電子元件與部分該基板；形成一第一穿孔在該模封體上以暴露該電子元件之一接地墊；形成一第二穿孔在該模封體上以暴露該電子元件之一電源墊；隨後形成一第一導電層，順形地覆蓋該模封體，並經由該第一穿孔電性連接至該接地墊及經由該第二穿孔電性連接至該電源墊；圖案化該第一導電層，以隔離該第一導電層為一接地區以及一電源區，該接地區電性連接至該接地墊，而該電源區電性連接至該電源墊，且藉由該接地區與該電源區覆蓋該模封體之一上表面之一大部分；形成一鈍化層，以覆蓋該第一導電層，該鈍化層具有一開口以暴露該接地區之一部分；以及形成一第二導電層，以覆蓋該鈍化層並透過該開口電性連接至該接地區。
  2. 如申請專利範圍第1項所述之製造方法，其中該接地墊為最接近該模封體之表面者。
  3. 如申請專利範圍第1項所述之製造方法，其中該第一導電層填滿至該第一穿孔。
  4. 如申請專利範圍第1項所述之製造方法，其中該第一導電層電性連接至該基板之一墊。
  5. 如申請專利範圍第1項所述之製造方法，其中該接地區與該電源區以一環形圖案或一條帶形圖案相隔離。
  6. 一種包括至少一電子模組的電路板系統，其包括：一基板；至少一電子元件，設置於該基板上；一模封體，包覆該電子元件與部分該基板，該模封體具有一第一穿孔及一第二穿孔，以個別地暴露該電子元件之一接地墊及一電源墊；一第一導電層，順形地覆蓋該模封體之一上表面之一大部分，該第一導電層包括藉由一圖案而彼此隔離之一接地區以及一電源區，該接地區係經由該第一穿孔而電性連接至該接地墊，及該電源區係經由該第二穿孔而電性連接至該電源墊；一鈍化層，覆蓋該第一導電層，該鈍化層具有一開口以暴露部分該接地區；以及一第二導電層，覆蓋該鈍化層並透過該開口電性連接至該接地區。
  7. 如申請專利範圍第6項所述之電路板系統，其中該接地墊為最接近該模封體之表面者。
  8. 如申請專利範圍第6項所述之電路板系統，其中該第一導電層填滿至該第一穿孔以經由該第一穿孔電性連接至該接地墊。
  9. 如申請專利範圍第6項所述之電路板系統，其中該第一導電層電性連接至該基板之一墊。
  10. 如申請專利範圍第6項所述之電路板系統，其中該圖案係一環形或一條帶形。
TW101132847A 2012-09-07 2012-09-07 電路板系統及其製造方法 TWI552663B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101132847A TWI552663B (zh) 2012-09-07 2012-09-07 電路板系統及其製造方法
US13/745,827 US9171770B2 (en) 2012-09-07 2013-01-20 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101132847A TWI552663B (zh) 2012-09-07 2012-09-07 電路板系統及其製造方法

Publications (2)

Publication Number Publication Date
TW201412211A TW201412211A (zh) 2014-03-16
TWI552663B true TWI552663B (zh) 2016-10-01

Family

ID=50232445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132847A TWI552663B (zh) 2012-09-07 2012-09-07 電路板系統及其製造方法

Country Status (2)

Country Link
US (1) US9171770B2 (zh)
TW (1) TWI552663B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
TWI563626B (en) * 2014-04-28 2016-12-21 Universal Scient Ind Shanghai Manufacturing method of electronic packaging device
US10141268B2 (en) * 2015-10-30 2018-11-27 Avago Technologies International Sales Pte. Limited Circuit package with internal and external shielding
WO2020043172A1 (en) * 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Memory device, semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234861B (en) * 2004-09-30 2005-06-21 Via Tech Inc Chip package
US20110018119A1 (en) * 2009-07-21 2011-01-27 Samsung Electronics Co., Ltd. Semiconductor packages including heat slugs

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI241700B (en) * 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234861B (en) * 2004-09-30 2005-06-21 Via Tech Inc Chip package
US20110018119A1 (en) * 2009-07-21 2011-01-27 Samsung Electronics Co., Ltd. Semiconductor packages including heat slugs

Also Published As

Publication number Publication date
US20140070395A1 (en) 2014-03-13
TW201412211A (zh) 2014-03-16
US9171770B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
EP3125292B1 (en) Semiconductor package structure and method for forming the same
TWI569398B (zh) 半導體元件封裝及其製作方法
CN102548253B (zh) 多层电路板的制作方法
CN102592982B (zh) 晶片封装体的形成方法
US10586759B2 (en) Interconnection substrates for interconnection between circuit modules, and methods of manufacture
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
CN103681537A (zh) 晶片封装体及其形成方法
TW201712821A (zh) 具有屏蔽之積體電路封裝系統以及其製法
TWI552663B (zh) 電路板系統及其製造方法
CN105742256A (zh) 封装结构及其制法
CN103426838A (zh) 晶片封装体及其形成方法
US10410941B2 (en) Wafer level semiconductor device with wettable flanks
CN104051359A (zh) 晶片封装体及其形成方法
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
US9478472B2 (en) Substrate components for packaging IC chips and electronic device packages of the same
CN102623424B (zh) 晶片封装体及其形成方法
TWI483377B (zh) 封裝結構及其製造方法
US9576917B1 (en) Embedded die in panel method and structure
US9576820B2 (en) Semiconductor structure and method of manufacturing the same
US11133264B2 (en) Electronic system comprising a lower redistribution layer and method for manufacturing such an electronic system
CN106783633B (zh) 一种扇出的封装结构及其封装方法
CN103681381B (zh) 电路板系统及其制造方法
US20180166390A1 (en) Planar package structure and manufacturing method thereof
CN102779809A (zh) 晶片封装体及其形成方法
CN109830890B (zh) 一种芯片模组、晶圆级芯片的封装结构及封装方法