CN103681381B - 电路板系统及其制造方法 - Google Patents

电路板系统及其制造方法 Download PDF

Info

Publication number
CN103681381B
CN103681381B CN201210329921.3A CN201210329921A CN103681381B CN 103681381 B CN103681381 B CN 103681381B CN 201210329921 A CN201210329921 A CN 201210329921A CN 103681381 B CN103681381 B CN 103681381B
Authority
CN
China
Prior art keywords
conductive layer
molding body
ground mat
electronic component
perforation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210329921.3A
Other languages
English (en)
Other versions
CN103681381A (zh
Inventor
陈仁君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd, Universal Global Scientific Industrial Co Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Priority to CN201210329921.3A priority Critical patent/CN103681381B/zh
Publication of CN103681381A publication Critical patent/CN103681381A/zh
Application granted granted Critical
Publication of CN103681381B publication Critical patent/CN103681381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种电路板系统及其制造方法，包括以下步骤：提供基板、设置于基板上的电子元件、以模封体包覆电子元件与部分基板；在模封体上形成第一穿孔，以暴露电子元件的接地垫；形成第一导电层覆盖电子模块并电性连接至接地垫。本发明提供的电路板系统及其制造方法，通过设置于模封体上的第一导电层，第一导电层连接相同电子元件或不同电子元件上的接地垫，可使得基板不需要设置额外引线。

Description

电路板系统及其制造方法
技术领域
本发明涉及一种电气组装系统及其制造方法，且特别涉及电路板系统及其制造方法。
背景技术
电子元件已常见于现代电子产品中。离散的电子元件通常含有一个型式的电气构件，例如：发光二极管(LED,lightemittingdiode)、小信号电晶体、电阻器、电容器、电感器及功率(power)金属氧化物半导体场效电晶体(MOSFET,metaloxidesemiconductorfieldeffecttransistor)。积体的电子元件通常含有数百个到数百万个电气构件。积体的电子元件例如包括：微控制器、微处理器、电荷耦合元件(CCD,charge-coupleddevice)、太阳能电池及数字微镜元件(DMD,digitalmicro-mirrordevice)。
电子元件日益复杂，而使用者对于加快处理速度(processingspeed)与缩小元件尺寸的需求也日益增加。现今的电子产品讲求轻薄短小，使得电子元件与线路的分布密度过高，这增加了一些问题，例如电磁干扰(Electromagneticinterference,EMI)。
发明内容
本发明实施例主要在于提供一种电路板系统及其制造方法，其通过设置于模封体上方的导电层电性连接至与模封体上表面最近距离的电子元件的电性连接点。
本发明实施例提供一种电路板系统的制造方法，包括下列步骤。首先，提供基板、至少一个电子元件以及模封体，电子元件设置于基板上，而所述模封体包覆电子元件与部分基板。接着，在模封体上形成第一穿孔，以暴露电子元件的接地垫。然后，形成第一导电层覆盖模封体并电性连接至接地垫。
在一具体实施例中，该接地垫为最接近该模封体的表面者，且该第一导电层填充该第一穿孔，以通过该第一穿孔而电性连接至该接地垫。
在一具体实施例中，上述电路板系统的制造方法在提供模封体的步骤后，且在形成第一导电层的步骤前，更可包括在模封体上形成第二穿孔以暴露电子元件的电源垫。并且，其中形成第一导电层的步骤包括图案化第一导电层，以隔离第一导电层为接地区以及电源区。所述接地区电性连接至接地垫，而所述电源区电性连接至电源垫。
在一具体实施例中，上述电路板系统的制造方法还包括形成一钝化层，以覆盖该第一导电层，该钝化层具有一开口以暴露部分该接地区；以及形成一第二导电层，以覆盖该钝化层并通过该开口电性连接至该接地区。
在一具体实施例中，该接地区与该电源区以一环形图案相隔离。
除此之外，本发明实施例还提供一种电路板系统，包括由基板、至少一电子元件以及模封体结合成的电子模块，以及第一导电层。电子元件设置于基板上，而模封体包覆电子元件与部分基板。所述模封体具有第一穿孔，以暴露电子元件的接地垫。另外，第一导电层覆盖电子模块并电性连接至接地垫。在一具体实施例中，上述电路板系统的模封体更具有第二穿孔，以暴露该电子元件的电源垫。再者，所述第一导电层包括接地区以及电源区，接地区与电源区通过一图案相隔离。其中，接地区电性连接至接地垫，而电源区电性连接至电源垫。
在一具体实施例中，该接地垫为最接近该模封体的表面者，且该第一导电层覆盖该电子模块，通过该第一穿孔而电性连接至该接地垫。
在一具体实施例中，上述电路板系统还包括：一钝化层，覆盖该第一导电层，该钝化层具有一开口以暴露部分该接地区；以及一第二导电层，覆盖该钝化层并通过该开口电性连接至该接地区。
在一具体实施例中，其中该接地垫与该电源垫皆为最接近该模封体的表面者。
本发明提供的电路板系统及其制造方法，通过设置于模封体上的第一导电层，第一导电层连接相同电子元件或不同电子元件上的接地垫，可使得基板不需要设置额外引线。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的权利范围作任何的限制。
附图说明
图1是本发明一实施例的电路板系统的剖面示意图。
图1A显示图1中电路板系统在制造过程中的剖面示意图。
图2是本发明一实施例的电路板系统的制造方法的流程图。
图3是本发明另一实施例的电路板系统的剖面示意图。
图4是本发明另一实施例的电路板系统的剖面示意图。
图4A至图4G显示图4中电路板系统在制造过程中的剖面示意图。
图4H绘示图4C中第一导电层的俯视示意图。
图5是本发明另一实施例的电路板系统的剖面示意图。
图5A至图5B显示图5中电路板系统在制造过程中的剖面示意图。
图5C绘示图5A中第一导电层的俯视示意图。
图6是本发明另一实施例的电路板系统的剖面示意图。
图7是本发明另一实施例的电路板系统的制造方法的流程图。
其中，附图标记说明如下：
100、200、300、400、500电路板系统
101电子模块
110基板
111基板条
113承载面
115底面
117接垫
201、202、203电子元件
121、121’接地垫
123、123’电源垫
130模封体
131沟槽
133第一穿孔
133’第二穿孔
140第一导电层
141接地区
143电源区
145图案
150钝化层
151开口
160第二导电层
310切割线
410激光钻头
510刀具
S1~S3、S701~S704步骤
具体实施方式
〔电路板系统及其制造方法的实施例〕
图1绘示依据本发明一实施例的电路板系统100的剖面示意图；图1A显示图1中电路板系统100在制造过程中的剖面示意图。如图1A所示，首先，提供电子模块101，而电子模块101包括基板110、电子元件201、202及203以及模封体130。基板110具有承载面113以及底面115。基板110并具有多个预先设置的接垫117与线路层(未绘示)。接垫117是导电材料所制成，以电性连接至导电线路(未绘示)或是其他功能的平面，例如接地面(未绘示)。其中，接垫117与线路层(未绘示)皆位于基板110上或埋入基板110。其中，基板的材质可依工艺与产品需求而不同，例如半导体产业是含硅的半导体晶圆，在其它应用上可以是PCB基板或是玻璃基板，或是其它材质。
于本实施例中，于基板110上配置三个电子元件201、202及203。电子元件201为半导体晶片堆叠，并以倒装晶片接合的方式电性连接至接垫117。电子元件202、203为电阻器、电感器或电容器。电子元件201至承载面113的垂直高度大于电子元件202、203至承载面113的垂直高度。其中，电子元件201上设置有接地垫121，接地垫121为金属垫并且电性连接至接地单元(图未绘示)。值得说明的是，于本实施例中，接地垫121为最接近模封体130的表面者，具体地说，接地垫121至模封体130上表面的垂直距离小于电子元件202、203上的接地垫(图未绘示)至模封体130上表面的垂直距离。另外，基板110上所配置的电子元件的种类与数量是依据实际需求而设计，本发明的实施例并不限制，基板110并可配置不同数量或种类的电子元件。
接着，进行一封胶工艺，以于基板110上形成模封体130，用以包覆电子元件201、202、203以及部分基板110。封胶工艺例如为覆盖成形工艺(over-moldingprocess)，而模封体130的材质例如为环氧树脂或硅胶。值得说明的是，于本实施例中，模封体130的上表面实质上是平坦的，且模封体130至电路基板承载面113的垂直高度略大于电子元件201至电路基板承载面113的垂直高度。
接下来，在模封体130上对应接地垫121的位置形成第一穿孔133，以暴露接地垫121。形成第一穿孔133的方法例如采用激光钻孔工艺(laserdrillingprocess)，将激光钻头410对准接地垫121的位置，对模封体130进行钻孔切割，以移除部分模封体130，用以形成内径例如是80微米的第一穿孔133。由于激光对于模封体130的材料的切割速度远大于对金属的切割速度，因此激光钻孔工艺容易切割模封体130，且当激光能量遇到接地垫121时，切割速度会显著降低或停止切割。借此，形成在模封体130上的第一穿孔133会暴露电子元件201上的接地垫121。另外，也可采用其他移除部分模封体130的方法，例如电浆蚀刻、化学蚀刻或机械钻孔等，以形成第一穿孔133而暴露接地垫121。值得一提的是，第一穿孔133的大小与形状是依据实际需求而设计，本发明的实施例并不限制。而上述激光钻孔工艺所使用的激光可以是二氧化碳激光、紫外光亚格激光(UV-YAGlaser)或是其他适当的激光。
最后，如图1所示，形成第一导电层140以覆盖电子模块101并电性连接至接地垫121。于本实施例中，第一导电层140覆盖模封体130与第一穿孔133，并通过第一穿孔133电性连接至接地垫121，而完成电路板系统100。具体地说，第一导电层140覆盖第一穿孔133的侧壁以及接地垫121的顶面，以电性连接至接地垫121。于其他实施例中，第一导电层140也可填满第一穿孔133，以通过第一穿孔133电性连接至接地垫121。另外，接地垫121的数目是依据实际需求而设计，本发明的实施例并不限制，举例而言，第一导电层140可电性连接至相同或不同电子元件上的多个接地垫121。第一导电层140可借由沉积导电材料的方式形成，例如借由喷镀(spraycoating)、电镀(electroplating)、无电镀(electrolessplating)、蒸镀或溅镀(sputtering)等工艺。第一导电层140的厚度依材料不同而不同，且其可由例如金属材料、合金材料、导电高分子材料或上述材料的组合沉积多层导电材料所构成。
请参照图2，图2为根据上述实施例的电路板系统的制造方法，其步骤如下:
步骤S1：提供基板110、至少一电子元件(例如电子元件201)以及模封体130，其中电子元件201设置于基板110上，而模封体130包覆电子元件201与部分基板110;
步骤S2：在模封体130上形成第一穿孔133以暴露电子元件201的接地垫121;
步骤S3：形成第一导电层140，第一导电层140覆盖电子模块101并电性连接至电子元件的接地垫121。
〔电路板系统及其制造方法的另一实施例〕
请参照图3，图3绘示依据本发明另一实施例的电路板系统200的剖面示意图。本实施例的电路板系统200及其制造方法与前述实施例相似之处不再描述，而以下仅针对本实施例与前述实施例之间的不同之处进行详细说明。如图3所示，选择距模封体130上表面最短距离的电子元件202为实施例，意即本实施例电子元件202至承载面113的垂直高度大于电子元件201、203至承载面113的垂直高度。于本实施例中，电子元件202为电阻器、电感器或电容器，且电子元件202本身即具有接地端设置在电子元件202表面以作为接地垫121’。接地垫121’的一端经由基板110电性连接至接地单元(图未绘示)。
接着，在模封体130上对准接地垫121’的位置形成第一穿孔133，以暴露接地垫121’。于本实施例中，接地垫121’为最接近模封体130的表面者，具体地说，接地垫121’至模封体130上表面的垂直距离小于接地垫121至模封体130上表面的垂直距离。最后，形成第一导电层140，第一导电层140覆盖模封体130与第一穿孔133，以通过第一穿孔133电性连接至接地垫121’。图3中的其余工艺细节如图1所述，本技术领域普通技术人员应可轻易推知其实施方式，在此不再赘述。
〔电路板系统及其制造方法的另一实施例〕
请一并参照图4以及图4A至图4H，图4绘示依据本发明另一实施例的电路板系统300的剖面示意图；图4A至图4G显示图4中电路板系统300在制造过程中的剖面示意图；图4H绘示图4C中第一导电层140的俯视示意图。本实施例的电路板系统300及其制造方法与前述实施例相似之处不再描述，而以下仅针对本实施例与前述实施例不同的处进行详细说明。
首先，提供电子模块101，而电子模块101包括基板110、电子元件201、202及203以及模封体130。如图4A所示，于本实施例中，提供电路基板条111，电路基板条111具有多个基板110，而基板110是由电路基板条111上的多条切割线310所定义出来的。
配置多个电子元件至基板110上，并与接垫117电性连接。于本实施例中，每个基板110上分别配置有三个电子元件201、202及203。电子元件201至承载面113的垂直高度大于电子元件202、203至承载面113的垂直高度。其中，电子元件201上设置有接地垫121以及电源垫123。值得说明的是，于本实施例中，接地垫121为最接近模封体130的表面者，具体地说，接地垫121至模封体130上表面的垂直距离小于电子元件202、203上的接地垫(图未绘示)至模封体130上表面的垂直距离。另外，各基板110上所配置的电子元件的种类与数量是依据实际需求而设计，本发明的实施例并不限制，各基板110并可配置不同数量或种类的电子元件。
接着，进行一封胶工艺，以于基板110上形成一模封体130，用以包覆电子元件201、202、203以及部分基板110。于本实施例中，可以模封材料(moldingmaterial)对多个基板110一并进行封胶工艺，以包覆各基板110上的电子元件201、202、203以及部分各基板110。接着，在模封材料上对准切割线310进行切割工艺，移除部分的模封材料以形成沟槽131，借以于各基板110上形成模封体130。沟槽131区隔出多个包括各基板110的电子模块101，且沟槽131的深度大致等于模封体130的高度。
请复参阅图4A，接下来，在模封体130上对应接地垫121的位置形成第一穿孔133，以暴露接地垫121，并且在模封体130上对应电源垫123的位置形成第二穿孔133’，以暴露电源垫123。形成第二穿孔133’的方法可与形成第一穿孔133的方法相同，例如皆采用激光钻孔工艺(laserdrillingprocess)，将激光钻头410分别对准接地垫121以及电源垫123的位置，对模封体130进行钻孔切割，以移除部分模封体130，用以形成内径例如皆是80微米的第一穿孔133与第二穿孔133’。借此，形成在模封体130上的第一穿孔133及第二穿孔133’会分别暴露电子元件201上的接地垫121以及电源垫123。值得一提的是，第一穿孔133及第二穿孔133’的数目、大小与形状是依据实际需求而设计，本发明的实施例并不限制。
请参阅图4B，接着，形成第一导电层140覆盖电子模块101，并电性连接至接地垫121、电源垫123。如图4B所示，第一导电层140覆盖多个电子模块101的各模封体130、第一穿孔133及第二穿孔133’，并分别通过第一穿孔133及第二穿孔133’电性连接至接地垫121以及电源垫123。具体地说，第一导电层140覆盖第一穿孔133与第二穿孔133’的侧壁以及接地垫121与电源垫123的顶面，以电性连接至接地垫121与电源垫123。另外，第一导电层140也可填满第一穿孔133与第二穿孔133’，以电性连接至接地垫121与电源垫123。
请一并参考图4C与图4H，形成第一导电层140的步骤还包括图案化第一导电层140，以隔离第一导电层140为接地区141以及电源区143，接地区141电性连接至接地垫121，而电源区143电性连接至电源垫123。如图4H所示，可借由激光烧蚀的方式移除部分第一导电层140以形成一长条形的图案145，用以暴露部分模封体130并将第一导电层140隔离为接地区141以及电源区143。其中，接地区141通过第一穿孔133与接地垫121电性连接，而电源区143通过第二穿孔133’与电源垫123电性连接。
另外，图案145的形状是本领域普通技术人员可以依据实际的使用情况需求径行设计，故本发明的实施例在此不加以限制。于其他实施例中，图案化第一导电层140的方式可由提供一图案化遮罩(mask)而完成，即设置遮罩于模封体130上再进行沉积工艺。因此，未遮罩的部分沉积有导电材料，遮罩的部分没有沉积导电材料，借以形成图案化导电层140以区隔接地区141与电源区143。
接着请参考图4D，形成钝化层150以覆盖第一导电层140。于本实施例中，钝化层150例如是低介电涂层，其覆盖接地区141、电源区143、图案145的侧壁以及借由图案145所暴露的部分模封体130的顶面。钝化层150的厚度例如约为30微米。钝化层150的材料以低介电与耐热为佳，例如为聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)或苯并环丁烯(BCB)，但本发明的实施例并不限制。
接着，如图4E所示，在钝化层150上形成开口151，以暴露部分接地区141，开口151的位置与形状无特别限定，只要能暴露部分接地区141即可。于本实施例中，开口151位于第一穿孔133上方，并采用激光钻孔工艺(laserdrillingprocess)，故将激光钻头410对准第一穿孔133的位置，对钝化层150进行钻孔切割，以移除部分钝化层150，用以形成开口151。于其他实施例中，也可借由例如机械穿孔、电浆蚀刻或化学蚀刻的方法形成开口151，于本领域普通技术人员可以依据钝化层的材料以及实际需求径行选择，故本发明的实施例在此不加以限制。
然后，如图4F所示，形成第二导电层160以覆盖钝化层150，第二导电层160并通过开口151电性连接至第一导电层140的接地区141。于本实施例中，第二导电层160可借由例如喷镀(spraycoating)技术，以使导电材料沉积于钝化层150的表面、开口151的侧壁以及开口151所暴露的部分接地区141。接下来，再将导电材料硬化(熟化)，第二导电层160即完成。第二导电层160可由金属材料、合金材料、导电高分子材料、沉积复数层导电材料或上述材料的组合所构成。
请参照图4G，最后，对准沟槽131所在位置由基板110的底面115或正面进行基板110切割，以完成电路板系统300。具体来说，可借由刀具510切割工艺(bladesawingprocess)或是激光切割工艺，以分离基板110以及覆盖于基板110的承载面113的第一导电层140、钝化层150以及第二导电层160，而完成多个电路板系统300。
电路板系统300的制造方法，除了上述图2的主要步骤，更可在步骤S1之后，且在形成第一导电层140的步骤前，更进一步包括在模封体130上形成第二穿孔133’以暴露电子元件201的电源垫123。再者，其中形成第一导电层140的步骤更包括图案化第一导电层140，以隔离第一导电层140为接地区141以及电源区143，其中接地区141电性连接至接地垫121，而电源区143电性连接至电源垫123。
另外，依据不同产品，上述流程更可包括形成钝化层150，以覆盖第一导电层140，钝化层150具有开口151以暴露部分接地区141；接下来，形成第二导电层160，以覆盖150钝化层并通过开口151电性连接至接地区141。
〔电路板系统及其制造方法的另一实施例〕
请一并参照图5以及图5A至图5C，图5绘示依据本发明另一实施例之的电路板系统400的剖面示意图；图5A至图5B系绘示图5中电路板系统400在制造过程中的剖面示意图；图5C系绘示图5A中第一导电层140的俯视示意图。本实施例之的的电路板系统400及其制造方法与前述实施例相似之的处不再描述，而以下仅针对本实施例与前述实施例不同之的处进行详细说明。如图5C所示，本实施例之的图案145可为环形并环绕第一穿孔133。图案145用以暴露部分模封体130，而将第一导电层140隔离为接地区141以及电源区143。其中，接地区141为圆形并设置于第一穿孔133上方，且接地区141透过通过第一穿孔133与接地垫121电性连接。图5A至图5C中的其余制程工艺细节如图1至图4所述，本技术领域具有通常知识者普通技术人员应可轻易推知其实施方式，在此不佳不再赘述。
〔电路板系统及其制造方法的另一实施例〕
请参照图6，图6绘示依据本发明另一实施例的电路板系统500的剖面示意图。本实施例的电路板系统500及其制造方法与前述实施例相似之处不再描述，而以下仅针对本实施例与前述实施例不同之处进行详细说明。如图6所示，选择距模封体130上表面最短距离的电子元件202为实施例，意即本实施例电子元件202至承载面113的垂直高度大于电子元件201、203至承载面113的垂直高度。于本实施例中，电子元件202为电阻器、电感器或电容器，且电子元件202本身即具有不相连接的接地端与电源端设置在电子元件202表面以作为接地垫121’以及电源垫123’。电源垫123’用以电性连接至电源单元(图未绘示)，接地垫121’用以电性连接至接地单元(图未绘示)。值得说明的是，接地垫121’为最接近模封体130的表面者，具体地说，接地垫121’至模封体130上表面的垂直距离小于接地垫121至模封体130上表面的垂直距离。
在模封体130上对准接地垫121’以及电源垫123’位置分别形成第一穿孔133及第二穿孔133’，以分别暴露接地垫121’以及电源垫123’。图案化的第一导电层140包括接地区141以及电源区143，并覆盖模封体130、第一穿孔133及第二穿孔133’，其中接地区141通过第一穿孔133电性连接至接地垫121’，而电源区143通过第二穿孔133’电性连接至电源垫123’。
于其他实施例中，也可选择设置于不同电子元件上的接地垫与电源垫，而第一导电层140是电性连接至不同电子元件上的接地垫与电源垫。另外，接地垫与电源垫的数目是依据实际需求而设计，本发明的实施例并不限制。举例而言，接地区141可电性连接至相同或不同电子元件上的多个接地垫，且/或电源区143可电性连接至相同或不同电子元件上的多个电源垫。图6中的其余工艺细节如图1至图4所述，本技术领域普通技术人员应可轻易推知其实施方式，在此不再赘述。
〔电路板系统的制造方法的实施例〕
请参照图7的流程图，图7提供了说明根据本实施例的电路板系统的制造方法的步骤流程图。具体来说，首先，提供基板，基板上具有至少一电子元件(步骤S701)；形成模封体以包覆电子元件与部分基板(步骤S702)；在模封体上形成至少一第一穿孔以及至少一第二穿孔，以分别暴露电子元件的接地垫与电源垫(步骤S703)；形成图案化的第一导电层以覆盖模封体，所述图案化的第一导电层包括接地区以及电源区，接地区与电源区通过图案相隔离，其中接地区通过第一穿孔电性连接至接地垫，而电源区通过第二穿孔电性连接至电源垫。(步骤S704)。
依据不同产品，上述流程更可包括形成一钝化层，以覆盖所述图案化的第一导电层；接下来，在钝化层上形成一开口，以暴露部分接地区；最后，形成第二导电层以覆盖钝化层，第二导电层并通过开口电性连接至接地区。
综上所述，本发明实施例提供一种电路板系统及其制造方法，通过设置于模封体上的第一导电层，第一导电层连接相同电子元件或不同电子元件上的接地垫，可使得基板不需要设置额外引线。在其它应用实施例中，模封体上第一导电层的接地区以及电源区分别连接电子元件上的接地垫与电源垫，可减少基板引线，以降低基板所需的层数。再者，本发明实施例的接地垫设置于电子元件上，相较于现有的接地垫设置于基板，本发明实施例可以缩短模封体表面至接地垫的距离，而降低第一穿孔深度，使得第一穿孔电性导通的良率增加。
另外，由于基板不需要额外空间以设置接地垫，可减少基板承载面的面积，以缩小半导体封装体积，有助于微型化的产品设计。此外，第一导电层除了电磁干扰防制的功能，还可同时作为电力与信号的整合，以增加产品设计的弹性，降低产品材料与加工成本。值得一提的是，借由本创作实施例提供的半导体封装的制作方法，可同时完成多个封装单元，以减少产品加工时间。
以上所述仅为本发明的实施例，其并非用以限定本发明的专利保护范围。任何本领域普通技术人员在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的专利保护范围内。

Claims (6)

1.一种包括至少一电子模块的电路板系统的制造方法，其特征在于，包括：
提供一基板；
设置至少一电子元件于该基板上；
提供一模封体包覆该电子元件与部分该基板；
形成一第一穿孔在该模封体上以暴露该电子元件的一接地垫；
在该模封体上形成一第二穿孔以暴露该电子元件的一电源垫；
接着，形成一第一导电层，覆盖该模封体并通过第一穿孔电性连接至该接地垫以及通过第二穿孔连接至电源垫；
图案化该第一导电层，以隔离该第一导电层为一接地区以及一电源区，该接地区电性连接至该接地垫，而该电源区电性连接至该电源垫；
形成一钝化层，以覆盖该第一导电层，该钝化层具有一开口以暴露部分该接地区；以及
形成一第二导电层，以覆盖该钝化层并通过该开口电性连接至该接地区。
2.如权利要求1所述的制造方法，其特征在于，该接地垫为最接近该模封体的表面者，且该第一导电层填充该第一穿孔，以通过该第一穿孔而电性连接至该接地垫。
3.如权利要求1所述的制造方法，其特征在于，该接地区与该电源区以一环形图案相隔离。
4.一种包括至少一电子模块的电路板系统，其特征在于，其包括：
一基板；
至少一电子元件，设置于该基板上；
一模封体，包覆该电子元件与部分该基板，该模封体具有一第一穿孔和有一第二穿孔，以分别暴露该电子元件的一接地垫和一电源垫；
一第一导电层，覆盖该模封体，其中，该第一导电层包括一接地区以及一电源区，该接地区与该电源区通过一图案相隔离，该接地区通过该第一穿孔电性连接至该接地垫，而该电源区通过该第二穿孔电性连接至该电源垫；
一钝化层，覆盖该第一导电层，该钝化层具有一开口以暴露部分该接地区；以及
一第二导电层，覆盖该钝化层并通过该开口电性连接至该接地区。
5.如权利要求4所述的电路板系统，其特征在于，该接地垫为最接近该模封体的表面者，且该第一导电层覆盖该电子模块，通过该第一穿孔而电性连接至该接地垫。
6.如权利要求4所述的电路板系统，其特征在于，该接地垫与该电源垫皆为最接近该模封体的表面者。
CN201210329921.3A 2012-09-07 2012-09-07 电路板系统及其制造方法 Active CN103681381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210329921.3A CN103681381B (zh) 2012-09-07 2012-09-07 电路板系统及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210329921.3A CN103681381B (zh) 2012-09-07 2012-09-07 电路板系统及其制造方法

Publications (2)

Publication Number Publication Date
CN103681381A CN103681381A (zh) 2014-03-26
CN103681381B true CN103681381B (zh) 2016-07-06

Family

ID=50318554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210329921.3A Active CN103681381B (zh) 2012-09-07 2012-09-07 电路板系统及其制造方法

Country Status (1)

Country Link
CN (1) CN103681381B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414469A (en) * 2003-01-22 2004-08-01 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
CN1624888A (zh) * 2003-12-03 2005-06-08 育霈科技股份有限公司 扩散式晶圆型态封装的结构与其形成方法
TW200611382A (en) * 2004-09-30 2006-04-01 Via Tech Inc Chip package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101619473B1 (ko) * 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414469A (en) * 2003-01-22 2004-08-01 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
CN1624888A (zh) * 2003-12-03 2005-06-08 育霈科技股份有限公司 扩散式晶圆型态封装的结构与其形成方法
TW200611382A (en) * 2004-09-30 2006-04-01 Via Tech Inc Chip package

Also Published As

Publication number Publication date
CN103681381A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP6677380B2 (ja) 高密度有機ブリッジデバイスおよび方法
US5360948A (en) Via programming for multichip modules
CN105390472B (zh) 用于嵌入式半导体器件封装的电气互连结构及其制造方法
CN102592982B (zh) 晶片封装体的形成方法
US9161483B2 (en) Electronic module and method of manufacturing electronic module
US20120020039A1 (en) Surface-mounted shielded multicomponent assembly
CN103904057A (zh) PoP封装结构及制造工艺
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20170077213A (ko) 기판 및 제조 방법
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路系统的方法
US20080182400A1 (en) Manufacturing method of semiconductor device
CN105336629B (zh) 电子封装模块的制造方法以及电子封装模块
CN102446888A (zh) 具有多层布线结构的半导体装置及其制造方法
TWI552663B (zh) 電路板系統及其製造方法
CN105161436A (zh) 倒装芯片的封装方法
WO2014142448A1 (en) Wafer level chip scale light emitting diode package
CN103681381B (zh) 电路板系统及其制造方法
TWI523186B (zh) 具有電性屏蔽功能的模組積體電路封裝結構及其製作方法
US20190373720A1 (en) Electronic card with printed circuit comprising an integrated diffraction structure and method for the production thereof
US8324727B2 (en) Low profile discrete electronic components and applications of same
EP3935924B1 (en) Fiducials for laminate structures
TW201413911A (zh) 封裝結構及其製造方法
CN103681647B (zh) 封装结构及其制造方法
CN102054708B (zh) 形成窗式球栅数组封装预基板的方法
CN102263076B (zh) 封装结构及形成封装结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant