CN102263076B - 封装结构及形成封装结构的方法 - Google Patents

封装结构及形成封装结构的方法 Download PDF

Info

Publication number
CN102263076B
CN102263076B CN201110140158.5A CN201110140158A CN102263076B CN 102263076 B CN102263076 B CN 102263076B CN 201110140158 A CN201110140158 A CN 201110140158A CN 102263076 B CN102263076 B CN 102263076B
Authority
CN
China
Prior art keywords
groove
protective layer
conductor
encapsulating structure
conductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110140158.5A
Other languages
English (en)
Other versions
CN102263076A (zh
Inventor
刘建宏
张恕铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102263076A publication Critical patent/CN102263076A/zh
Application granted granted Critical
Publication of CN102263076B publication Critical patent/CN102263076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开一种封装结构及形成封装结构的方法，该封装结构包含非导体基材、导电元件、保护层、接面、导电层、接合垫与防焊层。导电元件位于非导体基材的一表面上，而实质上由无源元件与对应电路所组成。保护层完全覆盖导电元件与非导体基材，而使得导电元件夹置于非导体基材与保护层之间。导电层覆盖暴露部分对应电路的接面、延伸至接面外，并与对应电路电连接。完全覆盖接面与导电层的防焊层，选择性暴露出位于接面外、并直接与导电层连接的接合垫。

Description

封装结构及形成封装结构的方法
技术领域
本发明大致上涉及一种用于整合无源元件的封装结构以及形成一种封装结构的方法。本发明特别是涉及在非导体基材上，形成实质上由无源元件与对应电路所组成的导电元件的封装结构，以及形成此封装结构的方法。
背景技术
整合型无源元件的目标是希望在基材上组合多个无源元件，来制造出具有特定功能的整合元件模块。图1至图4例示现行一种制造包含电子元件的封装结构的方法。请参考图1，揭示一种具有复合材料层的多层结构101。此等具有复合材料层的多层结构101包含有导电基板110、对应电路121、电子元件122、树脂材料130与透明层140。导电基板110在此例示者为硅基板等的半导体基板。电子元件122可以是光感应器，并与对应电路121彼此电连接，而一起位于导电基板110上。树脂材料130则是覆盖电子元件122与对应电路121。树脂材料130可以为环氧树脂。在树脂材料上另外还有一透明层140，透明层通常是玻璃，使得光感应器可以拾取光学信号。
其次，请参考图2，先对导电基板110进行研磨步骤以缩减导电基板110的厚度，接续再导电基板110上以蚀刻的方式定义出切割道150位置。然后，请参考图3，在已经定义出有切割道位置150的多层结构101下，涂布一接合材料(未显示)以结合一玻璃材质的载板160，利用一机械加工方式并对应切割道150位置形成一沟槽151(notch)，目的是暴露出与电子元件122电连接的对应电路121。之后，再形成覆盖载板160与导电基板110的图案化的导电层123，与位于导电层123上相对应的接合垫124。导电层123又因为覆盖沟槽151而与对应电路121电连接，使得接合垫124间接与对应电路121电连接。
再来，请参考图4，则是在接合垫124上形成焊球125，作为位于多层结构101中对应电路121向外导电的媒介。完成之后，就可以再利用机械加工方式通过切割道150分割整片的多层结构101，而得到多个单一的电子成品。
发明内容
本发明的实施例为一种有别于传统上包含电子元件的封装结构。本发明的封装结构，包含非导体基材、导电元件、保护层、接面、导电层、接合垫与防焊层。导电元件位于非导体基材的一表面上，并实质上由无源元件与对应电路所组成。保护层则完全覆盖导电元件与非导体基材，而使得导电元件夹置于非导体基材与保护层之间。接面会暴露部分的对应电路，并使得覆盖接面的导电层延伸至接面外，而与对应电路形成电连接。接合垫位于接面外，并直接与导电层连接。填满接面的防焊层，会完全覆盖导电层并选择性暴露出接合垫。
本发明另一实施例为一种形成封装结构的方法。首先，提供一多层结构。此多层结构包含一非导体基材与一保护层，并使得一导电元件夹置于非导体基材与保护层之间。导电元件位于非导体基材的一表面上，并且实质上由一无源元件与一对应电路所组成。其次，形成一沟槽，并使得沟槽的底区暴露部分对应电路。之后，形成覆盖沟槽的导电层，其电连接对应电路并延伸至沟槽外。再来，形成一防焊层，填满沟槽并选择性暴露导电层。接着，形成位于沟槽外的接合垫，其直接与暴露出的导电层电连接。
在本发明形成封装结构的方法中，一方面可以使非导体载材完全覆盖保护层而不接触导电元件。另一方面，沟槽还可以有多种不同的实施方式。例如，沟槽具有斜角的侧壁或是具有直角的侧壁。还有，沟槽可以从非导体基材深入多层结构中。此时，沟槽可以仅穿透非导体基材而暴露出无源元件。或是，沟槽底区更穿入保护层中。更进一步，沟槽还可以除了穿过非导体基材与保护层外，并部分穿入非导体载材中。
或是，沟槽可以从非导体载材深入多层结构中。一方面，沟槽可以仅穿透非导体载材而形成沟槽。另一方面，沟槽会穿透非导体载材并穿入保护层。或是，沟槽会穿透复合结构的保护层。经过本发明方法所形成的封装结构，导电元件一定是位于非导体基材的表面上。
附图说明
图1至图4为现有的一种制造包含电子元件的封装结构的方法示意图；
图5至图10为本发明形成封装结构的方法，与其多种不同的实施方式与变化示意图；
图11A、图11B、图11C、图11D或图11E分别为本发明封装结构的多种不同的实施方式与变化示意图。
主要元件符号说明
101多层结构
110导电基板
121对应电路
122电子元件
123导电层
124接合垫
125焊球
130树脂材料
140透明层
150切割道
151沟槽
160载板
201多层结构
202多层结构
210非导体基材
220导电元件
221对应电路
222无源元件
223导电层
224接合垫
230保护层
231第一保护层
232第二保护层
240非导体载材
250沟槽
251沟槽底区
252沟槽侧壁
253接面
260防焊层
具体实施方式
本发明的一实施例为一种形成封装结构的方法，而得到一种封装结构。首先，介绍本发明形成封装结构的方法，与其多种不同的实施方式与变化。图5至图10绘示本发明形成封装结构的方法，与其多种不同的实施方式与变化。一开始，请参阅图5，提供一多层结构201。多层结构201至少包含非导体基材210与保护层230。此外，多层结构201中还会包含有导电元件220。多层结构201中的导电元件220位于非导体基材210的一表面上，所以会夹置于非导体基材210与保护层230之间。
非导体基材210可以为一透明基材，例如玻璃等的绝缘基板，或非透明基材，如陶瓷基板。非导体基材210的厚度大约为300微米(μm)至50微米左右。保护层230也为一种不导电的材料，例如氮化硅、氧化硅、环氧树脂、或是聚酰亚胺等等，用来保护导电元件220并隔绝外界环境对导电元件220的影响。本发明的导电元件220，实质上仅由无源元件222，例如电阻、电容、电感等，以及与无源元件222电连接的对应电路221所组成，而不含任何的有源元件。
其次，请参阅图6，提供非导体载材240(carrier)，再利用一接合材料(未显示)，使得非导体载材240会完全覆盖保护层230并与之相接合。由于保护层230的隔绝，非导体载材240不会接触导电元件220。非导体载材240可以包含陶瓷与玻璃的至少一者。非导体载材240的厚度通常会大于300微米左右。非导体载材240与非导体基材210分别代表多层结构201的相对两面。此外，视情况需要，可以适当减低非导体基材210的厚度，例如使用研磨，至20微米至70微米左右。
然后在多层结构201中形成沟槽，并使得沟槽底区会暴露部分的对应电路221。可以从非导体载材240或是从非导体基材210的方向，使用蚀刻方法或是机械切割法的至少一者来移除部分的多层结构201，而分别得到所需的沟槽。依据不同的实施方式，本发明方法所形成的沟槽还可以有多种不同的实施态样。例如，沟槽深度不同。或是，沟槽的形状不同，具有直角或是斜角的侧壁。以下将使用不同的实施例来说明。
第一实施例
请参阅图7A，例示从非导体基材210的方向来移除部分的多层结构201，而形成沟槽250。沟槽250具有直角的侧壁252，例如沟槽250包含沟槽底区251与沟槽侧壁252。在此第一实施例中，使得所形成的沟槽250仅仅由下方穿透非导体基材210而暴露出无源元件222或是对应电路221。例如，如果非导体基材210的厚度为50微米左右时，则沟槽250的深度也为50微米左右，所以沟槽250不会穿入保护层230中。
之后，请参阅图8，在非导体基材210有沟槽250的一侧形成导电层223。一方面，导电层223会覆盖非导体基材210与沟槽250，同时与对应电路221电连接。另一方面，导电层223还会向外延伸至沟槽250外。可以使用沉积法来全面性的形成导电层223。导电层223与对应电路221的电连接还会形成一T字形的交叉。导电层223通常为一金属，例如铜或是铝。
再来，请参阅图9，在非导体基材210底面形成一绝缘层，如防焊层260。防焊层260除了填满沟槽250之外，还会选择性暴露导电层223，预留作为接合垫(图未示)之用。较佳者，在形成防焊层260之前，还可以预先图案化导电层223，使得电连接不同无源元件222的导电层223彼此不会相互连接，避免不同的无源元件222短路。
请参阅图10，再来就可以传统制作工艺在暴露出的导电层223上形成接合垫224。接合垫224的位置一定是位于沟槽250外，并直接与暴露出的导电层223电连接。通过导电层223，接合垫224即可作为位于多层结构201中对应电路221向外导通的媒介。接合垫224通常为一导电材料，例如金属。
第二实施例
请参阅图7B，例示从非导体基材210的方向来移除部分的多层结构201的另一实施例，而形成沟槽250。具有斜角侧壁的沟槽250，包含沟槽底区251与沟槽侧壁252。在此第二实施例中，由非导体基材210底部向上所形成的沟槽250不但会穿透非导体基材210而暴露出无源元件222或是对应电路221，沟槽底区251更还会穿入保护层230中。第二实施例的其他步骤可以参考第一实施例的叙述，以形成导电层、防焊层与接合垫。
第三实施例
请参阅图7C，例示从非导体基材210的方向来移除部分的多层结构201而形成沟槽250的又一实施例。沟槽250具有斜角的侧壁，例如沟槽250包含沟槽底区251与沟槽侧壁252。在此第三实施例中，从非导体基材210底部往上所形成的沟槽250不只会穿透非导体基材210与穿透保护层230而暴露出无源元件222或是对应电路221，沟槽底区251还会更进一步穿入部分的非导体载材240中。第三实施例的其他步骤可以参考第一实施例的叙述，以形成导电层、防焊层与接合垫。
第四实施例
请参阅图7D，例示从非导体载材240的方向来移除部分的多层结构201，而形成沟槽250。沟槽250具有直角的侧壁252，例如沟槽250包含沟槽底区251与沟槽侧壁252。在此第四实施例中，从非导体载材240顶面向下所形成的沟槽250会同时穿透非导体载材240与保护层230而暴露出无源元件222或是对应电路221。同样地，视情况需要，在形成沟槽250之前，可以预先适当减低非导体载材240的厚度至100微米左右。第四实施例的其他步骤可以参考第一实施例的叙述，以形成导电层、防焊层与接合垫。
第五实施例
请参阅图7E，例示移除部分的多层结构201，而形成沟槽250。在此第五实施例中，不会如前所述形成非导体载材，而是形成复合结构的保护层，例如于第一保护层231之上再形成另一层的第二保护层232。视情况需要，在形成第二保护层232之前，第一保护层231可以预先经过图案化。第二保护层232的材料可以是聚酰亚胺。
接着，就可以从第二保护层232的方向，亦即由上往下来形成所需的沟槽250。沟槽250具有直角的侧壁252，例如沟槽250包含沟槽底区251与沟槽侧壁252。沟槽250会同时穿透第一保护层231与第二保护层232，而暴露出位于多层结构201中的无源元件222或是对应电路221。第五实施例的其他步骤可以参考第四实施例的叙述，以形成导电层、防焊层与接合垫。
在经过前述的步骤后，即可得到完成封装的多层结构201。接下来，就可以进行一后续的切割步骤，例如利用传统的蚀刻或机械加工等方式，经由对准封装过的多层结构201中的沟槽250来进行切割制作工艺，或是对封装元件的沟槽250边缘进行切割制作工艺，而得到多个单一的封装多层结构202，例如为整合无源元件(Integrated Passive Device，IPD)。视情况需要，在完成后续的切割步骤后，还可以移除非导体载材。图11A、图11B、图11C、图11D或图11E分别承上例示本发明第一实施例、第二实施例、第三实施例、第四实施例与第五实施例经切割制作工艺后的结果。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (17)

1.一种封装结构，包含：
非导体基材；
导电元件，位于该非导体基材的一表面上，该导电元件实质上由一无源元件与一对应电路所组成；
保护层，完全覆盖该导电元件与该非导体基材，使得该导电元件夹置于该非导体基材与该保护层之间；
接面，其暴露部分该无源元件与该对应电路的至少一者，及该非导体基材；
导电层，覆盖该接面并延伸至该接面外，并与该无源元件与该对应电路的至少一者电连接；
接合垫，位于该接面外并直接与该导电层连接；以及
防焊层，完全覆盖该接面与该导电层、并选择性暴露出该接合垫。
2.如权利要求1所述的封装结构，其中该接面暴露该保护层。
3.如权利要求1所述的封装结构，其中该无源元件为一整合无源元件。
4.如权利要求1所述的封装结构，其中该接面具有斜角的侧壁。
5.一种封装结构，包含：
非导体基材；
导电元件，位于该非导体基材的一表面上，该导电元件实质上由一无源元件与一对应电路所组成；
保护层，完全覆盖该导电元件与该非导体基材，使得该导电元件夹置于该非导体基材与该保护层之间；
非导体载材，完全覆盖该保护层而不接触该导电元件；
接面，其暴露部分该无源元件与该对应电路的至少一者；
导电层，覆盖该接面并延伸至该接面外，并与该无源元件与该对应电路的至少一者电连接；
接合垫，位于该接面外并直接与该导电层连接；以及
防焊层，完全覆盖该接面与该导电层、并选择性暴露出该接合垫。
6.如权利要求5所述的封装结构，其中该接面暴露该非导体基材、该保护层与该非导体载材。
7.如权利要求5所述的封装结构，其中该接面暴露该非导体载材。
8.如权利要求5所述的封装结构，其中该接面暴露该非导体载材与该保护层。
9.一种形成封装结构的方法，包含：
提供一多层结构，该多层结构包含非导体基材与保护层，并使得一导电元件夹置于该非导体基材与该保护层之间，其中该导电元件位于该非导体基材的一表面上，并且实质上由一无源元件与一对应电路所组成；
形成一沟槽，使得该沟槽底区暴露部分该无源元件与该对应电路的至少一者且该沟槽穿透该非导体基材；
形成一导电层，以覆盖该沟槽、电连接该无源元件与该对应电路的至少一者并延伸至该沟槽外；
形成一防焊层，以填满该沟槽并选择性暴露该导电层；以及
形成一接合垫，位于该沟槽外、并直接与暴露出的该导电层电连接。
10.如权利要求9所述形成封装结构的方法，其中该沟槽底区更穿入该保护层。
11.如权利要求9所述形成封装结构的方法，其中该沟槽穿透该保护层并暴露该对应电路。
12.如权利要求9所述形成封装结构的方法，还包含：
经由该沟槽切割该封装结构。
13.一种形成封装结构的方法，包含：
提供一多层结构，该多层结构包含非导体基材与保护层，并使得一导电元件夹置于该非导体基材与该保护层之间，其中该导电元件位于该非导体基材的一表面上，并且实质上由一无源元件与一对应电路所组成；
提供一非导体载材，其完全覆盖该保护层而不接触该导电元件；
形成一沟槽，使得该沟槽底区暴露部分该无源元件与该对应电路的至少一者；
形成一导电层，以覆盖该沟槽、电连接该无源元件与该对应电路的至少一者并延伸至该沟槽外；
形成一防焊层，以填满该沟槽并选择性暴露该导电层；以及
形成一接合垫，位于该沟槽外、并直接与暴露出的该导电层电连接。
14.如权利要求13所述形成封装结构的方法，其中形成该沟槽，并使得该沟槽穿透该非导体基材与该保护层，并部分穿入该非导体载材。
15.如权利要求13所述形成封装结构的方法，其中形成该沟槽，并使得该沟槽仅穿透该非导体载材。
16.如权利要求13所述形成封装结构的方法，其中形成该沟槽，并使得该沟槽穿透该非导体载材并穿入该保护层。
17.如权利要求13所述形成封装结构的方法，其中形成该沟槽，使得该沟槽穿透该非导体载材与该保护层，并部分穿入该非导体基材。
CN201110140158.5A 2010-05-27 2011-05-27 封装结构及形成封装结构的方法 Active CN102263076B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34874910P 2010-05-27 2010-05-27
US61/348,749 2010-05-27

Publications (2)

Publication Number Publication Date
CN102263076A CN102263076A (zh) 2011-11-30
CN102263076B true CN102263076B (zh) 2017-05-10

Family

ID=45009652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110140158.5A Active CN102263076B (zh) 2010-05-27 2011-05-27 封装结构及形成封装结构的方法

Country Status (3)

Country Link
US (1) US8624351B2 (zh)
CN (1) CN102263076B (zh)
TW (1) TWI544592B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564374A (zh) * 2020-07-15 2020-08-21 珠海越亚半导体股份有限公司 封装基板制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236957A (zh) * 2007-01-31 2008-08-06 精材科技股份有限公司 芯片封装模块的导电层构造及其制造方法
CN101378052A (zh) * 2007-08-30 2009-03-04 阿尔特拉公司 具有无源元件的集成电路封装
CN101467249A (zh) * 2006-06-08 2009-06-24 宇芯（毛里求斯）控股有限公司 制造热增强型的基于衬底的阵列封装的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US8409970B2 (en) * 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
CN101369591B (zh) * 2007-08-17 2010-07-07 精材科技股份有限公司 影像感测元件封装体及其制作方法
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101467249A (zh) * 2006-06-08 2009-06-24 宇芯（毛里求斯）控股有限公司 制造热增强型的基于衬底的阵列封装的方法
CN101236957A (zh) * 2007-01-31 2008-08-06 精材科技股份有限公司 芯片封装模块的导电层构造及其制造方法
CN101378052A (zh) * 2007-08-30 2009-03-04 阿尔特拉公司 具有无源元件的集成电路封装

Also Published As

Publication number Publication date
TWI544592B (zh) 2016-08-01
US8624351B2 (en) 2014-01-07
CN102263076A (zh) 2011-11-30
TW201203485A (en) 2012-01-16
US20110291228A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
CN1625926B (zh) 用于将元件置入于基座中的方法
CN100566511C (zh) 用于将元件置入于基座中并且形成接触的方法
CN105428265B (zh) 半导体装置的制造方法
CN103178032B (zh) 使用穿透硅通道的半导体封装方法
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
CN100479135C (zh) 半导体器件及其制造方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
CN100578816C (zh) 用于形成触点的方法及封装的集成电路组件
CN102160197B (zh) 光电元件封装基座
US6449168B1 (en) Circuit board and a method for manufacturing the same
US8502367B2 (en) Wafer-level packaging method using composite material as a base
US20110079912A1 (en) Connection for Off-Chip Electrostatic Discharge Protection
JP2021534596A (ja) 変形可能な導体を有する構造体
CN102687255A (zh) 凹陷半导体衬底
CA2464078A1 (en) Semiconductor device and method of manufacturing the same
WO1996002071A1 (en) Packaged integrated circuit
JP2007535157A (ja) 電子モジュール及びその製造方法
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
CN100377351C (zh) 集成电路和分层引线框封装
CN102543729B (zh) 电容的形成方法及其电容结构
CN102446888A (zh) 具有多层布线结构的半导体装置及其制造方法
EP3584833B1 (en) Power module with improved alignment
CN108511401A (zh) 一种半导体芯片的封装结构及其封装方法
US20220375840A1 (en) Manufacture of electronic chips
CN101800216A (zh) 具有电磁干扰保护的电子模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant