CN100566511C - 用于将元件置入于基座中并且形成接触的方法 - Google Patents

用于将元件置入于基座中并且形成接触的方法 Download PDF

Info

Publication number
CN100566511C
CN100566511C CNB038031353A CN03803135A CN100566511C CN 100566511 C CN100566511 C CN 100566511C CN B038031353 A CNB038031353 A CN B038031353A CN 03803135 A CN03803135 A CN 03803135A CN 100566511 C CN100566511 C CN 100566511C
Authority
CN
China
Prior art keywords
pedestal
substrate
hole
microcircuit
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038031353A
Other languages
English (en)
Other versions
CN1625927A (zh
Inventor
R·托米宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imberatec Co ltd
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of CN1625927A publication Critical patent/CN1625927A/zh
Application granted granted Critical
Publication of CN100566511C publication Critical patent/CN100566511C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明公开了一种方法，其中将形成了部分电子电路的半导体元件或者至少某些半导体元件在基座的制造过程中置入于一基座如一电路板中。这样，基座结构或多或少环绕着半导体元件制造。根据本发明，半导体元件的至少一个导电图案和馈通首先在基座中制作。此后，半导体元件置于孔中，与导电图案对准。半导体元件连接到基座的结构上，并且一个或更多导电图案层制作于基座中，以便使得至少一个导电图案与半导体元件的表面的接触区域形成电接触。

Description

用于将元件置入于基座中并且形成接触的方法
本发明涉及一种用于将一个或更多元件置入于一基座中并且形成其中的接触的方法。
利用本发明涉及的方法加工的基座在电子产品中用作电元件，通常为半导体元件，尤其是微电路所用的基座。基座的任务是为元件提供一机械附连基座并提供与基座上或基座外部的其它元件的所需电连接。基座可为一电路板，因此作为本发明的目的的方法紧密涉及电路板制造技术。基座也可为某些其它基座，例如用于封装一个或多个元件的基座，或者一整个功能模块的基座。
其中，电路板制造技术不同于微电路制造之处在于微电路制造技术中所用的衬底为一半导体材料，而电路板的基座材料为绝缘体。微电路制造技术通常还比电路板制造技术昂贵得多。
电路板制造技术不同于封装技术在于封装技术用于形成一便于其操作处理的环绕着半导体元件的封装。半导体元件的封装的表面具有接触部分，通常为突起，它们容许封装好的元件能够简便地安装于电路板上。半导体封装还包含导体，电压可以通过导体而连接于实际的半导体上，将封装外部的突出接触部分连接于半导体元件表面上的接触区域上。
然而，利用常规技术制造的元件的封装占用了大量的空间。电子装置的微型化引导人们试图除去半导体元件的封装。举例来说，为此目的，已发展了所谓的倒装片技术，其中将不带封装的半导体元件直接装配于电路板表面上。然而，在倒装片技术中存在许多困难。举例来说，可能会产生关于连接可靠性的问题，特别是当在电路板和半导体元件之间产生机械应力的情况下。机械应力必须通过在芯片和电路板之间增添适当的未充满情况而得以均匀开。这个程序减缓了过程并且增大了制造成本。应力尤其产生于使用柔性电路板和电路板大大弯曲的情况下。
本发明的目的是创建一种方法，利用这种方法可以可靠经济地将未封装的微电路连接到一基座上并且提供有触点。
本发明基于将半导体元件或者至少部分半导体元件在基座的制作过程中置入于一基座如一电路板中，其中，或者说，基座结构的部分环绕着半导体元件制造。根据本发明，至少一个导电图案首先制造于基座中，作为半导体元件的通孔。在此以后，半导体元件置于孔中，与导电图案对准。半导体元件连接于基座的结构上，并且一个或更多导电图案层制造于基座中，其方式使得至少一个导电图案与半导体元件的表面上的接触区域形成电接触。
更具体而言，根据本发明的方法的特征在于权利要求1的特征部分所述的内容。
借助于本发明获得了显著的优点。这是因为，借助于本发明，可以制造一种半导体元件置入其内部的电路板。本发明还使得可以制造一种环绕着元件的小型、可靠的元件封装。
本发明还可以有大量的实施例，它们提供了显著的附加优点。
举例来说，借助于本发明，元件封装阶段、电路板制造阶段、以及半导体元件的装配和触点制作阶段可以组合起来形成单个整体。各个过程阶段的组合带来了重要的逻辑优点并且使得能够制造更小、更可靠的电子模块。另一个优点在于这种制造方法可以大部分利用一般所用的电路板制造和装配技术。
根据本发明的一个优选实施例，这种复合式过程的整体性比例如制造电路板并使用倒装片技术将元件附连于电路板上更为简便。利用这些优选实施例，与常规型方案相比，可以得到以下优点：
不需要软焊来与元件形成触点，而是可通过在半导体元件的接触区域顶部上生长导体来制造电触点。这就意味着不需要使用熔化的金属来连接元件，因此不会在金属之间形成化合物。金属之间的化合物一般为脆性，因此与通过软焊制作的连接相比，可靠性得以提高。特别是在小连接处，连接中的金属化合物的脆性会引起大问题。根据一个优选实施例，在无焊方案中可比软焊方案中得到明显更小的结构。无焊触点制作方法还存在的优点在于不需要高温来形成触点。过程温度更低就容许在选择电路板、元件封装或电子模块的其它材料时具有更大选择。在这种方法中，电路板、元件、和直接连接于元件上的导电层的温度可保持于20-85℃的范围内。只有当需要对所使用的任何聚合物膜进行硬化处理(聚合处理)时才会需要较高的温度，例如大约150℃。然而，在整个过程中，基板和元件的温度可保持于200℃以下。在本方法中，也可以使用通过其它方法，例如化学方法或电磁辐射方法如紫外光而非通过高温作用硬化的聚合物膜。在本发明这样一个优选实施例中，在整个过程中，基板和元件的温度可保持于100℃以下。
由于使用本方法使得能够制造更小的结构，因此元件相距可更为紧密。各元件之间的导体也就可以更短，而电子电路的电属性就由于例如减少了损失、干扰和延迟时间而得以改进。
本方法还使得能够制造三维结构，因为基座和嵌于基座中的元件可相互叠放地装配。
在本方法中，还可以减少不同金属之间的界面。
这种方法容许一种无铅过程。
本发明还容许其它优选实施例。关于本发明，举例来说，可使用柔性电路板。另外，这个过程容许电路板互相叠放地装配。
借助于本发明，还可以制造极薄的结构，其中半导体元件不管其厚度如何都完全保护于一基座例如电路板内。
由于半导体元件可完全置于电路板内部，因此电路板与半导体元件之间的连接方式在机械上来说既耐久又可靠。
在下文中，将借助于实例并参照附图对本发明进行研究。
图1示出了根据本发明的一个过程的一组剖面。
图2示出了根据本发明的第二过程的一组剖面。
图3示出了根据本发明的第三过程的一组剖面。
图1中所示的这组插图示出了根据本发明的一种可能过程。在下文中，将分阶段对图1的过程进行研究。
阶段A(图1A)：
在阶段A中，为电路板制造过程选择一适合的基板1。基板1可为例如玻璃纤维加强环氧树脂板，如FR4型板。由于实例过程不需要高温，在实例过程中，基板1因此就可为一种有机板。因此基板1可选择一种价格便宜的柔性有机板。通常，基板1选择一种已经涂有导电材料2通常为铜的板。当然，也可使用无机板。
阶段B(图1B)：
在阶段B中，在基板中为电触点制作通孔3。孔3可以例如利用电路板制造中所用的某些已知方法，如机械钻孔法来制作。
阶段C(图1C)：
在阶段C中，金属4生长于在阶段B中制作的通孔中。在实例过程中，金属4还生长于电路板的顶部上，从而也增大了导电层2的厚度。
所生长的导电材料4为铜，或具有足够导电性的某些其它材料。铜的金属化过程可以通过用一薄层化学铜来涂敷孔然后使用电化学铜生长方法来继续涂敷过程而进行。在实例中使用了化学铜，因为其也将在聚合物顶部上形成表面并且在电化学涂敷过程中起电导体的作用。因此，金属就可使用一种湿化学方法来生长，因而生长方法非常廉价。另外，举例来说，导电层4也可以通过向通孔中充以导电膏来制作。
阶段D(图1D)：
在阶段D中，对电路板表面上的导电层制作图案。这可以通过使用众所周知的电路板制造方法来进行。举例来说，导电层的图案根据在阶段B中制作的孔来对准。
举例来说，导线图案的制造可以通过在金属4的表面上层叠一光刻聚合物膜来进行，所需的导电图案通过引导光穿过一图案掩模而形成于该聚合物膜上。在暴露之后，将聚合物膜进行显示，这时从其上除去所需区域并且位于聚合物下方的铜4露出。接着，在膜下方露出的铜被蚀刻掉，从而留下所需的导电图案。聚合物起所谓的蚀刻掩模的作用，而开口5形成于金属层4中，在开口5的底脚处露出电路板的基板。在这之后，也将聚合物膜从铜4顶部上除去。
阶段E(图1E)：
在阶段E中，在基板中为微电路制作孔6。这些孔延伸穿过整个基板，从第一表面1a延伸至第二表面1b。举例来说，这些孔可以通过利用一铣床进行机械铣削而制作。举例来说，孔6也可以通过冲压加工而制作。孔6相对于电路板的导电图案4对准。在阶段B中制作的孔3也可用于帮助对准，但是这种对准方式也是相对于导电图案4来进行，因为导电图案4关于孔3具有特定的位置。
阶段F(图1F)：
在阶段F中，在孔6上方层叠了一个带子7或类似物。通过将带子7沿着基板的第二表面1b在孔6上方拉直而层叠该带子7。该带子用于保持元件在下一阶段中装配就位，直到元件利用最终连接方法固定到基板上为止。
阶段G(图1G)：
在阶段G中，微电路板8从基板的第一表面1a的这一侧装配于孔6中。装配过程可以使用一精密装配机来进行，微电路板8相对于电路板的导电图案对准。象在阶段E中那样，在阶段B中制作的孔可以用来帮助对准。
微电路板8的安装方式使得它们在孔6的“底部”中粘附于带子7的粘性表面上。
阶段H(图1H)：
在阶段H中，通过使用填充物质9来填充为微电路制作的孔，微电路8连接于电路板的基板上。在实例过程中，这个阶段这样执行：将铸造环氧树脂从电路板的第一表面(1a)的一侧散布于孔中和微电路7的顶部上。环氧树脂利用刮刀来刮平并且通过在一高压锅中进行固化而得以硬化。
阶段I(图1I)：
在阶段I中，在阶段F中层叠的带子被除去。
阶段J(图1J)：
在阶段J中，一聚合物膜10形成于电路板的表面上，随后一薄金属涂层11形成于聚合物膜顶部上。这个膜优选形成在电路板的两个表面上，但至少形成在电路板的第二表面(1b)上。
在实例过程中，阶段J通过在电路板表面上层叠一薄聚合物膜(例如，大约40μm)而执行，在其顶部上为一层铜(例如，大约5μm)。层叠过程借助于压力和热来进行。在实例过程中，膜因此就是一种RCC(树脂涂敷的铜)箔。
举例来说，聚合物膜也可通过将呈液体形式的聚合物散布于电路板上来制作。因此，层叠过程对阶段J来说并非必要。必要的是要将一绝缘层，通常为一聚合物膜，制作于电路板上，该电路板包含置入的元件，特别是置入的微电路。根据本发明，聚合物膜自身可为填充聚合物膜或非填充聚合物膜。聚合物膜也可涂敷上金属，但是这并非必要，因为导电表面也可以在以后制作于已经附连于电路板上的聚合物层顶部上。
阶段J使得可以在实例过程中使用在电路板制造中所用的常规型制造方法和工作阶段，然而仍能够将微电路和其它元件埋于电路板内。
阶段K(图1K)：
在阶段K中，在聚合物膜10中(同时在导电箔11中)制作孔12，通过孔12可以与导电图案和电路板的馈通(导电材料4)以及与微电路8建立接触。
举例来说，孔12可以使用激光或其它适用的方法来制作。在阶段D中制作的导电图案，或者在阶段B中制作的通孔可以用来进行对准。
阶段L(图1L)：
阶段L与阶段C相对应。在阶段L中，在孔12中和电路板的表面上制作一导电层13。
在实例过程中，首先使用三阶段表面去污处理来清洁馈通(孔12)。在这之后，通过首先在聚合物上形成一催化SnPd表面然后在表面上沉积一薄层(大约2Fm)化学铜，而对馈通进行金属化。铜13的厚度通过电化学沉积处理而增大。
另外，馈通也可以充以导电膏或者利用某些其它适用的微通金属化方法来制作。
阶段M(图1M)：
在阶段M中，按照与阶段D中相同的方式来形成一导电图案。
阶段N和O(图1N和1O)：
在阶段N和O中，一光刻聚合物14散布于电路板表面上并在聚合物14中形成所需的图案(按照与阶段D和M中类似的方式)。暴露过的聚合物膜显示出来，但是保持于电路板上的聚合物膜图案并未除去。
阶段P(图1P)：
在阶段P中，对在先前阶段中形成的聚合物膜图案的连接区域进行涂敷15。举例来说，涂层15可以带有Ni/Au涂层或OSP(有机表面保护)。
图1的实例示出了一个过程，其可用来开发本发明。因此，本发明决不受限于上述的过程，相反，本发明包括很大一组不同的过程及其最终产品，在权利要求书的最大可能的范围内并考虑到等价解释。特别地，本发明决不受限于实例中所示的布图，相反，对于本发明所属领域的普通技术人员来说，很显然，根据本发明的过程可以用来制造许多种与此处所公开的实例大不相同的电路板。因此，图中的微电路和连接只是用于对制造过程进行示例说明。因此，可以对以上所公开的实例的方法做出为数众多的改变，而不会偏离根据本发明的思想。这些改变可以涉及不同阶段中所述的制造方法，或者，举例来说，涉及各个阶段的相互顺序。例如，阶段B同样可以在阶段D之后进行，即程序可为将钻头对准于图案上，而非将图案对准于所钻的孔上。
觉得需要的阶段也可以加入以上所公开的实例的过程中。举例来说，可以将一箔层叠于电路板的第一侧(1a)上，该箔在阶段H中所进行的铸造过程中保护着电路板的表面。这种保护箔制造成覆盖着除了孔6之外的所有其它区域。保护箔在利用刮刀散布铸造环氧树脂时使电路板的表面保持清洁。保护箔可以在阶段H之前在适当的阶段中制作并且在铸造完成之后立即从电路板表面上除去。
借助于这种方法，还可以制造有待附连于电路板上的元件封装。这种封装也可包括若干互相电连接起来的半导体元件。
这种方法还可用于制造整个电模块。图1中所示的过程也可按照以下方式应用，即只在微电路的接触表面所处的电路板的第二侧(1b)上制作导电结构。
举例来说，在这种方法使得可以制造的电路板或电模块中，所用的基板的厚度处于50至200微米的范围内，而微电路的厚度处于50至150微米的范围内。举例来说，导体的间距可以在50至250微米的范围内变化，而微馈通的直径可为例如15至50微米。因此，一层式构造中的单块板的总厚度将会大约为100至300微米。
本发明还可以按照以下方式应用，即使得电路板互相叠放地进行装配，从而形成一多层式电路结构，在该多层式电路结构中，若干根据图1制造的电路板互相叠放地设置并且相互电连接在一起。互相叠放的电路板也可为如下这种电路板，其中导电结构只形成于电路板的第二侧1b上，但是其仍包括馈通，电触点也可通过这些馈通从电路板的第一侧形成于微电路上。图2示出了一种这样的过程。
图2示出了电路板之间的互相连接。在下文中，按阶段对这个过程进行描述。
阶段2A(图2A)：
图2A示出了互相叠放的电路板。举例来说，最下面的电路板可以在图1的改变过的过程的阶段I之后获得。在这种情况下，图1的过程就通过省去阶段1C而改变。
举例来说，中间和上面的电路板可以在图1的改变过的过程的阶段M之后获得。在这种情况下，图1的过程通过省去阶段1C并且只在电路板的第二侧(1b)上执行阶段J、K和L而改变。
除了电路板之外，图2A还示出了置于电路板之间的预浸处理环氧树脂层21。
阶段2B(图2B)：
在阶段2B中，电路板借助于预浸处理环氧树脂层21层叠在一起。此外，在电路板的两侧上制作一涂有金属的聚合物膜22。这个过程与图1的过程的阶段J相对应。
阶段2C(图2C)：
在阶段2C中，为了形成触点，在电路板中钻出孔23。
在阶段2C之后，举例来说，过程可以如下继续进行：
阶段2D：
在阶段2D中，导电材料按照与阶段1C相同的方式生长于电路板顶部上和通孔23中。
阶段2E：
在阶段2E中，按照与阶段1D中相同的方式对电路板表面上的导电层制作图案。
阶段2F：
在阶段2F中，按照与阶段1N和1O中相同的方式，一光刻聚合物散布于电路板表面上并在聚合物中形成所需的图案。暴露过的聚合物膜显示出来，但是保持于电路板上的聚合物膜图案并未除去。
阶段2G：
在阶段2G中，按照与阶段1P中相同的方式，对在先前阶段中形成的聚合物膜图案的连接区域进行金属化。
以图2的实例为基础，很显然，这种方法也可用于制造许多种三维电路结构。举例来说，这种方法可以用于使得若干存储电路相互叠放，从而形成一包含若干存储电路的封装，其中存储电路互相连接并且形成一工作整体。这种封装可称为三维多片模块。这种模块中的芯片可以自由选择并且芯片之间的触点可以根据选定的电路简便地制作。
本发明还使得电磁保护装置能够环绕着置入于基座中的元件制作。这是因为图1的方法可改成使得在阶段1E中所示的孔6可连同在阶段1B中所进行的孔3的制作一起制作。在那种情况下，在阶段1C中制作的导电层4也将覆盖着为元件制作的孔6的侧壁。图3A示出了在按照上述方式改变的过程中的阶段1F之后的基座结构的剖面。
在图3A中所示的中间阶段之后，得以如下地继续进行这个过程：可以按照与阶段1G相似的方式装配微电路，类似于阶段1H中那样地将微电路连接，按照与阶段1I相似的方式来除去带子，并且可以按照与阶段1J相似的方式在电路板的两个表面上形成聚合物和金属箔。图3B示出了在这些过程阶段之后基座结构的一个实例剖面。
在图3B中所示的中间阶段之后，可以通过在聚合物膜中制作与阶段1K的孔相似的孔以制作触点而得以继续进行这个过程。在此之后，可以按照与阶段1L相似的方式在孔中和板表面上制作一导电层。图3C示出了在这些过程阶段之后基座结构的一个实例剖面。为了清楚起见，在孔中和板表面上按照与阶段1L相似的方式制作的导电层用黑色突出显示。
在图3C中所示的中间阶段之后，可以通过象在阶段1M中那样对板表面上的导电层制作图案并且象在阶段1N中一样涂敷板表面而得以继续进行这个过程。在这些阶段之后，通过几乎没有破损的金属箔来包围着微电路，这些金属箔形成了一有效的保护装置以防由电磁相互作用所引起的干扰。这种构造示于图3D中。在图3D中所示的中间阶段之后，执行与阶段1O和1P相对应的阶段，在其中一保护箔和连接制作于电路板表面上。
在图3D中，用黑色突出显示了保护着微电路的金属层的剖面。此外，微电路的基底用网纹突出显示。网纹用于提醒为微电路制作的孔的所有侧面都由金属箔所覆盖。因此，微电路就由没有破损的金属箔沿侧向包围着。除此以外，一金属板可设计于微电路上方，其在制作电路板的导电图案时一起制作。类似地，在微电路之下制作一尽可能完整的金属箔。举例来说，在微电路之下制作触点意味着必须在金属箔中制作小间隙，如图3D中所示。然而，这些间隙可以制成沿侧向很窄或者相应地沿垂直方向很薄，以便使得它们不会削弱防止电磁干扰的保护效果。
在研究图3D的实例时，还必须考虑到最终结构还包括与图中所示的平面成直角延伸的部件。这种成直角延伸的结构由连接于图3D的左手微电路的左手边上的隆起触点上的导体来表示，其从沿侧向包围着微电路的金属箔与微电路之下的导电层之间向观察者延伸。
因此，图3D所示的方案就提供了一种具有良好电磁干扰防护性能的微电路。由于保护装置直接环绕着微电路制作，因此这种构造还能防止包含于电路板中的元件之间产生的相互干扰。大多数电磁保护结构也可以接地，因为沿侧向包围着微电路的金属箔可与电路上方的金属板保持电连接。而电路板的连接又可以设计成使得金属板通过电路板的导电结构接地。

Claims (23)

1.一种用于将元件置入于一基座中并且使基座与元件形成电接触的方法，这种方法包括：
取得一基板作为基座，
在基板上制作孔，
在孔中放置一元件，该元件在其第一表面上具有接触区域或接触突起以便建立电接触，
将元件在基板上所制作的孔中固定就位，
在基座的至少一个表面上制作绝缘层，以便使得绝缘层覆盖着元件，
为绝缘层中的元件制作接触开口，以及
在接触开口和绝缘层的顶部上制作导体，以便与元件形成电接触，
其特征在于，
在基板上制作导电图案，
选择孔的位置，并且将元件相对于基板上所制作的导电图案对准，
并且在制作孔之后
将带子或带状的膜层叠于基板的第二表面上，
从基板的第一表面一侧将元件置于基板中所制作的孔中，使得元件的第一表面靠着该带子或带状的膜并且基本上位于与基板的第二表面相同的水平，
通过用填充材料来填充孔而将元件在基板中所制作的孔中固定就位，以及
在固定元件之后，将层叠于基板的第二表面上的带子或带状的膜除去。
2.根据权利要求1所述的方法，其中在用于元件的电路板的基板中制作的孔是通孔。
3.根据权利要求2所述的方法，其中绝缘材料在为元件制作的孔的侧壁上生长，以便环绕着元件形成干扰保护。
4.根据权利要求1-3中任一项所述的方法，其中欲置于孔中的元件为一微电路。
5.根据权利要求4所述的方法，其中在固定微电路之后
层叠于基板的第二表面上的带子或带状的膜被除去，
树脂涂敷的铜箔被层叠于基板的第二表面上，以及
用于元件的导电图案和接触开口制作于树脂涂敷的铜箔中。
6.根据权利要求4所述的方法，其中该孔被制作用于馈通，并且在固定微电路之后
层叠于基板的第二表面上的带子或带状的膜被除去，
树脂涂敷的铜箔被层叠于基板的第一和第二表面上，
用于元件的导电图案和接触开口以及馈通制作于层叠在基板的第二表面上的树脂涂敷的铜箔中，以及
用于馈通的导电图案和接触开口制作于层叠在基板的第二表面上的树脂涂敷的铜箔中。
7.根据权利要求4所述的方法，其中，在固定微电路之后
层叠于基板的第二表面上的带子或带状的膜被除去，
预浸处理环氧树脂箔被制作于基板的第二表面上，
用于元件的接触开口被制作于环氧树脂箔中，以及
导电图案被制作于环氧树脂箔的顶部上。
8.根据权利要求4所述的方法，其中，用于馈通的孔被制作于基座上，并且在固定微电路之后
层叠于基板的第二表面上的带子或带状的膜被除去，
预浸处理环氧树脂箔被层叠于基板的第一和第二侧面上，
用于元件的接触开口和馈通被制作于基板的第二表面的环氧树脂箔中，以及
用于馈通的接触开口被制作于基板的第一表面的环氧树脂箔中。
9.根据权利要求4所述的方法，其中在将微电路置于基板上所制作的孔中之后，从基板的第二表面的方向形成与微电路的电接触。
10.根据权利要求4所述的方法，其中通过在微电路的接触区域中或在其接触突起的顶部上生长导电材料而形成与微电路的电接触。
11.根据权利要求4所述的方法，其中使用电路板制造技术而无需焊料来形成与微电路的电接触。
12.根据权利要求4所述的方法，其中一个以上的元件以相应的方式置入于基座中。
13.根据权利要求12所述的方法，其中在基板中为每一个待置入于基座中的元件制作一分离的孔，并且每一个待置入于基座中的元件位于其自己的孔中。
14.根据权利要求4所述的方法，其中至少两个微电路置入于基座中，并且其中生长直接连接到至少两个微电路的接触区域或接触突起的导电层，以便将微电路相互电连接来形成一工作整体。
15.根据权利要求4所述的方法，其中制造了一多层式结构，其中有至少四个导电层互相叠放起来。
16.根据权利要求4所述的方法，其中制造了一第一基座和至少一个第二基座，并且这些基座互相叠放地装配和固定以便使得基座相对彼此对准。
17.根据权利要求4所述的方法，其中
制造第一和第二基座以及一中间层，
第二基座置于第一基座上方并且第二基座相对于第一基座对准，
中间层置于第一和第二基座之间，以及
第一和第二基座借助于中间层而互相层叠。
18.根据权利要求17所述的方法，其中
制造至少一个第三基座并为每个第三基座制造一中间层，
每个第三基座又置于第一和第二基座上方并且每个第三基座相对于下方的基座之一对准，
一中间层置于每个第三基座下方，以及
第一、第二和每个第三基座借助于中间层而互相层叠。
19.根据权利要求17所述的方法，其中穿过互相叠放地固定的各基座钻出馈通孔，并且在所钻的孔中制作导体以便将每个基座的电子电路互相连接起来从而形成一工作整体。
20.根据权利要求4所述的方法，其中在处理过程中，基板、元件和直接连接于元件上的导电层的温度低于200℃。
21.根据权利要求20所述的方法，其中在处理过程中，基板、元件和直接连接于元件上的导电层的温度处于20-85℃的范围内。
22.一种电子模块，其利用根据权利要求1-3、5-21中任一项所述的方法制造。
23.一种电子模块，其利用根据权利要求4所述的方法制造。
CNB038031353A 2002-01-31 2003-01-28 用于将元件置入于基座中并且形成接触的方法 Expired - Lifetime CN100566511C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20020190 2002-01-31
FI20020190A FI115285B (fi) 2002-01-31 2002-01-31 Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi

Publications (2)

Publication Number Publication Date
CN1625927A CN1625927A (zh) 2005-06-08
CN100566511C true CN100566511C (zh) 2009-12-02

Family

ID=8563006

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038031353A Expired - Lifetime CN100566511C (zh) 2002-01-31 2003-01-28 用于将元件置入于基座中并且形成接触的方法

Country Status (13)

Country Link
US (1) US6991966B2 (zh)
EP (1) EP1474959B1 (zh)
JP (1) JP2005517287A (zh)
KR (2) KR20100126546A (zh)
CN (1) CN100566511C (zh)
AT (1) ATE295064T1 (zh)
BR (1) BRPI0307364B1 (zh)
DE (1) DE60300619T2 (zh)
FI (1) FI115285B (zh)
HK (1) HK1077151A1 (zh)
IL (1) IL163238A (zh)
RU (1) RU2297736C2 (zh)
WO (1) WO2003065778A1 (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7410907B2 (en) * 2005-03-31 2008-08-12 Lucent Technologies Inc. Fabricating integrated devices using embedded masks
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
GB2441265B (en) 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8021981B2 (en) 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
KR100769527B1 (ko) * 2006-09-19 2007-10-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
US20080123318A1 (en) * 2006-11-08 2008-05-29 Atmel Corporation Multi-component electronic package with planarized embedded-components substrate
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JPWO2009118925A1 (ja) 2008-03-27 2011-07-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US8466550B2 (en) * 2008-05-28 2013-06-18 Agency For Science, Technology And Research Semiconductor structure and a method of manufacturing a semiconductor structure
AT10247U8 (de) 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
SG10201505279RA (en) 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
US8914974B2 (en) 2008-10-30 2014-12-23 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
DE112010001187T5 (de) * 2009-03-18 2012-04-26 Interplex Industries, Inc. Ebener Kontakt mit Lötzinn
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2410565A1 (en) 2010-07-21 2012-01-25 Nxp B.V. Component to connection to an antenna
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8680683B1 (en) * 2010-11-30 2014-03-25 Triquint Semiconductor, Inc. Wafer level package with embedded passive components and method of manufacturing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
AT13055U1 (de) 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8603858B2 (en) 2011-07-12 2013-12-10 Infineon Technologies Ag Method for manufacturing a semiconductor package
AT13432U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
AT13436U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
KR20140070584A (ko) * 2011-09-09 2014-06-10 니혼도꾸슈도교 가부시키가이샤 반도체 모듈, 회로기판
US8723313B2 (en) 2012-01-14 2014-05-13 Wan-Ling Yu Semiconductor package structure and method for manufacturing the same
EP2615638A3 (en) 2012-01-16 2013-09-25 Yu, Wan-Ling Semiconductor Package Structure and Method for Manufacturing The Same
US9496211B2 (en) * 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US8916422B2 (en) * 2013-03-15 2014-12-23 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
AT514074B1 (de) 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
KR20160007546A (ko) * 2013-05-14 2016-01-20 메이코 일렉트로닉스 컴파니 리미티드 부품내장기판의 제조방법 및 부품내장기판
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
CN105280563A (zh) * 2014-06-10 2016-01-27 台湾应用模组股份有限公司 具缩减厚度的晶片卡封装装置
KR20160004157A (ko) 2014-07-02 2016-01-12 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
RU2581155C1 (ru) * 2014-12-10 2016-04-20 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет"Московский институт электронной техники" Способ изготовления электронного узла
RU2571880C1 (ru) * 2015-01-30 2015-12-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" Способ монтажа микроэлектронных компонентов
RU2604209C1 (ru) * 2015-06-05 2016-12-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Способ 2d-монтажа (внутреннего монтажа) интегральных микросхем
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
RU168167U1 (ru) * 2016-08-18 2017-01-23 Общество с ограниченной ответственностью "ТЭК электроникс" Печатная плата с массивным компонентом
RU2645151C1 (ru) * 2016-10-31 2018-02-16 Акционерное общество "Авиаавтоматика" имени В.В. Тарасова" Способ изготовления микроэлектронного узла
RU2651543C1 (ru) * 2016-12-07 2018-04-20 Акционерное общество "Авиаавтоматика" имени В.В. Тарасова" Способ изготовления микроэлектронного узла
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN110571229A (zh) * 2018-06-05 2019-12-13 深南电路股份有限公司 一种埋入式光感模组及其制造方法
US10615053B2 (en) * 2018-06-07 2020-04-07 Texas Instruments Incorporated Pre-cut plating lines on lead frames and laminate substrates for saw singulation
RU2703831C1 (ru) * 2019-03-01 2019-10-22 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ электрического и механического соединения плат и интерпозеров в 3D электронных сборках
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
WO2022000191A1 (zh) * 2020-06-29 2022-01-06 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制作方法
RU2752013C1 (ru) * 2020-10-26 2021-07-21 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина) Способ изготовления микросборки бескорпусных электронных компонентов на гибких органических подложках

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3192307A (en) * 1964-05-29 1965-06-29 Burndy Corp Connector for component and printed circuit board
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4685251B2 (ja) * 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same

Also Published As

Publication number Publication date
FI20020190A0 (fi) 2002-01-31
KR101013325B1 (ko) 2011-02-09
BR0307364A (pt) 2004-12-14
KR20100126546A (ko) 2010-12-01
EP1474959A1 (en) 2004-11-10
JP2005517287A (ja) 2005-06-09
EP1474959B1 (en) 2005-05-04
RU2297736C2 (ru) 2007-04-20
KR20040073606A (ko) 2004-08-19
RU2004126137A (ru) 2005-06-10
HK1077151A1 (en) 2006-02-03
US6991966B2 (en) 2006-01-31
ATE295064T1 (de) 2005-05-15
CN1625927A (zh) 2005-06-08
IL163238A (en) 2009-06-15
WO2003065778A1 (en) 2003-08-07
FI20020190A (fi) 2003-08-01
DE60300619T2 (de) 2006-01-19
FI115285B (fi) 2005-03-31
US20050124148A1 (en) 2005-06-09
BRPI0307364B1 (pt) 2017-02-21
DE60300619D1 (de) 2005-06-09

Similar Documents

Publication Publication Date Title
CN100566511C (zh) 用于将元件置入于基座中并且形成接触的方法
CN1625926B (zh) 用于将元件置入于基座中的方法
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
US5527741A (en) Fabrication and structures of circuit modules with flexible interconnect layers
US6590291B2 (en) Semiconductor device and manufacturing method therefor
US10672730B2 (en) Semiconductor package having reduced internal power pad pitch
US7145238B1 (en) Semiconductor package and substrate having multi-level vias
KR20030050400A (ko) 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
KR20070003591A (ko) 반도체 칩 및 그 제조 방법
TW202145385A (zh) 內埋元件的基板結構及其製造方法
JP6840310B2 (ja) 密封電子モジュールのウェーハスケール製造のための工程
CN107017211B (zh) 电子部件和方法
CN101765912A (zh) 用于制造电子部件的方法以及电子部件
KR20180103661A (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
US20200365500A1 (en) Wiring structure and method for manufacturing the same
KR102628100B1 (ko) 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법
US11523505B2 (en) Embedded component structure and manufacturing method thereof
CN102263076B (zh) 封装结构及形成封装结构的方法
CN113950190A (zh) 内埋式组件结构及其制造方法
CN116033645A (zh) 无芯部件承载件及用于制造无芯部件承载件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1077151

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1077151

Country of ref document: HK

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Helsinki

Patentee after: GE Embedded Electronics OY

Address before: Espoo, Finland

Patentee before: IMBERA ELECTRONICS OY

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200907

Address after: Virginia

Patentee after: Imberatec Co.,Ltd.

Address before: Helsinki

Patentee before: GE Embedded Electronics OY

CX01 Expiry of patent term

Granted publication date: 20091202

CX01 Expiry of patent term