BRPI0307364B1 - método para embutir um componente em uma base e produzir um contato, e módulo eletrônico fabricado usando o referido método - Google Patents

método para embutir um componente em uma base e produzir um contato, e módulo eletrônico fabricado usando o referido método Download PDF

Info

Publication number
BRPI0307364B1
BRPI0307364B1 BRPI0307364A BR0307364A BRPI0307364B1 BR PI0307364 B1 BRPI0307364 B1 BR PI0307364B1 BR PI0307364 A BRPI0307364 A BR PI0307364A BR 0307364 A BR0307364 A BR 0307364A BR PI0307364 B1 BRPI0307364 B1 BR PI0307364B1
Authority
BR
Brazil
Prior art keywords
base
component
base panel
hole
tape
Prior art date
Application number
BRPI0307364A
Other languages
English (en)
Other versions
BR0307364A (pt
Inventor
Risto Tuominen
Original Assignee
Imbera Eletronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imbera Eletronics Oy filed Critical Imbera Eletronics Oy
Publication of BR0307364A publication Critical patent/BR0307364A/pt
Publication of BRPI0307364B1 publication Critical patent/BRPI0307364B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

"método para embutir um componente em uma base e produzir um contato". a presente invenção divulga um método em que componentes semicondutores que fazem parte de um circuito eletrônico, ou pelo menos alguns dos mesmos, são embutidos em uma base, tal como um painel de circuito, durante a fabricação da base. assim, a estrutura da base é mais ou menos fabricada em torno do componente semicondutor. de acordo com a invenção, em primeiro lugar, são feitos na base pelo menos três padrões condutores e furos vazados para os componentes semicondutores. em seguida, os componentes semicondutores são colocados nos furos em alinhamento com o padrão condutor. os componentes semicondutores são fixados à estrutura da base e uma ou mais camadas de padrões condutores são feitas na base, de tal modo que pelo menos um padrão condutor forme um contato elétrico com as áreas de contato da superfície do componente semicondutor.

Description

"MÉTODO PARA EMBUTIR UM COMPONENTE EM UMA BASE E PRODUZIR UM CONTATO, E MÓDULO ELETRÔNICO FABRICADO USANDO O REFERIDO MÉTODO".
[0001] A presente invenção se refere a um método para embutir um ou mais componentes em uma base e para produzir contatos na mesma.
[0002] As bases que são processadas usando os métodos para os quais a presente invenção se refere, são usadas como bases para componentes elétricos, tipicamente, componentes de semicondutores e, particularmente, microcircuitos em produtos eletrônicos. A incumbência da base é proporcionar uma base de fixação mecânica para os componentes e as necessárias conexões elétricas para os outros componentes sobre a base e externamente à base. A base pode ser um painel de circuito, de modo que o método que é objeto da invenção é particularmente correlacionado à tecnologia de fabricação de painéis de circuito. A base pode também ser de um outro tipo de base, por exemplo, uma base usada para empacotamento de um componente ou componentes ou uma base de um inteiro módulo funcional.
[0003] As tecnologias de fabricação de painéis de circuito diferem da fabricação de microcircuitos, dentre outras coisas, pelo fato de que o substrato usado nas tecnologias de fabricação de microcircuitos é um material semicondutor, enquanto que o material de base de um painel de circuito é um material isolante. As tecnologias de fabricação de microcircuitos, tipicamente, são também consideravelmente mais dispendiosas que as tecnologias de fabricação de painel de circuito.
[0004] As tecnologias de fabricação de painel de circuito diferem das técnicas de empacotamento, em que as técnicas de empacotamento são idealizadas com o objetivo de formar um pacote em volta de um componente semicondutor, o que irá facilitar sua manipulação. A superfície de um pacote de um componente semicondutor apresenta partes de contato, tipicamente, saliências, que permitem ao componente empacotado ser facilmente instalado sobre um painel de circuito. Um pacote de semicondutor também contém condutores, através dos quais a voltagem pode ser conectada ao semicondutor presente, conectando as partes de contato salientes externas ao pacote com as áreas de contato sobre a superfície do componente semicondutor.
[0005] No entanto, os pacotes dos componentes fabricados usando tecnologias convencionais tomam uma considerável quantidade de espaço. A miniaturização de dispositivos eletrônicos tem levado a uma tentativa de eliminar os pacotes de componentes semicondutores. Para tal fim, foi desenvolvida, por exemplo, a assim chamada tecnologia de "flip-chip", em que um componente semicondutor sem um pacote é montado diretamente sobre a superfície do painel de circuito. No entanto, existem muitas dificuldades na tecnologia de "flip-chip". Por exemplo, podem surgir problemas quanto à confiabilidade das conexões, especialmente em aplicações em que surgem esforços mecânicos entre o painel de circuito e o componente semicondutor. Os esforços mecânicos devem ser uniformizados mediante adição de um adequado subenchimento entre o chip e o painel do circuito. Esse procedimento torna o processo lento e aumenta os custos de fabricação. Os esforços surgem particularmente em aplicações em que um painel de circuito flexível é usado e o painel de circuito é flexionado fortemente.
[0006] O objeto da presente invenção é proporcionar um método, por meio do qual microcircuitos desempacotados possam ser fixados a uma base, que é fornecida com contatos confiáveis, de um modo econômico.
[0007] A invenção é fundamentada no embutimento de componentes semicondutores ou de pelo menos alguns destes, em uma base, tal como um painel de circuito, durante a fabricação da base, pelo que parte da estrutura da base é fabricada em torno dos componentes semicondutores. De acordo com a invenção, pelo menos um padrão condutor é primeiro fabricado na base, como são os furos para os componentes semicondutores. Em seguida, os componentes semicondutores são colocados nos furos, de modo alinhado com o padrão condutor. Os componentes semicondutores são fixados à estrutura da base e uma ou mais camadas de padrões condutores são fabricadas na base, de tal modo que pelo menos um padrão condutor forma um contato elétrico com as áreas de contato sobre a superfície do componente semicondutor.
[0008] Mais especificamente, o método de acordo com a invenção é caracterizado pelo que se encontra indicado na parte que caracteriza a reivindicação 1.
[0009] Consideráveis vantagens são obtidas com a ajuda da presente invenção. Isso se deve ao fato de que com a ajuda da presente invenção, um painel de circuito pode ser fabricado com os componentes semicondutores embutidos no mesmo. A invenção também torna possível a fabricação de um pequeno e confiável pacote de componente, em torno de um componente.
[00010] Por exemplo, através da invenção, o estágio de empacotamento do componente, o estágio de fabricação do painel de circuito, e o estágio de montagem e fabricação do contato dos componentes semicondutores, podem ser combinados para formar uma única totalidade. A combinação de diversos estágios de processo traz importantes benefícios logísticos e permite a fabricação de um módulo eletrônico menor e mais confiável. Existe a vantagem adicional de que tal método de fabricação possa explorar amplamente a fabricação de painéis de circuito e as tecnologias de montagem que são de uso geral.
[00011] O processo composto de acordo com uma modalidade preferida da invenção é, em sua totalidade, mais simples, por exemplo, do que a fabricação de um painel de circuito usando a tecnologia de "flip-chip" para fixar os componentes ao painel de circuito. Por meio de tais modalidades preferidas, são obtidas as seguintes vantagens em relação à solução convencional: - Não se faz necessário a soldagem para formação de contatos com os componentes, ao invés disso, pode ser produzido um contato elétrico mediante crescimento dos condutores no topo das áreas de contato de um componente semicondutor. Isso significa que não existe necessidade de se utilizar metal fundido para conectar os componentes, pelo fato de que não são formados compostos entre os metais. Os compostos entre os metais são geralmente quebradiços, de modo que a confiabilidade é melhorada, comparando-se às conexões produzidas através do procedimento de soldagem. Particularmente, em pequenas conexões, o aspecto quebradiço dos compostos de metal nas conexões causa grandes problemas. De acordo com uma modalidade preferida, é possível se obter estruturas claramente menores em uma solução que não apresenta soldagem do que em soluções do tipo soldadas. 0 método de fabricação de contatos sem solda também apresenta a vantagem de que não se fazem necessárias altas temperaturas para formar os contatos. Uma temperatura de processo mais baixa permite uma escolha mais ampla quando da seleção de outros materiais do painel de circuito, do pacote do componente ou do módulo eletrônico. No método, a temperatura do painel do circuito, do componente e da camada condutora diretamente conectada ao componente, pode ser mantida na faixa de 20-85°C. Temperaturas mais altas, por exemplo, de cerca de 150°C, podem ser necessárias apenas quando do endurecimento (polimerização) de quaisquer filmes de polímeros usados. No entanto, a temperatura do painel-base e dos componentes pode ser mantida abaixo de 200°C durante todo o processo. No método, é também possível se utilizar filmes de polímeros, os quais são endurecidos por outros meios do que devido ao efeito de uma alta temperatura, por exemplo, por meios químicos ou por radiação eletromagnética, tal como, luz ultravioleta. Em tal modalidade preferida da invenção, a temperatura do painel-base e dos componentes pode ser mantida abaixo de 100°C durante todo o processo. - Devido ao uso do método, é possível a fabricação de estruturas menores, uma vez que os componentes podem ser espaçados mais proximamente. Os condutores entre os componentes podem também ser mais curtos, enquanto as propriedades elétricas do circuito eletrônico melhoram, por exemplo, através da redução de perdas, interferência e tempos de espera. - 0 método também permite a fabricação de estruturas tridimensionais, pelo fato de que as bases e os componentes embutidos nas bases podem ser montados por cima de outras. - No método, é também possível se reduzir as interfaces entre diferentes metais. - 0 método permite um processo isento de chumbo.
[00012] A presente invenção também permite outras modalidades preferidas. Em conexão com a invenção, painéis de circuito flexíveis, por exemplo, podem ser usados. Além disso, o processo permite a montagem de painéis de circuito por cima de outros.
[00013] Com a ajuda da invenção é também possível a fabricação de estruturas extremamente finas, nas quais os componentes semicondutores são, apesar da espessura, inteiramente protegidos dentro de uma base, tal como um painel de circuito.
[00014] Pelo fato da possibilidade dos componentes semicondutores serem colocados inteiramente dentro do painel de circuito, as junções entre o painel de circuito e os componentes semicondutores são mecanicamente duráveis e confiáveis.
[00015] A seguir, a invenção é examinada com a ajuda de exemplos e com referência aos desenhos anexos.
[00016] A figura 1 mostra uma série de seções transversais de um processo de acordo com a invenção.
[00017] A figura 2 mostra uma série de seções transversais de um segundo processo de acordo com a invenção.
[00018] A figura 3 mostra uma série de seções transversais de um terceiro processo de acordo com a invenção.
[00019] A série de ilustrações mostrada na Figura 1 mostra um possível processo de acordo com a invenção. A seguir, o processo da Figura 1 é examinada em estágios.
Estágio A (Figura IA) [00020] No estágio A, um adequado painel-base (1) é selecionado para o processo de fabricação do painel de circuito. O painel-base (1) pode ser, por exemplo, um painel de epóxi reforçado de fibras de vidro, tal como um painel do tipo FR-4. No processo exemplificativo, o painel-base (1) pode ser então um painel de material orgânico, na medida em que o processo exemplificativo não requeira altas temperaturas. Um painel de material orgânico mais flexível e mais barato pode ser então selecionado para o painel-base (1) . Tipicamente, um painel que já é revestido com um material condutor (2) , normalmente cobre, é selecionado para o painel-base (1) . Logicamente, um painel de material inorgânico pode também ser usado.
Estágio B (Figura 1B) [00021] No estágio B, são feitos furos vazados (3) no painel-base para os contatos elétricos. Os furos (3) podem ser feitos, por exemplo, através de algum método conhecido usado na fabricação de painéis de circuito, tal como, perfuração mecânica.
Estágio C (Figura 1C) [00022] No estágio C, um metal (4) é depositado dentro dos furos vazados feitos no estágio B. No processo exemplificativo, o metal (4) é também depositado no topo do painel de circuito, aumentando, assim, também a espessura da camada condutora (2) .
[00023] O material condutor (4) a ser depositado é cobre ou algum outro material com suficiente condutividade elétrica. A metalização do cobre pode ocorrer mediante revestimento dos furos com uma camada fina de cobre químico e depois continuando o revestimento usando um método eletroquímico de deposição de cobre. O cobre químico é também usado no exemplo como uma superfície no topo de um polímero e atua como um condutor elétrico no revestimento eletroquímico. Assim, o metal pode ser depositado, usando um método químico a úmido, de modo que a deposição é de baixo custo. Alternativamente, a camada condutora (4) pode ser feita, por exemplo, mediante enchimento dos furos vazados, com uma pasta eletricamente condutora.
Estágio D (figura 1D) [00024] No estágio D, a camada condutora sobre a superfície do painel de circuito é padronizada. Isso pode ser feito mediante utilização de métodos de fabricação de painéis de circuito geralmente conhecidos. A padronização da camada condutora é alinhada, por exemplo, nos furos feitos no estágio B.
[00025] A fabricação do padrão condutor pode ocorrer, por exemplo, sobre a superfície do metal (4), mediante laminação de um filme de polímero fotolitográfico, em que o desejado padrão condutor é formado mediante direcionamento de luz através de uma máscara padronizada. Após a exposição, o filme de polímero é desenvolvido, quando as áreas desejadas são removidas do mesmo e o cobre (4) sob o polímero é revelado. A seguir, o cobre revelado sob o filme é gravado, deixando o desejado padrão condutor. O polímero atua como uma chamada máscara de gravação, e aberturas (5) , em cuja base o painel-base do painel de circuito é revelado, são formadas na camada de metal (4) . Após isso, o filme de material de polímero é também removido de cima do material de cobre (4).
Estágio E (Figura 1E) [00026] No estágio E, são feitos furos (6) no painel-base para os microcircuitos. Os furos se estendem através de todo o painel-base, a partir de uma primeira superfície (IA) para uma segunda superfície (1B) . Os furos podem ser feitos, por exemplo, mecanicamente por fresagem, através de uma máquina de fresagem. Os furos (6) podem também ser feitos através de estampagem. Os furos (6) são alinhados em relação aos padrões condutores (4) do painel de circuito. Os furos (6) fitos durante o estágio B, podem também ser usados para auxiliar o alinhamento, mas também o alinhamento em relação aos padrões condutores (4), na medida em que os padrões condutores (4) possuem uma posição especifica em relação aos furos (3) .
Estágio F (Figura 1F) [00027] No estágio F, uma fita (&) ou material similar é laminada sobre os furos (6). A fita (7) é laminada através de estiramento da mesma diretamente sobre o furo (6), ao longo da segunda superfície (lb) no painel-base. A fita é idealizada de manter no local, os componentes a serem montados no estágio seguinte, até que os componentes tenham sido presos ao painel-base usando o método final de fixação.
Estágio G (Figura 1G) [00028] No estágio G, são montados microcircuitos (8) nos furos (6), a partir do lado da primeira superfície (la) do painel-base. A montagem pode ser feita usando uma máquina de montagem de precisão, em que os microcircuitos (8) são alinhados em relação aos padrões condutores do painel de circuito. Como no estágio E, os furos feitos no estágio B podem ser usados para auxiliar o alinhamento.
[00029] Os microcircuitos (8) são montados de tal modo que sejam aderentes à superfície adesiva da fita (7), nas "bases" dos furos (6).
Estágio H (Figura 1H) [00030] No estágio H, os microcircuitos (8) são fixados ao painel-base mediante uso de uma substância de enchimento (9), para encher os furos feitos para os microcircuitos. No processo exemplificativo, esse estágio é realizado mediante espalhamento de resina epóxi fundida dentro dos furos e sobre o topo dos microcircuitos (8) , a partir do lado da primeira superfície (la) do painel de circuito. A resina epóxi é alisada com uma espátula e endurecida através de cura em uma autoclave.
Estágio I (Figura II) [00031] No estágio I, a fita laminada no estágio F é removida.
Estágio J (Figura 1J) [00032] No estágio J, um filme de polímero (10) é formado sobre a superfície do painel de circuito, seguido de um fino revestimento de metal (11) por cima do filme de polímero. O filme é preferencialmente formado em ambas as superfícies do painel de circuito, mas, pelo menos sobre a segunda superfície (lb) do painel de circuito.
[00033] No processo exemplificativo, o estágio J é realizado mediante laminação de um fino filme de polímero (por exemplo, cerca de 40 μτη) sobre a superfície do painel de circuito, por cima da qual se dispõe uma camada de cobre (por exemplo, cerca de 5 μτη) . A laminação ocorre com a ajuda de pressão e calor. Nos processos exemplificativos, o filme é uma folha de resina revestida de cobre (RCC) (Sigla em Inglês de: Resin Coated Copper).
[00034] O filme de polímero pode também ser feito, por exemplo, espalhando o polímero em uma forma líquida, sobre o painel de circuito. Assim, a laminação não é essencial no estágio J. O que é essencial é que uma camada isolante, tipicamente um filme de polímero, seja disposta no painel de circuito, o qual contém os componentes embutidos, particularmente, os microcircuitos embutidos. 0 filme de polímero em si, pode ser, de acordo com a presente modalidade, um filme de polímero cheio um não enchido. 0 filme de polímero pode também ser revestido com metal, mas isso não é essencial, na medida em que a superfície condutora pode ser também feita posteriormente, por cima de uma camada de polímero que já se encontra fixada ao painel de circuito.
[00035] O estáqio J torna possível o uso de métodos de fabricação convencionais e de estáqios de processamento usados em fabricação de painéis de circuito no processo exemplificativo e ainda a possibilidade de se embutir microcircuitos dentro do painel de circuito.
Estágio K (Figura 1K) [00036] No estágio K, são feitos furos (12) no filme de polímero (10) (e, ao mesmo tempo na folha condutora (11)), através dos quais é possível se produzir contatos com os padrões condutores e furos vazados (material condutor (4) ) do painel de circuito e com os microcircuitos (8) .
[00037] Os furos (12) podem ser feitos, por exemplo, usando um feixe de leiser ou qualquer outro método adequado. Os padrões condutores feitos no estágio D ou os furos vazados feitos no estágio B podem ser usados para alinhamento.
Estágio L (figura 1L) [00038] O estágio L corresponde ao estágio C. No estágio L, é produzida uma camada condutora (13) nos furos (12) e sobre as superfícies do painel de circuito.
[00039] No processo exemplificativo, os furos vazados (12) são primeiro limpos, usando um tratamento de retirada de sujeiras em três estágios. Depois disso, os furos vazados são metalizados, primeiro pela formação de uma superfície catalisada por SnPd sobre o polímero e depois pela deposição de uma camada fina (cerca de 2 Fm) de cobre químico sobre a superfície. A espessura do cobre (13) é aumentada por meio de deposição eletroquímica.
[00040] Alternativamente, os furos vazados podem ser enchidos com uma pasta eletricamente condutora ou mediante uso de algum outro método adequado através de micro-metalização.
Estágio M (Figura 1M) [00041] No estágio M, um padrão condutor é formado do mesmo modo que no estágio D.
Estágios N e O (figuras IN e 10) [00042] Nos estágios N e O, é espalhado um polímero fotolitográfico (14) sobre as superfícies do painel de circuito e o padrão desejado é formado no polímero (14) (de maneira similar aos dos estágios D e M) . O filme de polímero exposto é desenvolvido, mas o padrão de filme de polímero restante no painel de circuito não é removido.
Estágio P (Figura IP) [00043] No estágio P, as áreas de conexão do padrão de filme de polímero formadas no estágio anterior são revestidas (15) . O revestimento (15) pode ser feito, por exemplo, com um revestimento de Ni/Au ou com uma proteção superficial orgânica (OSP) - Sigla em Inglês de Organic Surface Protection.
[00044] O Exemplo da Figura 1 ilustra um processo que pode ser usado para explorar a presente invenção. Assim, a presente invenção de nenhum modo se restringe ao processo descrito acima, ao contrário, a invenção cobre um grande grupo de diferentes processos e seus produtos finais, de acordo com a inteira disposição das reivindicações, permitindo equivalência de interpretações. De modo particular, a invenção não se restringe ao leiaute mostrado no exemplo, ao contrário, será óbvio para aqueles versados na técnica que os processos de acordo com a presente invenção podem ser usados na fabricação de diversos tipos de painéis de circuito, o que difere acentuadamente dos exemplos aqui divulgados. Portanto, os microcircuitos e conexões das figuras são mostrados apenas para ilustrar o processo de fabricação. Portanto, diversas modificações podem ser feitas no processo do exemplo divulgado acima, sem, entretanto, se desviar da idéia que fundamenta a invenção. As modificações podem se referir às técnicas de fabricação ilustradas nos diversos estágios, por exemplo, à seqüência mútua de estágios. Assim, por exemplo, o estágio B pode igualmente ser realizado após o estágio D, isto é, o procedimento pode ser para alinhar a perfuração no padrão, ao invés de alinhar o padrão sobre os furos perfurados.
[00045] Os estágios que são percebidos como necessários podem também ser adicionados ao processo do exemplo divulgado acima. Por exemplo, uma folha que protege a superfície do painel de circuito durante a fundição que ocorre no estágio H pode ser laminada sobre o primeiro lado (Ia) do painel de circuito. Tal folha protetora é fabricada de modo a cobrir todas as outras áreas, com exceção dos furos (6) . A folha protetora mantém a superfície do painel de circuito limpa quando a fundição da resina epóxi é espalhada com a espátula. A folha protetora pode ser feita em um estágio adequado, antes do estágio H, sendo removida da superfície do painel de circuito imediatamente após a fundição.
[00046] Através do método da invenção, é também possível se fabricar pacotes de componentes a serem fixados ao painel de circuito. Tais pacotes podem também incluir diversos componentes semicondutores, os quais são conectados eletricamente entre si.
[00047] O método também pode ser usado para fabricar módulos elétricos integrais. O processo mostrado na figura 1 pode ser também aplicado de uma tal maneira que a estrutura condutora seja feita apenas sobre o segundo lado (lb) do painel de circuito, para o qual as superfícies de contato do microcircuito são orientadas.
[00048] O método permite a fabricação, por exemplo, de painéis de circuito ou de módulos elétricos, em que a espessura do painel-base usado é na faixa de 50-200 mícrons, e a espessura dos microcircuitos na faixa de 50150 mícrons. O afastamento dos condutores pode variar, por exemplo, na faixa de 50-250 mícrons, enquanto o diâmetro dos micro furos vazados pode ser, por exemplo, de 15-50 mícrons. Assim, a espessura total de um único painel em uma construção de uma camada será de cerca de 100-300 mícrons.
[00049] A invenção pode ser também aplicada de tal modo que os painéis de circuito sejam montados por cima dos outros, formando, assim, uma estrutura de circuito de múltiplas camadas, na qual existem diversos painéis de circuito fabricados de acordo com a figura 1, montados por cima dos outros e conectados eletricamente entre si. Os painéis de circuito montados por cima dos outros podem também ser painéis de circuito em que a estrutura condutora é formada apenas sobre o segundo lado (lb) do painel de circuito, mas que, entretanto, inclui os furos vazados, através dos quais um contato elétrico pode também ser formado para os microcircuitos do primeiro lado do painel de circuito. A figura 2 mostra tal tipo de processo, assim como a conexão dos painéis de circuito entre si. A seguir, o processo é descrito em estágios.
Estágio 2A (Figura 2A) [00050] O estágio 2A ilustra os painéis de circuito se dispondo uns por cima de outros. O painel de circuito inferior pode ser obtido, por exemplo, após o estágio I de um processo modificado da figura 1. Nesse caso, o processo da figura 1 é então modificado mediante omissão do estágio 1C.
[00051] Os painéis de circuito intermediários e superiores, por sua vez, podem ser obtidos, por exemplo, após o estágio M de um processo modificado da figura 1. Nesse caso, o processo da figura 1 é modificado mediante omissão do estágio 1C e execução dos estágios J, K e L sobre apenas o segundo lado (lb) do painel de circuito.
[00052] Além dos painéis de circuito, a figura 2A também mostra as camadas de epóxi (21) colocadas entre os painéis de circuito.
Estágio 2B (Figura 2B) [00053] No estágio 2B, os painéis de circuito são laminados juntos, com o auxilio das camadas de resina epóxi (21) . Além disso, um filme de polímero revestido de metal (22) é produzido em ambos os lados do painel de circuito. O processo corresponde ao estágio J do processo da figura 1.
Estágio 2C (Figura 2C) [00054] No estágio 2C, são perfurados furos (23) para formação dos contatos no painel de circuito. Depois do estágio 2C, o processo pode ser continuado, por exemplo, como segue.
Estágio 2D
[00055] No estágio 2D, o material condutor é depositado na parte superior do painel de circuito e nos furos vazados (23), da mesma maneira que no estágio 1C.
Estágio 2E
[00056] No estágio 2E, a camada condutora sobre a superfície do painel de circuito é padronizada da mesma maneira que no estágio 1D.
Estágio 2F
[00057] No estágio 2F, um polímero fotolitográfico é espalhado sobre as superfícies do painel de circuito e o padrão desejado é formado no polímero, da mesma maneira que nos estágios IN e 10. O filme de polímero exposto é desenvolvido, mas o filme de polímero padrão remanescente sobre o painel de circuito não é removido.
Estágio 2G
[00058] No estágio 2G, as áreas de conexão do filme de polímero padrão formado no estágio anterior são metalizadas da mesma maneira que no estágio IP.
[00059] Com base no Exemplo da figura 2, é óbvio que o método pode também ser usado para fabricar diversos tipos de estruturas de circuitos tridimensionais. Por exemplo, o método pode ser usado de tal modo a que diversos circuitos com memória sejam colocados uns sobre os outros, formando, assim, um pacote contendo diversos circuitos com memórias, em que os circuitos com memória são conectados entre si para formar uma totalidade operacional. Tal tipo de pacote pode ser denominado de módulo tridimensional de múltiplos chips. Os chips em tais módulos podem ser selecionados livremente e os contatos entre os chips podem ser facilmente produzidos, de acordo com os circuitos selecionados.
[00060] A invenção também permite ser feita proteção eletromagnética em torno do componente embutido na base. Isso se deve ao fato do método da figura 1 poder ser modificado, de tal modo que os furos (6) ilustrados no estágio 1E podem ser feitos em conexão com a fabricação dos furos (3) realizada no estágio 1B. Nesse caso, a camada condutora (4) a ser feita no estágio C, irá também cobrir as paredes laterais dos furos (6) feitas para os componentes. A figura 3A mostra uma seção transversal da estrutura da base, após o estágio 1F, no processo modificado da maneira acima mencionada.
[00061] Após o estágio intermediário mostrado na figura 3A, o processo pode ser continuado com a montagem dos microcircuitos, de uma maneira similar ao estágio 1G, os microcircuitos sendo fixados de modo similar ao estágio 1H, a fita removida de modo similar ao estágio II e o polímero e as folhas de metal sendo produzidas em ambas as superfícies do painel de circuito, de modo similar ao estágio 1J. A figura 3B mostra um exemplo de seção transversal da estrutura da base após esses estágios do processo.
[00062] Após o estágio intermediário mostrado na figura 3B, o processo pode ser continuado com a execução dos furos, de modo similar ao processo do estágio 1K no filme de polímero para produção dos contatos. Em seguida, é produzida uma camada condutora nos furos e sobre as superfícies do painel, de modo similar ao estágio 1L. A figura 3C mostra um exemplo de seção transversal da estrutura da base, após esses estágios do processo. Por razões de clareza, a camada condutora feita de modo similar ao estágio 1L nos furos e sobre as superfícies do painel é destacada em preto.
[00063] Após o estágio intermediário mostrado na figura 3C, o processo pode ser continuado através da padronização de uma camada condutora sobre as superfícies do painel, como no estágio 1M, e mediante revestimento das superfícies do painel, como no estágio IN. Após esses estágios, os microcircuitos são envolvidos por uma folha de metal praticamente sem interrupção, a qual forma uma efetiva proteção contra a interferência provocada pela interação eletromagnética. Essa construção é mostrada na figura 3D. Após o estágio intermediário mostrado na figura 3D, são realizados estágios correspondentes aos estágios 10 e IP, em que são produzidos uma folha protetora e conexões sobre a superfície do painel de circuito.
[00064] Na figura 3D, as seções transversais das camadas de metal protetoras dos microcircuitos são destacadas em preto. Além disso, o fundo dos microcircuitos é destacado com sombreamento com linhas cruzadas. 0 sombreamento com linhas cruzadas é idealizado para ser uma lembrança de que todos os lados de um furo feito para um microcircuito são cobertos por uma folha de metal. Assim, o microcircuito é envolvido lateralmente com uma folha de metal sem interrupção. Além disso, uma placa de metal pode ser designada acima do microcircuito, o que é feito em conexão com a fabricação do padrão condutor do painel de circuito. De modo similar, uma folha de metal tão integral quanto possível é produzida abaixo do microcircuito. A fabricação de contatos abaixo do microcircuito significa que pequenos afastamentos devem ser feitos na folha de metal, conforme, por exemplo, mostrado na figura 3D. Entretanto, esses afastamentos podem ser produzidos estreitos lateralmente ou, de modo correspondente, finos verticalmente, de modo a não diminuir o efeito protetor obtido contra a interferência eletromagnética.
[00065] Ao examinar o exemplo da figura 3D, deve ser também levado em consideração que a estrutura final contém também partes que se estendem em ângulos retos, em relação ao plano mostrado na figura. Tal estrutura que se estende em ângulos retos é mostrada pelo condutor conectado ao contato disposto no lado esquerdo do microcircuito à esquerda da figura 3D, que corre na direção do visualizador, entre a folha de metal que envolve o microcircuito lateralmente e as camadas condutoras abaixo do microcircuito.
[00066] Portanto, a solução mostrada pela figura 3D proporciona o microcircuito com excelente proteção contra interferência eletromagnética. Como a proteção é feita imediatamente em torno do microcircuito, a construção também protege contra uma mútua interferência que surge entre os componentes contidos no painel do circuito. A maior parte da estrutura protetora eletromagnética pode também ser aterrada, na medida em que a folha de metal que envolve lateralmente os microcircuitos pode ser conectada eletricamente à placa de metal acima do circuito. As conexões do painel de circuito, por sua vez, podem ser projetadas de tal modo que a placa de metal seja aterrada através da estrutura condutora do painel de circuito.
REIVINDICAÇÕES

Claims (21)

1. Método para embutir um componente (8) em uma base e formar contatos elétricos com o componente (8) , o método compreendendo: - tomar um painel-base (1) como base; - fazer um furo (6) no painel-base (1); - colocar um componente (8) no furo (6), o componente tendo sobre sua primeira superfície, áreas de contato ou saliências de contato para geração de contatos elétricos; - prender o componente (8) no local no furo (6) feito no painel-base (1); - fazer uma camada isolante (10) sobre pelo menos uma superfície da base, de tal modo que a camada isolante (10) cubra o componente (8); - fazer aberturas de contato (12) para o componente (8) na camada isolante (10); e - fazer condutores (13) para as aberturas de contato (12) e para o topo da camada isolante (10) , a fim de formar contatos elétricos com o componente (8); caracterizado por: - fazer padrões condutores (4) no painel-base (D ; - selecionar a posição do furo (6) e alinhar o componente (8) em relação aos padrões condutores (4) feitos no painel-base (1) ; e após fazer o furo (6): - laminar uma fita (7) ou um filme tipo fita sobre a segunda superfície (lb) do painel-base (1); - colocar o componente (8) no furo (6) feito no painel-base (1) , a partir do lado da primeira superfície (la) do painel-base (1) , de modo que a primeira superfície do componente (8) se disponha contra a fita (7) ou filme tipo fita e se encontre no mesmo nível que a segunda superfície (lb) do painel-base (1); - prender o componente (8) no local no furo (6) feito no painel-base (1), através de enchimento do furo (6) com um material de enchimento (9); e - após prender o componente (8) , remover a fita (7) ou o filme tipo fita laminada sobre a segunda superfície (lb) do painel-base (1).
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o furo (6) que é feito no painel-base (1) do painel de circuito para um componente (8) , é um furo vazado.
3. Método, de acordo com a reivindicação 2, caracterizado em que o material condutor é depositado sobre as paredes laterais do furo (6) feito para um componente (8) , a fim de gerar proteção contra interferência em torno do componente.
4. Método, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que o componente (8) a ser colocado no furo (6) é um microcircuito.
5. Método, de acordo com a reivindicação 4, caracterizado pelo fato de que após a fixação do microcircuito: - a fita (7) ou filme tipo fita laminada sobre a segunda superfície (lb) do painel-base (1) é removida; - uma folha de RCC é laminada sobre a segunda superfície (lb) do painel-base (1); e - padrões condutores e aberturas de contato são feitos para os componentes (8) na folha de RCC.
6. Método, de acordo com a reivindicação 4, caracterizado pelo fato de que os furos (6) são feitos para para passagem direta, e após a fixação do microcircuito: - a fita (7) ou filme tipo fita laminada sobre a segunda superfície (lb) do painel-base (1) é removida; - folhas de RCC são laminadas sobre as primeira e segunda superfícies (la, lb) do painel-base (1); - padrões condutores e aberturas de contato para os componentes (8) e passagens diretas são feitos na folha de RCC laminada sobre a segunda superfície (lb) do painel-base (1) ; e - padrões condutores e aberturas de contato para as passagens diretas são feitos na folha de RCC, laminada sobre a segunda superfície (lb) do painel-base (1).
7. Método, de acordo com a reivindicação 4, caracterizado pelo fato de que após a fixação do microcircuito: - a fita (7) ou filme tipo fita laminada sobre a segunda superfície (lb) do painel-base (1) é removida; - uma folha de resina epóxi é feita sobre a segunda superfície (lb) do painel-base (1); - aberturas de contato são feitas para o componente (8) na folha de epóxi; e - padrões condutores são feitos na parte superior da folha de epóxi.
8. Método, de acordo com a reivindicação 4, caracterizado pelo fato de que são feitos furos (6) para passagem direta no painel-base (1) , e após a fixação do microcircuito: - a fita (7) ou filme tipo fita laminada sobre a segunda superfície (lb) do painel-base (1) é removida; - folhas de resina epóxi são laminadas sobre os primeiro e segundo lados do painel-base; - aberturas de contato são feitas para o componente (8) e passagens diretas na folha de epóxi da segunda superfície (lb) do painel-base (1); e - aberturas de contato são feitas para as passagens diretas na folha de epóxi da primeira superfície (la) do painel-base (1).
9. Método, de acordo com qualquer uma das reivindicações 4-8, caracterizado pelo fato que é formado um contato elétrico com o microcircuito, proveniente da direção da segunda superfície (lb) do painel-base (1), após o microcircuito ter sido colocado no furo (6) feito no painel-base (1) .
10. Método, de acordo com qualquer uma das reivindicações 4-9, caracterizado pelo fato de que é formado um contato elétrico com o microcircuito através da disposição de material condutor nas áreas de contato do microcircuito ou sobre o topo de suas saliências de contato.
11. Método, de acordo com qualquer uma das reivindicações 4 - 10, caracterizado pelo fato de que é formado um contato elétrico com o microcircuito sem execução de solda, usando uma tecnologia de fabricação de painel de circuito.
12. Método, de acordo com qualquer uma das reivindicações 1 - 11, caracterizado pelo fato de que mais de um componente (8) é embutido na base, de um modo correspondente.
13. Método, de acordo com a reivindicação 12, caracterizado pelo fato de que é feito um furo separado no painel-base (1) para cada componente (8) a ser embutido na base e cada componente (8) a ser embutido na base é localizado em seu próprio furo (6) .
14. Método, de acordo com qualquer uma das reivindicações 1 - 13, caracterizado pelo fato de que pelo menos dois microcircuitos são embutidos na base e em que é disposta uma camada condutora, a qual é conectada diretamente com as áreas de contato ou saliências de contato de pelo menos dois microcircuitos, a fim de conectar os microcircuitos eletricamente entre si, para formar uma totalidade operacional.
15. Método, de acordo com qualquer uma das reivindicações 1 - 14, caracterizado pelo fato de que é fabricada uma estrutura de múltiplas camadas, na qual existem pelo menos quatro camadas condutoras, dispostas uma sobre as outras.
16. Método, de acordo com qualquer uma das reivindicações 1 - 15, caracterizado pelo fato de que são fabricadas uma primeira base e pelo menos uma segunda base, as bases sendo montadas e fixadas uma sobre a outra, de tal modo que as bases são alinhadas relativamente entre si.
17. Método, de acordo com qualquer uma das reivindicações 1 - 15, caracterizado pelo fato de que: - são fabricadas uma primeira base, uma segunda base e uma camada intermediária; - a segunda base é colocada acima da primeira base e a segunda base é alinhada em relação à primeira base; - a camada intermediária é colocada entre as primeira e segunda bases; e - as primeira e segunda bases são laminadas entre si com a ajuda da camada intermediária.
18. Método, de acordo com a reivindicação 17, caracterizado pelo fato de que: - são fabricadas pelo menos uma terceira base e uma camada intermediária para cada terceira base; - cada terceira base é colocada, por sua vez, acima das primeira e segunda bases e cada terceira base é alinhada em relação a uma das bases inferiores; - uma camada intermediária é colocada subjacente a cada terceira base; e - as primeira, segunda e cada terceira bases são laminadas entre si com a ajuda das camadas intermediárias.
19. Método, de acordo com qualquer uma das reivindicações 16 - 18, caracterizado pelo fato de que os furos para passagem direta são perfurados através das bases presas umas sobre as outras e são proporcionados condutores nos furos perfurados para conexão dos circuitos eletrônicos de cada base entre si, de modo a formar um conjunto operacional integral.
20. Método, de acordo com qualquer uma das reivindicações 1 - 19, caracterizado pelo fato de que a temperatura do painel-base (1) , do componente (8) e da camada condutora conectada diretamente ao componente (8) durante o processo, é inferior a 200°C, sendo, preferencialmente, na faixa de 20-85°C.
21. Módulo eletrônico, caracterizado por ser fabricado usando um método conforme definido em qualquer uma das reivindicações 1-20.
BRPI0307364A 2002-01-31 2003-01-28 método para embutir um componente em uma base e produzir um contato, e módulo eletrônico fabricado usando o referido método BRPI0307364B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20020190A FI115285B (fi) 2002-01-31 2002-01-31 Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
PCT/FI2003/000064 WO2003065778A1 (en) 2002-01-31 2003-01-28 Method for embedding a component in a base and forming a contact

Publications (2)

Publication Number Publication Date
BR0307364A BR0307364A (pt) 2004-12-14
BRPI0307364B1 true BRPI0307364B1 (pt) 2017-02-21

Family

ID=8563006

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0307364A BRPI0307364B1 (pt) 2002-01-31 2003-01-28 método para embutir um componente em uma base e produzir um contato, e módulo eletrônico fabricado usando o referido método

Country Status (13)

Country Link
US (1) US6991966B2 (pt)
EP (1) EP1474959B1 (pt)
JP (1) JP2005517287A (pt)
KR (2) KR20100126546A (pt)
CN (1) CN100566511C (pt)
AT (1) ATE295064T1 (pt)
BR (1) BRPI0307364B1 (pt)
DE (1) DE60300619T2 (pt)
FI (1) FI115285B (pt)
HK (1) HK1077151A1 (pt)
IL (1) IL163238A (pt)
RU (1) RU2297736C2 (pt)
WO (1) WO2003065778A1 (pt)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7410907B2 (en) * 2005-03-31 2008-08-12 Lucent Technologies Inc. Fabricating integrated devices using embedded masks
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
GB2441265B (en) 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8021981B2 (en) 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
KR100769527B1 (ko) * 2006-09-19 2007-10-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
US20080123318A1 (en) * 2006-11-08 2008-05-29 Atmel Corporation Multi-component electronic package with planarized embedded-components substrate
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JPWO2009118925A1 (ja) 2008-03-27 2011-07-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US8466550B2 (en) * 2008-05-28 2013-06-18 Agency For Science, Technology And Research Semiconductor structure and a method of manufacturing a semiconductor structure
AT10247U8 (de) 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
SG10201505279RA (en) 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
US8914974B2 (en) 2008-10-30 2014-12-23 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
DE112010001187T5 (de) * 2009-03-18 2012-04-26 Interplex Industries, Inc. Ebener Kontakt mit Lötzinn
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2410565A1 (en) 2010-07-21 2012-01-25 Nxp B.V. Component to connection to an antenna
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8680683B1 (en) * 2010-11-30 2014-03-25 Triquint Semiconductor, Inc. Wafer level package with embedded passive components and method of manufacturing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
AT13055U1 (de) 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8603858B2 (en) 2011-07-12 2013-12-10 Infineon Technologies Ag Method for manufacturing a semiconductor package
AT13432U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
AT13436U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
KR20140070584A (ko) * 2011-09-09 2014-06-10 니혼도꾸슈도교 가부시키가이샤 반도체 모듈, 회로기판
US8723313B2 (en) 2012-01-14 2014-05-13 Wan-Ling Yu Semiconductor package structure and method for manufacturing the same
EP2615638A3 (en) 2012-01-16 2013-09-25 Yu, Wan-Ling Semiconductor Package Structure and Method for Manufacturing The Same
US9496211B2 (en) * 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US8916422B2 (en) * 2013-03-15 2014-12-23 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
AT514074B1 (de) 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
KR20160007546A (ko) * 2013-05-14 2016-01-20 메이코 일렉트로닉스 컴파니 리미티드 부품내장기판의 제조방법 및 부품내장기판
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
CN105280563A (zh) * 2014-06-10 2016-01-27 台湾应用模组股份有限公司 具缩减厚度的晶片卡封装装置
KR20160004157A (ko) 2014-07-02 2016-01-12 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
RU2581155C1 (ru) * 2014-12-10 2016-04-20 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет"Московский институт электронной техники" Способ изготовления электронного узла
RU2571880C1 (ru) * 2015-01-30 2015-12-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" Способ монтажа микроэлектронных компонентов
RU2604209C1 (ru) * 2015-06-05 2016-12-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Способ 2d-монтажа (внутреннего монтажа) интегральных микросхем
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
RU168167U1 (ru) * 2016-08-18 2017-01-23 Общество с ограниченной ответственностью "ТЭК электроникс" Печатная плата с массивным компонентом
RU2645151C1 (ru) * 2016-10-31 2018-02-16 Акционерное общество "Авиаавтоматика" имени В.В. Тарасова" Способ изготовления микроэлектронного узла
RU2651543C1 (ru) * 2016-12-07 2018-04-20 Акционерное общество "Авиаавтоматика" имени В.В. Тарасова" Способ изготовления микроэлектронного узла
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN110571229A (zh) * 2018-06-05 2019-12-13 深南电路股份有限公司 一种埋入式光感模组及其制造方法
US10615053B2 (en) * 2018-06-07 2020-04-07 Texas Instruments Incorporated Pre-cut plating lines on lead frames and laminate substrates for saw singulation
RU2703831C1 (ru) * 2019-03-01 2019-10-22 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ электрического и механического соединения плат и интерпозеров в 3D электронных сборках
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
WO2022000191A1 (zh) * 2020-06-29 2022-01-06 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制作方法
RU2752013C1 (ru) * 2020-10-26 2021-07-21 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина) Способ изготовления микросборки бескорпусных электронных компонентов на гибких органических подложках

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3192307A (en) * 1964-05-29 1965-06-29 Burndy Corp Connector for component and printed circuit board
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4685251B2 (ja) * 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same

Also Published As

Publication number Publication date
FI20020190A0 (fi) 2002-01-31
KR101013325B1 (ko) 2011-02-09
BR0307364A (pt) 2004-12-14
KR20100126546A (ko) 2010-12-01
EP1474959A1 (en) 2004-11-10
JP2005517287A (ja) 2005-06-09
EP1474959B1 (en) 2005-05-04
RU2297736C2 (ru) 2007-04-20
KR20040073606A (ko) 2004-08-19
RU2004126137A (ru) 2005-06-10
HK1077151A1 (en) 2006-02-03
US6991966B2 (en) 2006-01-31
CN100566511C (zh) 2009-12-02
ATE295064T1 (de) 2005-05-15
CN1625927A (zh) 2005-06-08
IL163238A (en) 2009-06-15
WO2003065778A1 (en) 2003-08-07
FI20020190A (fi) 2003-08-01
DE60300619T2 (de) 2006-01-19
FI115285B (fi) 2005-03-31
US20050124148A1 (en) 2005-06-09
DE60300619D1 (de) 2005-06-09

Similar Documents

Publication Publication Date Title
BRPI0307364B1 (pt) método para embutir um componente em uma base e produzir um contato, e módulo eletrônico fabricado usando o referido método
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
RU2327311C2 (ru) Способ встраивания компонента в основание
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
RU2146067C1 (ru) Органический кристаллодержатель для интегральных схем с проволочными соединениями
US7663215B2 (en) Electronic module with a conductive-pattern layer and a method of manufacturing same
CN104428892B (zh) 用于基板核心层的方法和装置
CN110098162A (zh) 包括导热层的半导体封装件
JP2007535156A (ja) 埋込み構成要素からの熱伝導
KR940010301A (ko) 전자부품 패키지용 3차원 접속방법 및 3차원 부품
TWI819851B (zh) 多器件分層嵌埋封裝結構及其製作方法
CN107017211B (zh) 电子部件和方法
KR20150135946A (ko) 임베디드 코어리스 기판 및 그 제조방법
CN219321342U (zh) 封装母板及封装体
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법
KR20150092655A (ko) 인쇄회로기판 및 이의 제조 방법
JP2004221131A (ja) 両面プリント配線板の製造方法
JPS6129144A (ja) 半導体装置
JPH11224916A (ja) 半導体装置、配線板およびその製造方法

Legal Events

Date Code Title Description
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]
B25D Requested change of name of applicant approved
B25G Requested change of headquarter approved
B25A Requested transfer of rights approved