JPS6129144A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6129144A JPS6129144A JP15004084A JP15004084A JPS6129144A JP S6129144 A JPS6129144 A JP S6129144A JP 15004084 A JP15004084 A JP 15004084A JP 15004084 A JP15004084 A JP 15004084A JP S6129144 A JPS6129144 A JP S6129144A
- Authority
- JP
- Japan
- Prior art keywords
- coating layer
- conductive paste
- electrode
- wiring board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多数個の電極を有する能受動素子を、 外部
回路に接続する微細結線部を有する半導体装置に関する
ものである。
回路に接続する微細結線部を有する半導体装置に関する
ものである。
従来例の構成とその問題点
従来、能受動素子と外部回路とを接続する場合、ワイヤ
ーボンディング、フィルムキャリヤビームリード方式等
が行なわれていたが、リード部の断線、短絡が発生し、
信頼性に欠けていた。
ーボンディング、フィルムキャリヤビームリード方式等
が行なわれていたが、リード部の断線、短絡が発生し、
信頼性に欠けていた。
そこで本発明者らは、以前に能受動素子と外部回路の電
極接続部に、フォトレジスト膜による窓を形成し、その
窓部に、導電性ペーストを形成する事によシ、信頼性あ
る接続方法を提案した。
極接続部に、フォトレジスト膜による窓を形成し、その
窓部に、導電性ペーストを形成する事によシ、信頼性あ
る接続方法を提案した。
第１図に、その具体的構造を示す。
１は能受動素子、２はセラミック配線基板、３は能受動
素子１とセラミック配線基板２の電極部４及び５を接続
する導電性ペーストであシ、能受動素子１とセラミック
配線基板２とは、接着材７を介して基板６に固定されて
いる。
素子１とセラミック配線基板２の電極部４及び５を接続
する導電性ペーストであシ、能受動素子１とセラミック
配線基板２とは、接着材７を介して基板６に固定されて
いる。
、 本構成では、導電性ペースト３を介して、能受動素
子１の電極部４とセラミック配線基板２の電極部６とを
、直接接続するので、断線や短絡がなくなる。
子１の電極部４とセラミック配線基板２の電極部６とを
、直接接続するので、断線や短絡がなくなる。
しかし、高湿度中の運転では、導電ペースト３にマイグ
レーションが発生し、隣接する電極間で短絡が起きたシ
、運転時の発熱や気温の変化による熱ストレスの発生に
より結線部の導電ペースト３の断線が起ることがある。
レーションが発生し、隣接する電極間で短絡が起きたシ
、運転時の発熱や気温の変化による熱ストレスの発生に
より結線部の導電ペースト３の断線が起ることがある。
発明の目的
本発明は、上記欠点を解消するもので、マイグレーショ
ンと熱ストレスから電極部を保護することを目的とする
。
ンと熱ストレスから電極部を保護することを目的とする
。
発明の構成
本発明は、上記目的を達成するもので、表面に複数の電
極を有する能受動素子と、表面に複数の電極導体を有す
る配線基板と、前記能受動素子と配線基板の端面を、対
応する前記電極と電極導体との接続部上に設けられた導
電性物質と、前記導電性物質を覆って設けられたコーテ
ィング層とを備え、前記コーティング層が、マイグレー
ションを防止するコーティング層と、熱ストレスに対し
て強度を補強するコーティング層とから少なくともなる
ことを特徴とする半導体装置を提供するものである。
極を有する能受動素子と、表面に複数の電極導体を有す
る配線基板と、前記能受動素子と配線基板の端面を、対
応する前記電極と電極導体との接続部上に設けられた導
電性物質と、前記導電性物質を覆って設けられたコーテ
ィング層とを備え、前記コーティング層が、マイグレー
ションを防止するコーティング層と、熱ストレスに対し
て強度を補強するコーティング層とから少なくともなる
ことを特徴とする半導体装置を提供するものである。
実施例の説明
以下、本発明の実施例を、図を用いて説明する。
第２図（ａ）は、本発明の一実施例である、ＬＥＤアレ
イ素子と外部回路基板とを接続部により接続した半導体
装置の斜視図、同図（ｂ）は（ａ）の０部分の拡大図で
ある。
イ素子と外部回路基板とを接続部により接続した半導体
装置の斜視図、同図（ｂ）は（ａ）の０部分の拡大図で
ある。
同図において１１はＬＥＤ素子、１２はセラミック配線
基板で１、これらは基板１６上に接着材７を介して互い
に当接して設けられている。また１４はＩ４Ｄ素子１１
の電極部で、１５はセラミック配線基板１２上に設けら
れた電極部である。
基板で１、これらは基板１６上に接着材７を介して互い
に当接して設けられている。また１４はＩ４Ｄ素子１１
の電極部で、１５はセラミック配線基板１２上に設けら
れた電極部である。
かかる電極部１４及び１５は第２図（′ｂ）に詳細に示
すように導電性ペースト１３によシ接続されている。さ
らに本実施例ではこの導電性ペースト１３を覆って防湿
効果の高いフェノール変性エポキシ、の第１コーティン
グ層１８を塗布、硬化させ、次に第１のコーティング層
１８を覆って補強効果の高いビイスフエノール系の第２
のコーティング層１９を塗布、硬化する構成になってい
る。かかる構成にすることによシ、導電性ペースト１３
は、高湿度中での運転においても第１コーティング層１
８によシマイグレーションから保護され、まだ第２のコ
ーティング層１９により熱ス１−レスによる破壊から護
られることになる。
すように導電性ペースト１３によシ接続されている。さ
らに本実施例ではこの導電性ペースト１３を覆って防湿
効果の高いフェノール変性エポキシ、の第１コーティン
グ層１８を塗布、硬化させ、次に第１のコーティング層
１８を覆って補強効果の高いビイスフエノール系の第２
のコーティング層１９を塗布、硬化する構成になってい
る。かかる構成にすることによシ、導電性ペースト１３
は、高湿度中での運転においても第１コーティング層１
８によシマイグレーションから保護され、まだ第２のコ
ーティング層１９により熱ス１−レスによる破壊から護
られることになる。
なお本発明の他の実施例として、導電性ペースト上にま
ず熱ストレスに強いコーティング層を形成し、さらにそ
の上に防湿効果の高いコーティングを行なっても前記実
施例の同等の効果を有することが確かめられた。
ず熱ストレスに強いコーティング層を形成し、さらにそ
の上に防湿効果の高いコーティングを行なっても前記実
施例の同等の効果を有することが確かめられた。
また本発明はＬＥＤ素子に限らず表面に複数の電極を有
する他の能受動素子を同じく表面に複数の電極導体を有
する配線基板と接続する場合について適用できることは
もちろんである。
する他の能受動素子を同じく表面に複数の電極導体を有
する配線基板と接続する場合について適用できることは
もちろんである。
さらに前記実施例ではＬＥＤ素子とセラミック配線基板
の電極同士を接続する複数の導電性ペーストをすべて覆
ってコーティング層を設けた例を示したが、各導電性ペ
ーストごとにコーティング層を設けても良いことはもち
ろんである。
の電極同士を接続する複数の導電性ペーストをすべて覆
ってコーティング層を設けた例を示したが、各導電性ペ
ーストごとにコーティング層を設けても良いことはもち
ろんである。
発明の効果
以上、要するに本発明は、導電ペーストのマイグレーシ
ョンを防止する第１コーティング層と熱ストレスに対し
て強度を補強する第２コーティング層とを重ねた多層コ
ーティング層・を、能受動素子と配線基板を接続する電
極部上に設けた導電性物質を覆って設けた半導体装置を
提供するもので、導電性物質を使った微細結線部でのマ
イグレーションによる短絡や、温度変化によるストレス
で生じる断線を防ぎ、結線部の信頼性を向上させる利点
がある。
ョンを防止する第１コーティング層と熱ストレスに対し
て強度を補強する第２コーティング層とを重ねた多層コ
ーティング層・を、能受動素子と配線基板を接続する電
極部上に設けた導電性物質を覆って設けた半導体装置を
提供するもので、導電性物質を使った微細結線部でのマ
イグレーションによる短絡や、温度変化によるストレス
で生じる断線を防ぎ、結線部の信頼性を向上させる利点
がある。
第１図は本出願人が以前に提案した導電性ペーストによ
る結線を施した半導体装置の斜視図を示す図、第２図（
＆）は本発明の一実施例における半導体装置の斜視図、
同図（ｂ）は同図ｅ）の■の部分の拡大図である。 １１・・・・・・ＬＥＤ素子、１２・・・・・・セラミ
ック配線基板、１３・・・・・・導電性ペースト、１４
・・・・・・能受動素子電櫃、１５・・・・・・セラミ
ック配線基板電極、１６・・・・・・基板、１７・・・
・・・接着材、１８・川・・第１コーティング層、１９
・・・・・・第２コーティング層。
る結線を施した半導体装置の斜視図を示す図、第２図（
＆）は本発明の一実施例における半導体装置の斜視図、
同図（ｂ）は同図ｅ）の■の部分の拡大図である。 １１・・・・・・ＬＥＤ素子、１２・・・・・・セラミ
ック配線基板、１３・・・・・・導電性ペースト、１４
・・・・・・能受動素子電櫃、１５・・・・・・セラミ
ック配線基板電極、１６・・・・・・基板、１７・・・
・・・接着材、１８・川・・第１コーティング層、１９
・・・・・・第２コーティング層。
Claims (1)
- 表面に複数の電極を有する能受動素子と、表面に複数の
電極導体を有する配線基板と、前記能受動素子と配線基
板の端面を、対応する前記電極と電極導体との接続部上
に設けられた導電性物質と、前記導電性物質を覆って設
けられたコーティング層とを備え、前記コーティング層
が、マイグレーションを防止する第１のコーティング層
と、熱ストレスに対して強度を補強する第２のコーティ
ング層とから少なくともなることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15004084A JPS6129144A (ja) | 1984-07-19 | 1984-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15004084A JPS6129144A (ja) | 1984-07-19 | 1984-07-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6129144A true JPS6129144A (ja) | 1986-02-10 |
| JPH0358539B2 JPH0358539B2 (ja) | 1991-09-05 |
Family
ID=15488185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15004084A Granted JPS6129144A (ja) | 1984-07-19 | 1984-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6129144A (ja) |
-
1984
- 1984-07-19 JP JP15004084A patent/JPS6129144A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0358539B2 (ja) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100252731B1 (ko) | 반도체 디바이스 및 반도체 디바이스용 패키지 | |
| US5049980A (en) | Electronic circuit device and method of manufacturing same | |
| US7229850B2 (en) | Method of making assemblies having stacked semiconductor chips | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
| JP4418177B2 (ja) | 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法 | |
| EP0590915B1 (en) | Chip on board assembly | |
| JPS6394645A (ja) | 電子装置 | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| US6465890B1 (en) | Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages | |
| JPS6220707B2 (ja) | ||
| JP2734424B2 (ja) | 半導体装置 | |
| JPS6129144A (ja) | 半導体装置 | |
| JP2890635B2 (ja) | 半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3205703B2 (ja) | 半導体装置 | |
| JP2757570B2 (ja) | 金属基板の実装構造 | |
| JP2652223B2 (ja) | 電子部品搭載用基板 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| KR100256306B1 (ko) | 적층형 멀티 칩 모듈 | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JP2000031340A (ja) | 電子部品 | |
| JPH02271544A (ja) | 配線基板およびこれを用いた半導体装置 |