JPS6394645A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS6394645A
JPS6394645A JP61240693A JP24069386A JPS6394645A JP S6394645 A JPS6394645 A JP S6394645A JP 61240693 A JP61240693 A JP 61240693A JP 24069386 A JP24069386 A JP 24069386A JP S6394645 A JPS6394645 A JP S6394645A
Authority
JP
Japan
Prior art keywords
insulating film
front surface
opening
flexible
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61240693A
Other languages
English (en)
Other versions
JPH0319703B2 (ja
Inventor
Masanobu Obara
小原　雅信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61240693A priority Critical patent/JPS6394645A/ja
Priority to US07/107,396 priority patent/US4907061A/en
Publication of JPS6394645A publication Critical patent/JPS6394645A/ja
Publication of JPH0319703B2 publication Critical patent/JPH0319703B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は電子装置に関し、特に薄型可撓性基板に半導
体装置が実装された電子装置に関するものである。
［従来の技術］ 従来、このような電子ＩＡｆｆとして厚みが０．７６１
１Ｉ１１程度の超薄型ＩＣカードがある。ＩＣカードに
用いられる半導体装置の実装方式として、従来のワイヤ
ボンディング方式と可撓性有機絶縁フィルムを用いる、
いわゆるテープアセンブリ方式％式％ ングともいう）が用いられている。このうち、テープア
センブリ方式は超薄型パッケージ化実装、自動化が可能
などの利点があり、将来性が期待されている。そして、
このテープアセンブリ方式による半導体装置の実装形態
は色々考えられている。
第４図は、従来のＩＣカード用半導体装置の構造を示す
断面図である。
図において、半導体素子１の表側表面１ａに突起電極２
が形成されている。ポリイミド樹脂やガラスエポキシ樹
脂などからなる可撓性有機絶縁フィルム３０に開口部３
１が形成されており、可撓性有機絶縁フィルム３０の表
側表面３０ａに、回路配線３２およびこの回路配ｖｉＡ
３２の一方端に電気的に接続される、半導体装置の外部
電極３３が形成されている。回路配線３２の他方端にリ
ード端子３４が電気的に接続されており、このリード端
子３４は開口部３１へ張り出している。可撓性有機絶縁
フィルム３０と回路配線３２と外部電極３３とリード端
子３４とはパッケージ基板３００を構成する。半導体素
子１はパッケージ基板３００の開口部３１下で可撓性有
機絶縁フィルム３０の裏側表面３０ｂ側に位置するよう
に配置されている。リード端子３４は突起電極２に位置
合わせして重ねられるように配置されており、このリー
ド端子３４は突起電極２に電気的・機械的に接続されて
いる。半導体素子１の一部、突起電極２、リード端子３
４、回路配線３２の一部および開口部３１は、エポ４−
シ樹脂などの封止物１１１＃４０で封止されている。こ
の封止樹脂４０は半導体素子１などを外部からの汚染や
機械的彰轡なとから防ぐ。
第５図は、従来のＩＣカードの構成を示す断面図である
。
図において、塩化ビニル樹脂などからなる可撓性のカー
ド５０の表側に凹部５１が形成されている。第４図の半
導体装置が回路配ａ３２側を表側にして凹部５１に実装
されており、可撓性有機絶縁フィルム３０の表側表面３
０ａがカード５０の表側表面５０ａと一致するようにな
っている。この実装は、半導体装置を凹部５１に埋め込
み、まｌ；は半導体：ｉａを凹部５１に埋め込んだ模こ
の半導体装置を凹部５１に接着剤で貼付けることによっ
てなされる。半導体装置の表側表面まわりを平坦化する
ように、この半導体装置の表側表面およびカード５０の
表側表面５０ａに膜厚が約８０μｍの透明のオーバコー
ト躾６０が形成されている。
このオーバコート躾６０に開口部６１が形成されて外部
’４Ｉｔｉ３３の一部が露出しており、この外部電極３
３に外部から電気的に接触できるようになっている。こ
の例において、ＩＣカードの総厚は０．７６１１１１１
程度であり、また、ＩＣカード表面は凹凸のない平坦性
が要求される。
なお、第４図においでは、封止樹脂４０が半導体素子１
の一部を封止する構造の半導体装置について示したが、
これ以外に、封止樹脂が半導体素子１の裏側表面１ｂに
も形成されて半導体素子１全体を樹脂封止するような構
造の半導体ａｍも用いられている。
［発明が解決しようとする問題点］ ところで、従来のＩＣカードにおいて、回路配線３２は
、可撓性有機絶縁フィルム３０の表側表面３０ａに膜厚
が一般に約３５μ曙の銅箔などからなる金ｊ１ｍを形成
し、この金属膜を写真蝕刻法など（よりパターニングし
て形成されるため、半導体装置の仕上がり表面が３５μ
層程度の凹凸を有するものとなる。これを防止するため
に、回路配線３２表面にソルダーレジストと呼ばれる樹
脂を塗布してこの凹凸を小さくしているが、凹凸は完全
にはなくならない。また、可撓性有機絶縁フィルム３０
の表側表面３０ａに回路配線３２、外部電極３３がある
ため、封止樹脂４ｏの表側表面４０ａを平坦にすること
が困難である。このため、半導体装置をカード５ｏに実
＠後、オーバコート膜６０を施しても半導体装置の表側
表面の凹凸を完全には吸収できず若干の凹凸が残る。ま
た、オーバコート膜６０は約８０μｍの膜厚を有するの
で、０．７６ｍ−の厚みのＩＣカードを得るためには、
オーバコート１１６０の膜厚分だけ半導体装置の総厚を
薄くしなければならず、半導体装置の製造がより困難に
なってくる。また、回路配線３２は半導体装置の表面に
露出しているため、半導体装置をカード６０に実装した
後も回路配線３２が外部から見えるためデザイン上見苦
しいなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、その表側表面を平坦化できるとともに外から
回路配線が見えないＩＣカードを得ることを目的とする
。
［問題点を解決するための手段］ この発明に係る電子装置は、半導体素子の表側表面に電
極を形成し、第１開口部が形成された可撓性絶縁フィル
ムの裏側表面に回路配線およびこの回路配線の一方端に
電気的に接続される外部電極を形成し、回路配線の他方
端に第１開口部に張り出したリード端子を電気的に接続
し、可撓性絶縁フィルムに外部電極の一部を露出するよ
うに第２開口部を形成し、可撓性絶縁フィルムと回路配
線と外部電極とリード端子とからパッケージ基板を構成
し、第１開口部下で可撓性絶縁フィルムのＩ！開衣表面
側半導体素子を配置してリード端子を電極に電気的・機
械的に接続し、封止樹脂で半導体素子の一部または全体
、電極、リード端子、回路配線の一部および第１開口部
を封止し、半導体素子と電極とパッケージ基板と封止樹
脂とから半導体装置を構成し、薄型可撓性基板の表側に
形成された凹部に、半導体装置を可撓性絶縁フィルムの
表側表面が薄型可撓性基板の表側表面に一致するように
して実装したものである。
［作用コ この発明においては、可撓性絶縁フィルムの裏側表面に
回路配線を形成し、第１開口部下で可撓性絶縁フィルム
の裏側表面側に半導体素子を配置し、可撓性絶縁フィル
ムの表側表面を薄型可撓性基板の表側表面に一致するよ
うにしているので、第１＋Ｍ１口部の封止樹脂表面を平
坦化しかつこの封止樹脂表面を可撓性絶縁フィルムの表
側表面に一致させることができ、電子装置の表側表面を
平坦化プることができる。また、回路配線は可撓性絶縁
゛ノトルムの裏側表面に形成されているので、回路配線
は外から見えない。また、可撓性絶縁フィルムに外部電
極の一部が露出するように９４４２ｒＭ口部を形成する
ことによって、外部電極に外部から電気的に接触できる
。まｌζ、電子１ａ１１の表側表面を平坦化できるため
、オーバコート膜を形成する必要がない。
［実施例］ 以下、この発明の実茄例を図につい°Ｃ説明する。
なお、この実施例の説明において、従来の技術の説明と
重複す部分については適宜その説明を省略する。
第１図は、この発明の実施例であるＩＣカードに用いら
れる半導体装置の構造を示す断面図である。
因において、開口部３１を有する可撓性絶縁フィルム３
０の裏側表面３０ｂに、回路配置３２およびこの回路配
線３２の一方端に電気的に接続される、半導体装置の外
部電極３３が形成されている。回路配線３２の他方端に
リード端子３４が電気的に接続されており、このリード
端子３４は開口部３１へ張り出している。可撓性有機絶
縁フィルム３０に外部電極３３に達する開口部３５が形
成されている。この開口部３５に外部電極３３に電気的
に接続された金属突起部３６が形成されており、金属突
起部３６に外部から電気的に接触できるようになってい
る。金属突起部３６は、開口部３５に電気メッキや、蒸
着、スパッタなどにより金属膜を析出したり、開口部３
５にこの寸法に切断した金属箔を貼付けたりして形成さ
れる。可撓性有顆絶縁フィルム３０と回路配線３２と外
部電極３３とリード端子３４と金属突起部３６とはパッ
ケージ基板３０１を構成する。半導体素子１は開口部３
１下で可撓性有機絶縁フィルム３０の裏側表面３０ｂ側
に位置するように配置されている。リード端子３４は突
起電極２に位置合わせして重ねられるように配置されて
おり、このリード端子３４は突起電極２に電気的・機械
的に接続されている。半導体素子１の一部、突起電極２
、リード端子３４、回路配線３２の一部および同口部３
１はエポキシ樹脂などの封止樹脂４１で封止されている
。そして、封止樹脂４１の表側表面４１ａは、半導体素
子１の表側表面１ａまわりを平坦化するように平坦にな
っており、かつ可撓性有機絶縁フィルム３０の表側表面
３０ａと一致するようにしている。このような樹脂封止
は回路配＄１ｉ３２、外部電極３３が可撓性有機絶縁フ
ィルム３０の裏側表面３０ｂに形成されていることによ
って可能となる。この樹脂封止には、いわゆるトランス
ファモード法や、液状の樹脂を半導体素子１などに滴下
して凝固する方法や、所定の形状に成形された未硬化状
態の樹脂を半導体素子１に載せ、この樹脂を加熱して溶
融する方法などが用いられる。なお、半導体装置の厚み
のＩｆｆ度を上げるために、封止樹脂の硬化後モの表面
を研磨して半導体装置表面をさらに平坦化してもよい。
また、金属突起部３６は有機可撓性絶縁フィルム３０の
膜厚が薄いときは必要でなく、有機９撓性絶縁フィルム
３０の膜厚が厚くなるにつれて金ｍ突起部３６の突起高
さを高くなるようにする。これは、外部から金属突起部
３６への電気的接触をより容易にするためである。
第２図は、この発明の一実滴例であるＩＣカードの構造
を示す断面図である。
図において、可撓性のカード５０の表側に凹部５２が形
成されている。第１図の半導体装置が、可撓性有機絶縁
フィルム３０の表側表面３０ａをカード５０の表側表面
５０ａに一致するようにして凹部５２に実装されている
。第１図の半導体装置はその表側表面が可撓性有機絶縁
フィルム３０と封止樹脂４１とで平坦化されているため
、この半導体装置をカード５０に実装したとき、半導体
装置の表側表面をカード５０の表側表面５０ａと同一平
面に仕上げることが可能となる。このため、半導体装置
の表側表面およびカード５０の表側表面５０ａにオーバ
コート膜を形成する必要がなく、その分生導体装置の総
厚を厚くでき半導体装置の製造がより容易となる。また
、回路配線３２が可撓性有機絶縁フィルム３０の裏側表
面３０ｂに形成されて半導体装置の内部にあるので、回
路配線３２は外から見えない。なお、この実施例におい
て、封止樹脂を半導体素子１の裏側表面１ｂにも形成し
、半導体素子１全体を樹脂封止するようにしてもよい。
第３図は、この発明の他の実施例であるＩＣカードの構
造を示す断面図である。
図において、パッケージ基板３０１の開口部３１下に容
器７が配ｇ１されており、この容器７の端部はパッケー
ジ基板３０１に接着剤８で接着されている。容器７に半
導体素子１が収納されている。
容器７をパッケージ基板３０１に接着後開口部３１、容
器７内に封止樹脂４２が充填され、封止樹脂４２で半導
体素子１全体、などが封止されている。カード５０の表
側に凹部５３が形成されている。この凹部５３に、容器
７とともに、半導体素子１と突起電極２どパッケージ基
板３０１と封止樹脂４２とから構成される半導体ｖ４１
ｉｔが実装されている。この方法によると、半導体装置
の外形を揃えるために極めて便利である。
なお、上記実施例では、半導体装置をカードに実装した
ＩＣカードについて示したが、この発明は、ＩＣカード
以外の、半導体装置を薄型可撓性基板に実装するような
他の電子Ｓａｔにも適用することができる。
［発明の効果］ 以上のようにこの発明によれば、可撓性絶縁フィルムの
裏側表面に回路配線を形成し、第１開口部下で可撓性絶
縁フィルムの裏側表面側に半導体素子を配置し、可撓性
絶縁フィルムの表側表面を薄型可撓性基板の表側表面に
一致するようにしているので、第１開口部の封止樹脂表
面を平坦化しかつこの封止樹脂表面を可撓性絶縁フィル
ムの表側表面に一致させることができ、電子装置の表側
表面を平坦化することができる。また、回路配線は可撓
性絶縁フィルムの裏側表面に形成されて半導体装置の内
部にあるので、回路配線は外から見えない。また、可撓
性絶縁フィルムに外部電極の一部が露出するように第２
開口部を形成することによって、外部電極に外部から電
気的に接触できる。また、電子装置の表側表面が平坦化
されているためオーバコート膜を形成する必要がなく、
その分生導体装置の総厚を厚くでき半導体装置の製造が
より容易になる。
【図面の簡単な説明】
第１図は、この発明の実施例であるＩＣカードに用いら
れる半導体装置の構造を示）°断面図である。 第２図は、この発明の一実施例であるＩＣカードの構造
を示す断面図である。 第３図は、この発明の他の実施例であるＩＣカードの構
造を示す断面図である。 第４図は、従来のＩＣカード用半導体ＩＩの構造を示す
断面図である。 第５図は、従来のＩｃカードの構造を示す断面図である
。 図において、１は半導体素子、２は突起電橋、３０は可
撓性有機絶縁フィルム、３１は開口部、３２は回路配線
、３３は外部電極、３４はリード端子、３５は開口部、
３６は金属突起部、３０１はパッケージ基板、４１．４
２は封止樹脂、５０はカード、５２．５３は凹部、７は
容器、８は接着剤である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体素子と、 前記半導体素子の表側表面に形成される電極と、可撓性
    絶縁フィルムと、 前記可撓性絶縁フィルムの裏側表面に形成される、回路
    配線および該回路配線の一方端に電気的に接続される外
    部電極と、 前記可撓性絶縁フィルムには第１開口部が形成されてお
    り、 前記回路配線の他方端に電気的に接続され、前記第１開
    口部に張り出したリード端子を備え、前記可撓性絶縁フ
    ィルムには前記外部電極の一部を露出するように第２開
    口部が形成されており、前記可撓性絶縁フィルムと、前
    記回路配線と、前記外部電極と、前記リード端子とはパ
    ッケージ基板を構成し、 前記第１開口部下で前記可撓性絶縁フィルムの前記裏側
    表面側に前記半導体素子が配置されて、前記リード端子
    は前記電極に電気的・機械的に接続されており、 前記半導体素子の一部または全体、前記電極、前記リー
    ド端子、前記回路配線の一部および前記第１開口部を封
    止する封止樹脂を備え、 前記半導体素子と、前記電極と、前記パッケージ基板と
    、前記封止樹脂とは半導体装置を構成し、薄型可撓性基
    板を備え、 前記薄型可撓性基板の表側には凹部が形成されており、 前記半導体装置は、前記可撓性絶縁フィルムの表側表面
    を前記薄型可撓性基板の表側表面に一致するようにして
    前記凹部に実装されている電子装置。
  2. （２）さらに、前記第２開口部に前記外部電極に電気的
    に接続される金属膜を備えた特許請求の範囲第１項記載
    の電子装置。
  3. （３）さらに、容器を備え、 前記容器は前記第１開口部下に配置されて該容器の端部
    が前記パッケージ基板に接着され、前記半導体素子は前
    記容器に収納されており、前記封止樹脂は前記半導体素
    子と前記容器との隙間に充填されている特許請求の範囲
    第１項または第２項記載の電子装置。
JP61240693A 1986-10-08 1986-10-08 電子装置 Granted JPS6394645A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61240693A JPS6394645A (ja) 1986-10-08 1986-10-08 電子装置
US07/107,396 US4907061A (en) 1986-10-08 1987-10-06 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61240693A JPS6394645A (ja) 1986-10-08 1986-10-08 電子装置

Publications (2)

Publication Number Publication Date
JPS6394645A true JPS6394645A (ja) 1988-04-25
JPH0319703B2 JPH0319703B2 (ja) 1991-03-15

Family

ID=17063296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61240693A Granted JPS6394645A (ja) 1986-10-08 1986-10-08 電子装置

Country Status (2)

Country Link
US (1) US4907061A (ja)
JP (1) JPS6394645A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182631A (en) * 1988-04-15 1993-01-26 Nippon Telegraph And Telephone Corporation Film carrier for RF IC
US6756670B1 (en) * 1988-08-26 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Electronic device and its manufacturing method
KR930010072B1 (ko) * 1990-10-13 1993-10-14 금성일렉트론 주식회사 Ccd패키지 및 그 제조방법
FR2674681A1 (fr) * 1991-03-28 1992-10-02 Em Microelectronic Marin Sa Composant electronique ultramince et procede pour sa fabrication.
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
WO1994016544A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Process for manufacturing integrated microcircuits
WO1994016460A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Integrated microcircuit
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same
JP3332654B2 (ja) * 1995-05-12 2002-10-07 株式会社東芝 半導体装置用基板、半導体装置および半導体装置の製造方法
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
JPH10326795A (ja) * 1997-03-28 1998-12-08 Sony Corp 半導体装置とその製造方法
US6208019B1 (en) * 1998-03-13 2001-03-27 Kabushiki Kaisha Toshiba Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
DE10340129B4 (de) * 2003-08-28 2006-07-13 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
US10339434B2 (en) * 2015-09-18 2019-07-02 X-Card Holdings, Llc Self-centered inlay and core layer for information carrying card, process and resulting products

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS5211767A (en) * 1975-07-17 1977-01-28 Matsushita Electric Ind Co Ltd Semiconductor device
JPS5230184A (en) * 1975-09-02 1977-03-07 Sharp Corp Semiconductor device
JPS5237769A (en) * 1975-09-19 1977-03-23 Seiko Instr & Electronics Ltd Semiconductor device
US4210926A (en) * 1977-12-07 1980-07-01 Siemens Aktiengesellschaft Intermediate member for mounting and contacting a semiconductor body
JPS5552250A (en) * 1978-10-11 1980-04-16 Nippon Telegr & Teleph Corp <Ntt> Connecting structure in semiconductor integrated circuit
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
US4701999A (en) * 1985-12-17 1987-10-27 Pnc, Inc. Method of making sealed housings containing delicate structures

Also Published As

Publication number Publication date
JPH0319703B2 (ja) 1991-03-15
US4907061A (en) 1990-03-06

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US4303934A (en) Molded lead frame dual in line package including a hybrid circuit
EP0689243B1 (en) Semiconductor device assembly
JP2583597B2 (ja) 集積回路装置パッケージ
US7786567B2 (en) Substrate for electrical device and methods for making the same
JPS6394645A (ja) 電子装置
US4423435A (en) Assembly of an electronic device on an insulative substrate
JP4075204B2 (ja) 積層型半導体装置
JPH0794551A (ja) 半導体装置
JPH03108744A (ja) 樹脂封止型半導体装置
US20040082102A1 (en) Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
JPH01198351A (ja) 電子素子とそのコンタクトを基板上に固定する方法
JPS6220707B2 (ja)
US7190063B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic apparatus
JPH06334070A (ja) 混成集積回路装置
JPS62260343A (ja) 半導体装置
JPH07152045A (ja) 液晶表示装置
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
KR19980027872A (ko) 칩 카드
JP3413135B2 (ja) 半導体モジュールの製造方法
JPH0294535A (ja) 混成集積回路
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH1022411A (ja) 半導体装置及びその製造方法
JPS6011646Y2 (ja) フラツトパツケ−ジ