JPH01198351A - 電子素子とそのコンタクトを基板上に固定する方法 - Google Patents

電子素子とそのコンタクトを基板上に固定する方法

Info

Publication number
JPH01198351A
JPH01198351A JP63324766A JP32476688A JPH01198351A JP H01198351 A JPH01198351 A JP H01198351A JP 63324766 A JP63324766 A JP 63324766A JP 32476688 A JP32476688 A JP 32476688A JP H01198351 A JPH01198351 A JP H01198351A
Authority
JP
Japan
Prior art keywords
contacts
card
cavity
film
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63324766A
Other languages
English (en)
Other versions
JP2931864B2 (ja
Inventor
Jean-Pierre Gloton
ジャン―ピエール　グロトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of JPH01198351A publication Critical patent/JPH01198351A/ja
Application granted granted Critical
Publication of JP2931864B2 publication Critical patent/JP2931864B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子素子とそのコンタクトを、基板である例
えばＩＤカードや銀行用カードの上に、電子素子がキャ
ビティ内に収容され、かつコンタクトがカード上に配置
されるように位置決めして固定する方法に関するもので
ある。
従来の技術 ＩＤカードが多くの分野で使用されている。使用される
分野としては、特に、銀行用カードやクレジットカード
の分野がある。しかし、長年の間、このようなカードに
は、同定用数値と所有者番号の他には、磁気的読み出し
により同定が可能になる磁気記録のみがなされていた。
数年前から、このようなカードは所有者の同定以外の用
途に使用されるようになっており、特に前払いの用途や
不正行為に対する保護に用いられている。この目的で、
カードには能動電子素子である例えば電子メモリが取り
付けられ、場合によってはこの能動電子素子にマイクロ
プロセサが接続されている。この結果として、このカー
ドは特に銀行に関する用途に使用することができる。
上記の技術により電子素子を搭載したクレジットカード
は多数の方法で製造することができる。
第１の方法によれば、カードの厚さ方向にキャビティを
設けてそこに電子素子を収容する。「積層（ｃｏ−１ａ
ｍｉｎａｔｉｏｎ）　Ｊ法として知られる別の方法によ
れば、プラスチック材料である例えばポリエポキシ、ポ
リエチレン、塩化ポリビニルからなる薄い複数の層を素
子の周囲に積層させる。これら方法を実行するにあたっ
ては、カードの表面に堆積されたメタライズ層と電子素
子の端子を電気的に接続するためにさらに様々な操作が
実行される。
カード内に設けられたキャビティに電子素子を収容し、
このカード上にメタライズ層を堆積させ、このカードの
端子とメタライズ層の間の接続を実現するための方法の
１つは、第１図に図示されているように、非導電性であ
る例えばポリエポキシからなるフィルム１を使用するこ
とである。このフィルムは、一方の側にチップ（参照番
号２）の形態の電子素子を備え、他方の側にはメタライ
ズ部分のないスペース６と７によって相互に分離された
メタライズ層３．４．５を備える。これらメタライズ層
３．４．５は穴８．９．１０を介してフィルム１の他方
の側と連通しており、これら穴を通って導電ワイヤ１１
．１２．１３の端部が公知の任意の手段、例えば導電性
接着剤によって対応するメタライズ層に接続される。各
導電ワイヤの他端は、チップ２の出力端子１４．１５ま
たは１６に接続される。
上記の操作が終了すると、チップ２を樹脂でコーティン
グし、この樹脂を熱で硬化させてチップを封止する。次
いでチップをカードのキャビティ内の所定の位置に収容
することができる。メタライズ層は、単に、チップを嵌
め込み、支持用フィルム１を、必要な大きさに切断した
後にカードに接合するだけでキャビティの縁部に配置す
ることができる。
このタイプの方法では、電気的コンタクトとチップすな
わち電子素子とが最初にフィルム上に位置決めされる。
次に、チップの出力端子と既にフィルム上に堆積されて
いる電気的コンタクトの間に電気的接続が形成される。
封止後、この封止されたチップを専用のキャビティの底
部に接合することによって全体がカード上で位置決めさ
れる。
一方、フィルムはキャビティの縁部に接合されて電気的
コンタクトにカードの外部からアクセスできるようにな
る。
発明が解決しようとする課題 この方法は、極めて多数の処理操作、特にチップを支持
用フィルム上に載せ、次にキャビティの・縁部に接続し
、最後にキャビティ内に位置決めする操作が必要とされ
るという欠点を有する。さらに、封止操作には非常に時
間がかかる。というのは、樹脂を１５０℃を越える温度
に加熱することができないからである。すなわち、フィ
ルムと電気的コンタクトの接着剤とはこれよりも高い温
度に耐えることができない。
そこで、本発明の目的は、電子素子とその電気的接続線
をＩＤカードなどの基板上に設置するために、従来の方
法における上部の問題点のない方法を提供することであ
る。
課題を解決するための手段 従って、本発明によれば、電子素子を収容するキャビテ
ィを有する基板上に電子素子とそのコンタクトを固定す
る方法であって、 ａ）キャビティの開口部を通じて電子素子の出力端子に
アクセスできるようにしてこのキャビティ内に電子素子
を位置決めし、 ｂ）電子素子の出力端子の幾何学的配置に対応するパタ
ーンに従って支持用フィルム上に電気的コンタクトを位
置決めし、 Ｃ）この支持用フィルムを用いて基板上に上記電気的コ
ンタクトを位置決めし、 ｄ）上記電気的コンタクトを上記電子素子の出力端子に
同時に電気的に接続する操作を含むことを特徴とする方
法が提供される。
本発明の他の特徴ならびに利点は、添付の図面を参照し
た特別な実施例に関する以下の説明によってさらによく
理解できよう。
実施例 第１図は従来技術に対応するため、既に従来の技術の項
で説明した。この方法によれば、まず最初に、電子素子
と電気的コンタクトを含むユニットを別の独立した基板
上に用意し、次にこのユニットをカード上に実装する。
本発明はまったく異なる方法に基づいており、まず第１
に、チップを支持用フィルムの電気的コンタクトに電気
的に接続する操作を実行せず、第２に、−旦チツブが支
持用フィルム上に搭載されると封止操作を実行しない。
この新しい方法は、封止された、または封止されていな
いチップをカードのキャビティ内に固定し、出力端子を
キャビティの開口部と同じ高さにすることを特徴とする
。この操作の後、コンタクトをカードに接合し、電気的
接続線をチップの出力端子に同時に接続する。
第２図はキャビティ２１を有するカード２０の図である
。キャビティの下部はカードの底部によって閉じられて
いるが、上部は開放されているためにチップ２２の形態
の電子素子を設置することができる。このチップ２２は
主としてシリコン基板からなり、その中およびその上に
は複雑な電子回路が集積回路の形態で形成される。この
複雑な電子回路は、キャビティの開口側に現れるように
配置された出力端子２３〜２６を備えている。通常は、
チップと出力端子を保護するために全体を樹脂で被覆す
るが、この樹脂は出力端子の位置を越えて拡がっていく
。この樹脂は、約３００℃の温度に加熱すると硬化する
。チップ２２はキャビティ２１内に収容され、カードに
対して正確に位置決めすることのできる公知の任意の方
法で基板に接合される。この結果、出力端子２３〜２６
は空間内で例えば１００ミクロンの範囲の精度で位置が
正確に決まる。これは純粋に機械的な操作であり、現在
の技術をもってすれば何ら困難なことはない。
チップ２２がキャビティ内で位置決めされると、コンタ
クトをカード２０上で位置決めし出力端子２３〜２６に
電気的に接続する。この目的で、コンタクト２７〜３０
がフィルム３１上に適当なパターンで堆積される。次に
、コンタクト２７〜３０は接合操作、プレス操作、それ
に加熱操作によってフィルム３１からカード２０に移さ
れる。テープキャリア方式自動ボンディングと呼ばれる
この移動操作中に、コンタクト２７〜３０がそれぞれ出
力端子２３〜２６にハンダ付けされる。さらに、プレス
操作が終了してカードがフィルム３１から分離されると
きには、このフィルムがコンタクト２７〜３０から離れ
、コンタクト２７〜３０自体はカード２０に接合された
ままで残る。
この方法の変形例として、カード２０上にコンタクト２
７〜３０だげでなくフィルム３１の切り抜き部分も堆積
させることが提案されている（第３図）。
この変形例によれば、第２図に示したように、コンタク
ト２７〜３０はフィルム３１の上面に堆積され、下面に
は堆積されない。出力端子２３〜２６との電気的接続を
可能にするため、各コンタクト２７〜３０は、対応する
出力端子の位置に対して適当に配置された穴３２〜３５
を通じてフィルムの下面と連通している。フィルムは、
さらに詳細にはフィルムのコンタクト２７〜３０を搭載
した部分は、次にカード２０に接合され、−力出力端子
２３〜２６は対応する穴３２〜３５を通じてそれぞれコ
ンタクト２７〜３０にノλンダ付けされる。
コンタクト２７〜３０は、チップの出力端子２３〜２６
の幾何学的配置や配列に応じて異なる様々な形状にする
ことができる。
さらに、コンタクトと出力端子の間の接続点も様々な形
状にすることができる。第２図の場合のような２つの面
の間の接続、点と面の間の接続、または第３図の場合の
ような２つの点の間の接続にすることが可能である。ま
た、コンタクト２７〜３０が幅の狭い導体となって延び
ており、その端部が電子素子の出力端子にハンダ付けさ
れている場合には、ワイヤ同士の接続にすることもでき
る。
【図面の簡単な説明】
第１図は、従来技術に従って支持用フィルム上に配置さ
れた電子素子とその電気的接続線の斜視図である。 第２図は、本発明に従って外部電気的コンタクトとの電
気的接続がなされる前の支持フィルム上の電子素子の斜
視図である。 第３図は、本発明の方法で使用することのできるコンタ
クトの支持体の別の配置を示す斜視図である。 （主な参照番号） １・・フィルム、　　　　　２・・チップ、３．４．５
・・メタライズ層、 ６．７・・スペース、 ３．９．１０．３２．３３．３４．３５・・穴、１１．
１２．１３・・導電ワイヤ、 １４．１５．１６．２３．２４．２５．２６・・出力端
子、２０・・カード、　　　　　　２１・・キャビティ
、２２・・チップ、 ２７．２８．２９．３０・・コンタクト、３１・・フィ
ルム

Claims (6)

    【特許請求の範囲】
  1. （１）電子素子を収容するキャビティを有する基板上に
    電子素子とそのコンタクトを固定する方法であって、 ａ）キャビティの開口部を通じて電子素子の出力端子に
    アクセスできるようにしてこのキャビティ内に電子素子
    を位置決めし、 ｂ）電子素子の出力端子の幾何学的配置に対応するパタ
    ーンに従って支持用フィルム上に電気的コンタクトを位
    置決めし、 ｃ）この支持用フィルムを用いて基板上に上記電気的コ
    ンタクトを位置決めし、 ｄ）上記電気的コンタクトを上記電子素子の出力端子に
    同時に電気的に接続する操作を含むことを特徴とする方
    法。
  2. （２）上記電気的コンタクトを上記基板上に位置決めす
    る操作の間に該電気的コンタクトが上記支持用フィルム
    から離れて上記基板に接合されるよう該電気的コンタク
    トを上記支持用フィルムの一方の面上に配置することを
    特徴とする請求項１に記載の方法。
  3. （３）上記電気的コンタクトを上記基板上に位置決めす
    る操作の間を通じて該電気的コンタクトが上記支持用フ
    ィルム上の所定の位置にとどまるように該電気的コンタ
    クトを該支持用フィルムの一方の面上に配置し、該支持
    用フィルムは、該電気的コンタクトを上記出力端子に電
    気的に接続できるようにする穴を有することを特徴とす
    る請求項１に記載の方法。
  4. （４）上記操作ｃ）とｄ）をテープキャリア方式自動ボ
    ンディングプロセスにより実現することを特徴とする請
    求項１に記載の方法。
  5. （５）上記操作ｃ）を、上記支持用フィルムを上記基板
    に接合することにより実現することを特徴とする請求項
    １に記載の方法。
  6. （６）上記操作ｄ）をテープキャリア方式自動ボンディ
    ングプロセスにより実現することを特徴とする請求項１
    に記載の方法。
JP63324766A 1987-12-22 1988-12-22 電子素子とそのコンタクトを基板上に固定する方法 Expired - Lifetime JP2931864B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8717900A FR2625067A1 (fr) 1987-12-22 1987-12-22 Procede pour fixer sur un support un composant electronique et ses contacts
FR8717900 1987-12-22

Publications (2)

Publication Number Publication Date
JPH01198351A true JPH01198351A (ja) 1989-08-09
JP2931864B2 JP2931864B2 (ja) 1999-08-09

Family

ID=9358142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63324766A Expired - Lifetime JP2931864B2 (ja) 1987-12-22 1988-12-22 電子素子とそのコンタクトを基板上に固定する方法

Country Status (6)

Country Link
US (1) US4941257A (ja)
EP (1) EP0323295B1 (ja)
JP (1) JP2931864B2 (ja)
KR (1) KR890011511A (ja)
DE (1) DE3877550T2 (ja)
FR (1) FR2625067A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
USRE35578E (en) * 1988-12-12 1997-08-12 Sgs-Thomson Microelectronics, Inc. Method to install an electronic component and its electrical connections on a support, and product obtained thereby
FR2664721B1 (fr) * 1990-07-10 1992-09-25 Gemplus Card Int Carte a puce renforcee.
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
FR2724477B1 (fr) * 1994-09-13 1997-01-10 Gemplus Card Int Procede de fabrication de cartes sans contact
DE19632113C1 (de) 1996-08-08 1998-02-19 Siemens Ag Chipkarte, Verfahren zur Herstellung einer Chipkarte und Halbleiterchip zur Verwendung in einer Chipkarte
DE19708617C2 (de) * 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
WO2007002995A1 (en) * 2005-07-04 2007-01-11 Griffith University Fabrication of electronic components in plastic
KR100651563B1 (ko) * 2005-07-07 2006-11-29 삼성전기주식회사 전자부품이 내장된 배선기판의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250196A (ja) * 1985-06-26 1987-03-04 ブル・ソシエテ・アノニム 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路を備えるカード

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483570A (ja) * 1965-06-23 1967-09-06
US3387365A (en) * 1965-09-28 1968-06-11 John P. Stelmak Method of making electrical connections to a miniature electronic component
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US3859723A (en) * 1973-11-05 1975-01-14 Microsystems Int Ltd Bonding method for multiple chip arrays
US3998377A (en) * 1974-12-09 1976-12-21 Teletype Corporation Method of and apparatus for bonding workpieces
FR2470414A1 (fr) * 1979-11-27 1981-05-29 Flonic Sa Systeme de connexion electrique et carte a memoire faisant application de ce systeme
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3336606A1 (de) * 1983-10-07 1985-04-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur mikropackherstellung
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nippon Electric Co Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
FR2599165A1 (fr) * 1986-05-21 1987-11-27 Michot Gerard Objet associe a un element electronique et procede d'obtention

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250196A (ja) * 1985-06-26 1987-03-04 ブル・ソシエテ・アノニム 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路を備えるカード

Also Published As

Publication number Publication date
EP0323295B1 (fr) 1993-01-13
DE3877550D1 (de) 1993-02-25
FR2625067B1 (ja) 1995-05-19
KR890011511A (ko) 1989-08-14
DE3877550T2 (de) 1993-05-13
JP2931864B2 (ja) 1999-08-09
US4941257A (en) 1990-07-17
FR2625067A1 (fr) 1989-06-23
EP0323295A1 (fr) 1989-07-05

Similar Documents

Publication Publication Date Title
US5147982A (en) Encapsulation of electronic modules
US4999742A (en) Electronic module for a small portable object such as a card or a key incorporating an integrated circuit
KR940003375B1 (ko) 반도체 장치 및 그 제조 방법
US4303934A (en) Molded lead frame dual in line package including a hybrid circuit
US4774633A (en) Method for assembling an integrated circuit with raised contacts on a substrate, device thereby produced and an electronic microcircuit card incorporating said device
JP2761500B2 (ja) メモリ付カード用の電子素子支持体とこれを利用したメモリ付カード
US4795895A (en) Multi-layered electronic card carrying integrated circuit pellet and having two-pad layered structure for electrical connection thereto
US5255430A (en) Method of assembling a module for a smart card
JP2515086B2 (ja) 平坦構造様式の電子モジュ―ル
US3780352A (en) Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
US20060255458A1 (en) Semiconductor module provided with contacts extending through the package
US4139726A (en) Packaged microcircuit and method for assembly thereof
US4423435A (en) Assembly of an electronic device on an insulative substrate
KR100763572B1 (ko) 칩 모듈용 칩 캐리어 및 칩 모듈 제조방법
JPH0678038B2 (ja) 超小形電子回路カードの製造方法
JPH0199894A (ja) 電子モジユールを製造する方法
JPH11177027A (ja) 集積回路半導体チップ及び誘導性コイルを含む片面パッケージ並びにその製造方法
JPH06244360A (ja) 半導体装置
US4907061A (en) Electronic device
JP2761501B2 (ja) 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品
JPH01198351A (ja) 電子素子とそのコンタクトを基板上に固定する方法
US5218168A (en) Leads over tab
US5434357A (en) Reduced semiconductor size package
JPH021400A (ja) 電子素子とそのコンタクトを基板上に設置する方法
USRE36356E (en) Electronic component support for memory card and product obtained thereby