BE1002529A6 - Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast. - Google Patents

Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast. Download PDF

Info

Publication number
BE1002529A6
BE1002529A6 BE8801103A BE8801103A BE1002529A6 BE 1002529 A6 BE1002529 A6 BE 1002529A6 BE 8801103 A BE8801103 A BE 8801103A BE 8801103 A BE8801103 A BE 8801103A BE 1002529 A6 BE1002529 A6 BE 1002529A6
Authority
BE
Belgium
Prior art keywords
conductive
layer
hole
card
conductive layer
Prior art date
Application number
BE8801103A
Other languages
English (en)
Inventor
Jan Paul Boucquet
Original Assignee
Bell Telephone Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bell Telephone Mfg filed Critical Bell Telephone Mfg
Priority to BE8801103A priority Critical patent/BE1002529A6/nl
Priority to AT89202342T priority patent/ATE93075T1/de
Priority to DE89202342T priority patent/DE68908341T2/de
Priority to EP89202342A priority patent/EP0367311B1/en
Priority to ES89202342T priority patent/ES2044061T3/es
Priority to AU41427/89A priority patent/AU617867B2/en
Priority to US07/446,529 priority patent/US5042145A/en
Application granted granted Critical
Publication of BE1002529A6 publication Critical patent/BE1002529A6/nl
Priority to AU83531/91A priority patent/AU646284B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Holo Graphy (AREA)
  • Electrically Operated Instructional Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Een methode om een LSI chip (1), met geleidende uitstulpingen (2, 3, 4) als klemmen, in een gat (15) van een kaart (5) te monteren en deze onderling te verbinden. De kaart, en daarom tevens één uiteinde van het gat wordt eerst bedekt met een laag (16) van een geleidend materiaal. Daarna worden de geleidende uitstulpingen van de in het gat geplaatste chip op de laag gesoldeerd, terwijl ze tegen deze laag gedrukt worden. Aldus worden uitsteeksels (17, 18, 19) op het uitwendige oppervlak van de laag verwezenlijkt. Deze uitsteeksels worden gebruikt om de oplijning te vergemakkelijken van het masker dat tijdens de navolgende etsbewerking van de laag wordt gebruikt. De uitvinding heeft eveneens betrekking op een proces om geleidende uitstulpingen (2, 3, 4) op de klemmen (6, 7, 8) van de LSI chip (1) te verwezenlijken.

Description


   <Desc/Clms Page number 1> 
 



   METHODE OM EEN ELEKTRONISCHE COMPONENT TE MONTEREN
EN GEHEUGEN KAART WAARIN DEZE   WORDT   TOEGEPAST
De huidige uitvinding heeft betrekking op een methode om een elektronische component in een kaart te monteren en deze component en deze kaart onderling te verbinden, waarbij deze elektronische component voorzien is van minstens een geleidende uitstulping die een klem daarvan   vormt,   en waarbij deze methode de stappen omvat die erin bestaan deze component in een gat van de kaart te monteren en deze geleidende uitstulping en een geleidend gedeelte van deze kaart onderling te verbinden. 



   Een dergelijke methode kan toegepast worden voor het maken van "krediet" kaarten en is reeds bekend uit het artikel NA NEW LSI INTERCONNECTION METHOD FOR IC CARD" door M. Ohuchi en anderen, versehenen naar aanleiding van het "2nd IEEE International Electronics Manufacturing Technology Symposium", 15-17 september   1986 - San   Francisco, bladzijden 30 tot 33. Verbindingmethoden zoals de gedrukte-draadverbindingsmethode ("Printed Wiring   Connection" : PWC)    en ook meer konventionele methoden zoals de draadverbindingsmethode (wire bonding) en de automatische verbindingsmethode met band   ("Tape   Automated   Bonding" :   TAB) zijn in dit artikel beschreven. 



   De draadverbindingsmethode verschaft een grote verbindingsvrijheid maar vereist twee draadverbindingsbewerkingen : een eerste om een uiteinde van een draad met de geleidende uitstulping te verbinden en 

 <Desc/Clms Page number 2> 

 een tweede om het andere uiteinde van de draad met het geleidende gedeelte van de kaart te verbinden. Deze draad zowel als de verbindingen zelf vormen niet gewenste geleidingsweerstanden. Bovendien is het niet gemakkelijk om een betrekkelijk vlakke verbinding te verwezenlijken en om plastiek geheugen kaarten te verkrijgen van. het   "krediet" type   uitgevoerd volgens de. aanbevelingen van de    Internationale Standaarden   Organisatie   (ISO) d. w. z.   met een kleine hoogte. 



   De automatische verbindingsmethode met band (TAB) maakt de verwezenlijking mogelijk van een verbinding, die vlakker is en een lagere geleidingsweerstand heeft. Zij heeft echter het nadeel dat op de kaart dichtbij het gat een betrekkelijk grote oppervlakte vereist is om-deze verbinding te verwezenlijken. 



   De gedrukte-draadverbindingsmethode (PWC) bestaat erin om achtereenvolgens de elektronische component, meer in het bijzonder   een "Large   Scale Integrated (LSI)   chip",   in het gat te monteren, deze chip in het gat in te bedden, en de verbindingen te verwezenlijken door op de kaart een patroon van geleidende polymeerpasta doorheen een masker te zeefdrukken. Deze methode heeft meerdere voordelen gezien de verwezenlijkte verbinding een kleine hoogte en een lage geleidingsweerstand heeft, maar een nadeel daarvan is dat de ligging van de chip in het gat en meer in het bijzonder van elk geleidende uitstulping daarvan niet nauwkeurig gekend is zo dat correcte opstelling van het zeefdrukmasker een probleem vormt.. 



   Een doelstelling van de huidige uitvinding bestaat erin een methode te verschaffen die de laatstgenoemde voordelen heeft en bovendien verzekert dat de geleidende uitstulping nauwkeurig in het gat wordt aangebracht. 



    Volgens de uitvinding deze doelstelling   bereikt door het feit dat vooraleer de component in het gat te monteren, een uiteinde van het gat en minstens het 

 <Desc/Clms Page number 3> 

 gedeelte van de kaart welke dit gat omringt met een laag van een geleidend materiaal bedekt worden, waarna deze geleidende uitstulping tijdens de monteringsstap met deze laag in contact wordt gebracht. 



   Een andere kenmerkende eigenschap van de huidige methode is dat    deze > geleidende uitstulping,-na   in contact   te zijn gebracht met geleidende laag, Op-deze-geleidende    laag gesoldeerd wordt door ofwel de geleidende'laag, ofwel de elektronische component, of beide te verwarmen. 



   Nog een-ander kenmerkende eigenschap    van de huidige   methode is dat deze elektronische component en deze geleidende laag tijdens deze soldeerbewerking tegen elkaar worden gedrukt. 



   Op deze manier wordt op het    uitwendig-opervlak   van de geleidende laag een convexe uitstulping of uitsteeksel verwezenlijkt op een plaats die overeenkomt met deze van de geleidende uitstulping van de elektronische component, zodat de ligging van dit uitsteeksel nauwkeurig gekend is en waardoor aldus een daaropvolgende zeefdrukbewerking wordt vergemakkelijkt. 



   Nog een andere kenmerkende eigenschap van de huidige methode is dat tijdens deze verbindingsstap gedeelten van de geleidende laag worden weggenomen. 



   In een voorkeursuitvoering worden deze gedeelten van de geleidende laag verwijderd door de toepassing van een etstechniek gelijkaardig aan deze die wordt gebruikt om gedrukte-stroomloopkaarten te vervaardigen. 



   Een gevolg hiervan is dat de verwezenlijkte verbinding de dikte van de kaart niet verhoogt en dat de geleidingsweerstand die door het contact wordt ingevoerd zeer klein is. 



   De    huidige'uitvinding   heeft eveneens betrekking op een proces voor de verwezenlijking van een geleidende uitstulping op een klem van een   geYntegreerde   elektronische component waarop een passivatielaag aanwezig is. 

 <Desc/Clms Page number 4> 

 



   In de heden ten dage beschikbare elektronische componenten, zoals LSI chips, zijn de klemmen gelegen in    uitdiepingen   van de-passivatielaag, zodat hun verbinding met een hierboven genoemde kaart door de hierboven beschreven methode of door de gedrukte-draadverbindingsmethode (PWC) onmogelijk is. 



   Een andere doelstelling van de huidige uitvinding bestaat erin een proces te verschaffen voor. de verwezenlijking van een geleidende uitstulping, die boven de passivatielaag uitsteekt, zodat de hierboven beschreven methode volgens de uitvinding voor de verbinding van de elektronische component    en.   een kaart gebruikt kan worden. 



   Volgens de huidige uitvinding wordt deze andere doelstelling bereikt doordat dit proces stappen omvat die erin bestaan deze passivatielaag met een geleidende beschermingslaag te bedekken, deze beschermingslaag te bedekken met een masker dat een gat heeft op een plaats die overeenkomt met de klem, een metaal in het gat aan te brengen, het masker te verwijderen, en de beschermingslaag te etsen teneinde de gedeelten daarvan die de passivatielaag bedekken te verwijderen. 



   Op deze manier wordt een geleidende uitstulping verwezenlijkt op de plaats van de klem van de elektronische component, waarbij deze uitstulping boven de passivatielaag uitsteekt. 



   De hierboven vermelde en andere doeleinden en kenmerken van de uitvinding zullen    duidelijker-worden   en de uitvinding zelf zal het best begrepen worden aan de hand van de hiernavolgende beschrijving van een uitvoeringsvoorbeeld en van de bijbehorende tekeningen waarin :
Fig. 1 tot 5 de opeenvolgende stappen illustreren van een proces volgens de uitvinding om geleidende uitstulpingen 2, 3, 4 te verwezenlijken op een elektronische component 1 gebruikt in een methode volgens 

 <Desc/Clms Page number 5> 

 de uitvinding ; en
Fig. 6 tot 9 de opeenvolgende stappen van deze methode illustreren. 



   Het proces en de methode, hierna beschreven, worden gebruikt voor de verwezenlijking van een   geYntegreerde     stroomloopkaart (IC)   van het krediet-,   debiet-of   -kostentype, algemeen geheugenkaart genoemd wanneer   hij   
 EMI5.1 
 kan opslaan of intelligente (smart) @e    veranderlijke gegevens kaart-genoemd   wanneer   hij   een microprocessor omvat. In dit laatste geval (niet getoond) bevat   hij   ook een'aantal elektronische componenten zoals een   batterij,   een geheugen met willekeurige toegang (RAM), een alleen-uitleesbaar    geheugen (ROM) en/of   andere Chips met integratie op grote schaal (LSI) verbonden met klemmen van een op de kaart gedrukte stroomloop. 



   Hierna wordt eerst het proces voor de verwezenlijking van elektrisch geleidende uitstulpingen 2,
3, 4 op een chip 1 beschreven. In dit verband kan er worden aangemerkt dat deze uitstulpingen in sommige gevallen enkel warmtegeleidend moeten zijn, teneinde bijvoorbeeld een betere bevestiging van de chip 1 op de kaart 5 door soldering te bewerkstelligen. 
 EMI5.2 
 



  Fig. 1 toont een LSI chip 1 met klemmen 6, 7, 8 die gelegen zijn in uitdiepingen of gaten van een passivatielaag   9,   die het bovenvlak van de chip 1 bedekt. 



  De passivatielaag 9 is bijvoorbeeld een laag siliciumnitride en haar doel is de chip 1 tegen corrosie en andere mogelijke beschadigingen te beschermen. 



   Tijdens een eerste processtap die in Fig. 2   geYllustreerd   is, wordt een driemetaallaag 10 op de passivatielaag 9 aangebracht. Deze laag 10 bestaat uit titaan, wolfram en goud. Het proces om een dergelijke driemetaallaag 10 op een passivatielaag 9 aan te brengen is bijvoorbeeld beschreven in het artikel "STUDIES OF THE   Ti-W/Au   METALLIZATION ON ALUMINUM" door R. NOWICKI en 

 <Desc/Clms Page number 6> 

 anderen, verschenen naar aanleiding van de "International Conference on Metallurgical Coatings", San Francisco, California U.S.A., 3-7 April, 1978, bladzijden 195 tot 
 EMI6.1 
 Deze een dikte van nagenoeg A' Fig. illustreert procesdie'erinbestaat met een fotolithografischjmaskerll bedekken. Dit is zadanig dat de . 



  :., : , ". ". -'11 \.. :...... ",. ,, "" .. :.' J'... 



  Ydriemetallaag eikbaaris'door gaten 12, 13, die d    . 205.respektievelijk met-de ligging   van de klemmen 6, 7, 8 overeenkomen. 
 EMI6.2 
 



  "'Een in Fig. ', een metaalachtig " . derde processtapmateriaal'dat bijvoorbeeld goud of koper is, in te spuiten. 



   Deze elektrisch, geleidende uitstulpingen 2,   3,   4 worden op deze manier respektievelijk verwezenlijkt op   de plaats   van de klemmen   6,     7,, :   8 van de chip 1. Deze geleidende   uitstulpingen 2, 3, 4   hebben een hoogte van nagenoeg 25 tot
30 micrometer. 



   Tijdens een vierde processtap, ge llustreerd in Fig. 



   5, wordt eerst het fotolithografisch masker 11 van de chip
1   verwijderd en deze   chip wordt ge tst, teneinde de gedeelten van de driemetaallaag   10,   die de passivatielaag 9 bedekt, weg te nemen. Omdat de dikte van de driemetaallaag   , 10 merkelijk   kleiner is dan de hoogte van de geleidende uitstulpingen 2, 3, 4, worden deze slechts lichtjes door 
 EMI6.3 
 .. ". 



  :dit metaaletsproces aangetast. 



   Hierna wordt de methode beschreven om de aldus . verkregen LSI chip l in een kaart 5 te monteren en om deze met elkaar te verbinden. 



   Een eerste methodestap, waarop Fig. 6 betrekking heeft, bestaat erin   een   of meer gaten 15 in de kaart 5 te maken. Het gat 15 is een weinig groter dan en heeft dezelfde, bijvoorbeeld   rechthoekige,   vorm als de daarin te 

 <Desc/Clms Page number 7> 

 monteren LSI chip 1. 



   Tijdens een tweede methodestap wordt de gehele kaart   5,   met inbegrip van het gat   15,   bedekt met een laag 16 van een. elektrisch geleidend    materiaal   dat over het algemeen 
 EMI7.1 
 koper of een metaalmengsel zoals messing. 



  Daarna wordt tijdens een die in    een metaal is, zoals Fig. is geYllustreerd,   de chip    1'in   het gat 15 gemonteerd zodat'de geleidende uitstulpingen   2, 3,   4 daarvan contact maken met de geleidende laag 16 die het gat 15 bedekt. De chip 1 wordt daartoe eerst gemonteerd op een drager waarmee   hij   in het gat 15 wordt gebracht'ofwel wordt, in een voorkeursuitvoering (niet getoond), de kaart 5 omgedraaid en de chip behandeld door zuigmiddelen die hem in het gat
15 positioneren. 



   Tijdens een vierde methodestap (niet getoond), wordt een innig elektrisch contact verwezenlijkt tussen de geleidende uitstulpingen 2, 3, 4 en de geleidende laag 16, door op'de chip 1 een druk uit te oefenen naar de geleidende laag 16 toe en door terzelfdertijd de chip 1, of de geleidende laag 16 of beide te verwarmen teneinde een contactsoldering te verkrijgen. In de voorkeursuitvoering (niet getoond), wordt er op de chip 1 een"thermode" aangebracht die gelijktijdig druk en verwarming verwezenlijkt. Door deze bewerking veroorzaken de geleidende uitstulpingen 2, 3, 4 respektievelijke uitsteeksels 17, 18, 19 op het bovenvlak van de geleidende laag 16. 



     Vooraleer   de chip 1 in het gat 15 te monteren, kan er een laag materiaal (niet getoond), zoals tin, aangebracht worden op de onderkant van het gedeelte van de geleidende laag 16 die het gat 15 bedekt teneinde het solderen van de geleidende uitstulpingen 2,   3, 4   op de laag
16 te vergemakkelijken. 



   Tijdens een vijfde methodestap wordt de chip 1 in 

 <Desc/Clms Page number 8> 

 het gat 15 ingebed door dit met een vulmateriaal, bijvoorbeeld epoxy, te vullen (niet getoond). Het vulmateriaal heeft een   viscositeit.   die de vulling toelaat 
 EMI8.1 
 van de ruimten tussen de chip 1 en de laag deze 
16.. Op manier wordt de bovenkant van    de chip 1   beschermd door het vulmateriaal wanneer gedeelten van de laag 16 tijdens de 
 EMI8.2 
 hierna beschreven etsstap worden. Er dient -.. weggenomen.opgemerkt te worden dat de   uitzettingscogfficient   van het   vulmateriaal'zodanig is gekozen dat de 5 niet   mechanisch aangetast kan worden door de warmte-ontwikkeling van de chip 1 in werking.

   De onderkant van de kaart 5 wordt dan gelamineerd teneinde de vlakke struktur te verkrijgen die in Fig. 8 is getoond. 



   Fig. 9 heeft betrekking op een zesde en laatste methodestap die erin bestaat de geleidende laag 16 te etsen teneinde een gewenst keten patroon op het bovenvlak van de "smart" kaart te verkrijgen. De uitsteeksels 17, 18, 19 op het   bovenvlak   van het geleidende laag 16 vergemakkelijken hierbij de oplijning van het etsmasker, gezien zij een visuele plaatsbepaling van de geleidende uitstulpingen 2,   3,   4 van de chip 1 mogelijk maken. De gedeelten 20 en 21 van de elektrisch geleidende laag 16 kunnen dus met een grote nauwkeurigheid worden verwijderd. 



   Door toepassing van de huidige methode wordt de breedte van de banen van de geleidende laag   16,   die   overblijven   nadat de gedeelten 20, 21 werden. weggenomen en die de chip 1 en de kaart 5 verbinden, gekozen in functie van de waarde van de stroom die er doorheen vloeit of van het type van het vereiste verbindingspad, bijvoorbeeld een grondverbindingspad dat breed is vergeleken met een smaller signaalverbindingspad. 



   De aldus   verkregen "smart" kaart   kan achteraf voorzien worden van een laag van beschermend en/of versterkend materiaal. 



   Omdat de ligging van de geleidende laag 16 ten 

 <Desc/Clms Page number 9> 

 opzichte van het bovenvlak van de chip 1 vast   i5,   dienen door toepassing van de huidige methode de klemmen 6, 7, 8 van de chip 1 niet langer uitsluitend aan    de'omtrek   daarvan gelegen te zijn, zoals dit bijvoorbeeld het-geval is als de draadverbindingsmethode wordt gebruikt. Indien in dit geval een klem niet aan de omtrek is gelegen,    is   het'duidelijk   
 EMI9.1 
 dat de zich dan over de chip uitstrekken en verplaatst kunnen worden, bijvoorbeeld door verbindingsdraden trillingen, waardoor ze kortsluitingen kunnen veroorzaken    of, minstens,   met deze chip veranderlijke capaciteiten kunnen vormen. 



   Een andere toepassing van de huidige methode bestaat erin een warmte-afvloeiingselement voor de chip 1 te verwezenlijken. Gezien het gedeelte van het oppervlak van de chip 1 dat de hoogste vermogenontwikkeling heeft bepaald kan worden, kunnen klemmen van hetzelfde type als 6, 7, 8 verwezenlijkt worden dichtbij dit gedeelte en via warmtegeleidende uitstulpingen van hetzelfde type als 2, 3, 4 met een gedeelte van de laag 16 verbonden worden. Dit gedeelte van de laag 16 kan voldoende groot gekozen worden om als warmte-afvloeiingselement te werken. 



   Hoewel de principes van de uitvinding hierboven zijn beschreven aan de hand van bepaalde uitvoeringsvormen en wijzigingen daarvan, is het duidelijk dat de beschrijving slechts bij wijze van voorbeeld is gegeven en de uitvinding niet daartoe is beperkt.

Claims (1)

  1. CONCLUSIES 1. Methode om een elektronische component (1) in een kaart (5) te monteren en deze component en deze kaart onderling te verbinden, waarbij deze elektronische component voorzien is van minstens een geleidende uitstulping (2, 3, 4) die een klem (6, 7, 8) daarvan vormt, en waarbij deze methode de stappen omvat die erin bestaan deze component in een gat (15) van de kaart te'monteren en deze geleidende uitstulping en een geleidend gedeelte (16) van deze kaart (5) onderling te verbinden, met het kenmerk dat vooraleer de component (1) in het gat (15) te monteren, een uiteinde van het gat en. minstens het gedeelte van de kaart (5) welke dit gat omringt met een laag (16) van een geleidend materiaal bedekt worden, waarna deze geleidende uitstulping (2, 3, 4)
    tijdens de monteringsstap met deze laag in contact wordt gebracht.
    2. Methode volgens conclusie 1, met het kenmerk dat tijdens de verbindingsstap gedeelten (20, 21) -van deze geleidende laag (16) verwijderd worden. EMI10.1
    3. Methode volgens conclusie 2, met het kenmerk dat deze gedeelten (20, 21) van deze geleidende laag (16) door etsing verwijderd worden.
    4. Methode volgens conclusie 1, met het kenmerk dat deze geleidende uitstulping (2, 3, 4), na in contact te zijn gebracht met de geleidende laag (16), op deze geleidende laag gesoldeerd wordt door deze geleidende laag tijdens de verbindingsstap te verwarmen. <Desc/Clms Page number 11>
    5. Methode volgens conclusie 1, met het kenmerk dat deze geleidende uitstulping (2, 3, 4), na in contact te zijn gebracht met de geleidende laag (16), op deze geleidende laag gesoldeerd wordt door de elektronische component (1) tijedens de verbindingsstap te. verwarmen.
    6. Methode volgens conclusie 4 of 5. met-het kenmerk dat deze elektronische component (l) en deze. geleidende laag (16) gedurende deze soldeerbewerking tegen elkaar gedrukt. worden.'" 7.-Methode volgens conclusie 4 of 5, met het kenmerk dat een tussenliggende metaallaag (Sn) tussen deze geleidende uitstulping (2, 3, 4) en deze geleidende laag (16) aanwezig is om deze soldeerbewerking te vergemakkelijken.
    8. Methode volgens conclusie 2 en conclusie 4 of 5, met het kenmerk dat deze gedeelten (20, 21) van deze geleidend laag (16) na de soldeerbewerking verwijderd worden.
    9. Methode volgens conclusie 1, met het kenmerk dat zowel deze geleidende uitstulping (2, 3, 4) als deze geleidende laag (16) zowel warmte- als elektrisch geleidend zijn.
    10. Methode volgens conclusie 1, met het kenmerk dat de geleidende laag (16) een metaalachtig blad is.
    11. Proces voor de verwezenlijking van een geleidende uitstulping (2, 3, 4) op een klem (6, 7, 8) van een geYntegreerde elektronische component (1) waarop een passivatielaag (9) aanwezig is, met het kenmerk dat dit proces de stappen omvat die erin bestaan deze passivatielaag (9) met een geleidende beschermingslaag (10) te bedekken, deze beschermingslaag te bedekken met een masker (11) dat een gat (12, 13, 14) heeft op een plaats die overeenkomt met de klem (6, 7, 8), een metaal in het gat aan te brengen, het masker te verwijderen, en de beschermingslaag (10) te etsen teneinde de gedeelten <Desc/Clms Page number 12> daarvan die de passivatielaag bedekken te verwijderen.
    12. Methode volgens een van de conclusies 1 tot 10, met het kenmerk dat deze geleidende uitstulping C2, 3, 4) op deze elektronische component (1) volgens het proces van conclusie 11 verwezenlijkt wordt.
BE8801103A 1988-09-27 1988-09-27 Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast. BE1002529A6 (nl)

Priority Applications (8)

Application Number Priority Date Filing Date Title
BE8801103A BE1002529A6 (nl) 1988-09-27 1988-09-27 Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
AT89202342T ATE93075T1 (de) 1988-09-27 1989-09-16 Verfahren zum montieren eines elektronischen bausteins und diesen verwendende speicherkarte.
DE89202342T DE68908341T2 (de) 1988-09-27 1989-09-16 Verfahren zum Montieren eines elektronischen Bausteins und diesen verwendende Speicherkarte.
EP89202342A EP0367311B1 (en) 1988-09-27 1989-09-16 Method for mounting an electronic component and memory card using same
ES89202342T ES2044061T3 (es) 1988-09-27 1989-09-16 Metodo para montar un componente electronico y tarjeta de memoria que lo utiliza.
AU41427/89A AU617867B2 (en) 1988-09-27 1989-09-18 Memory card
US07/446,529 US5042145A (en) 1988-09-27 1989-12-06 Method for mounting an electronic component and memory card using same
AU83531/91A AU646284B2 (en) 1988-09-27 1991-08-30 Memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BE8801103A BE1002529A6 (nl) 1988-09-27 1988-09-27 Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.

Publications (1)

Publication Number Publication Date
BE1002529A6 true BE1002529A6 (nl) 1991-03-12

Family

ID=3883649

Family Applications (1)

Application Number Title Priority Date Filing Date
BE8801103A BE1002529A6 (nl) 1988-09-27 1988-09-27 Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.

Country Status (7)

Country Link
US (1) US5042145A (nl)
EP (1) EP0367311B1 (nl)
AT (1) ATE93075T1 (nl)
AU (2) AU617867B2 (nl)
BE (1) BE1002529A6 (nl)
DE (1) DE68908341T2 (nl)
ES (1) ES2044061T3 (nl)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203078A (en) * 1985-07-17 1993-04-20 Ibiden Co., Ltd. Printed wiring board for IC cards
US5274570A (en) * 1989-05-22 1993-12-28 Mazda Motor Corporation Integrated circuit having metal substrate
DK0597055T3 (da) * 1992-05-25 1998-08-24 Gay Fr Res Vente Et Exportatio Elektronisk etiket
DE4424396C2 (de) * 1994-07-11 1996-12-12 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
FR2731132B1 (fr) * 1995-02-24 1997-04-04 Solaic Sa Procede pour implanter un element electronique, notamment un microcircuit, dans un corps de carte electronique, et corps de carte electronique comportant un element electronique ainsi implante
SE9701612D0 (sv) 1997-04-29 1997-04-29 Johan Asplund Smartcard and method for its manufacture
US6531997B1 (en) 1999-04-30 2003-03-11 E Ink Corporation Methods for addressing electrophoretic displays
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
US7140540B2 (en) * 2002-05-08 2006-11-28 Lasercard Corporation Method of making secure personal data card
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
US7836588B2 (en) * 2006-07-06 2010-11-23 Ideon Llc Method for fabricating an electronic device
GB0705287D0 (en) * 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1339660A (en) * 1971-11-20 1973-12-05 Ferranti Ltd Supports for semiconductor devices
JPS5231673A (en) * 1975-09-04 1977-03-10 Sharp Corp Resin sealing method of semiconductor device
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
FR2584236B1 (fr) * 1985-06-26 1988-04-29 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
FR2601477B1 (fr) * 1986-07-11 1988-10-21 Bull Cp8 Procede de montage d'un circuit integre dans une carte a microcircuits electroniques, et carte en resultant
FR2625067A1 (fr) * 1987-12-22 1989-06-23 Sgs Thomson Microelectronics Procede pour fixer sur un support un composant electronique et ses contacts
FR2631200B1 (fr) * 1988-05-09 1991-02-08 Bull Cp8 Circuit imprime souple, notamment pour carte a microcircuits electroniques, et carte incorporant un tel circuit

Also Published As

Publication number Publication date
US5042145A (en) 1991-08-27
DE68908341T2 (de) 1994-01-13
AU8353191A (en) 1991-11-07
EP0367311B1 (en) 1993-08-11
EP0367311A1 (en) 1990-05-09
AU617867B2 (en) 1991-12-05
AU4142789A (en) 1990-04-05
ES2044061T3 (es) 1994-01-01
AU646284B2 (en) 1994-02-17
DE68908341D1 (de) 1993-09-16
ATE93075T1 (de) 1993-08-15

Similar Documents

Publication Publication Date Title
BE1002529A6 (nl) Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
US5647122A (en) Manufacturing method for an integrated circuit card
US6358772B2 (en) Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
JP2525110B2 (ja) 集積回路装置及びこれの製造方法
RU2196356C2 (ru) Способ изготовления электронной карточки или аналогичного электронного устройства
US5420461A (en) Integrated circuit having a two-dimensional lead grid array
EP0567814B1 (en) Printed circuit board for mounting semiconductors and other electronic components
EP0729184A2 (en) Semiconductor package stack module and method of producing the same
EP0465084A2 (en) Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US6911606B2 (en) Electronic component for adhesion of a plurality of electrodes and method of mounting the same
JPH0550134B2 (nl)
RU2156521C2 (ru) Несущий элемент для полупроводниковой микросхемы
KR20000075916A (ko) 스마트 카드 모듈 및 스마트 카드 모듈을 포함하는 스마트 카드
JP2003534643A (ja) 三次元での相互接続の方法及びその方法により得られる電子デバイス
AU735725B2 (en) Method for making a contactless card with antenna connected with soldered wires
RU2328840C2 (ru) Способ монтажа электронного компонента на подложке
US6168975B1 (en) Method of forming extended lead package
US5883432A (en) Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board
US20060261456A1 (en) Micromodule, particularly for chip card
US10553524B2 (en) Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad
EP0907307A1 (en) Heat sink for surface mount power packages
EP0495629A1 (en) Vertical lead-on-chip package
CA2003229C (en) Method for mounting an electronic component and memory card using same
EP0438742B1 (en) Method of fabricating a semiconductor device of thin package type
JPH04316897A (ja) Ｉｃカード

Legal Events

Date Code Title Description
RE Patent lapsed

Owner name: BELL TELEPHONE MFG CY N.V.

Effective date: 19930930