DE10340129B4 - Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben - Google Patents

Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE10340129B4
DE10340129B4 DE10340129A DE10340129A DE10340129B4 DE 10340129 B4 DE10340129 B4 DE 10340129B4 DE 10340129 A DE10340129 A DE 10340129A DE 10340129 A DE10340129 A DE 10340129A DE 10340129 B4 DE10340129 B4 DE 10340129B4
Authority
DE
Germany
Prior art keywords
contact surfaces
semiconductor chip
plug
electronic module
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10340129A
Other languages
English (en)
Other versions
DE10340129A1 (de
Inventor
Bernd Goller
Holger Wörner
Edward FÜRGUT
Jens Pohl
Peter Strobel
Simon Jerebic
Robert Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10340129A priority Critical patent/DE10340129B4/de
Priority to US10/928,458 priority patent/US7391103B2/en
Publication of DE10340129A1 publication Critical patent/DE10340129A1/de
Application granted granted Critical
Publication of DE10340129B4 publication Critical patent/DE10340129B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Elektronisches Modul mit Steckkontakten (2) und Halbleiterchip (3), welches folgende Merkmale aufweist:
– einen Halbleiterchip (3) mit einer Rückseite (4) mit Randseiten (5-8) und mit Kontaktflächen (9) auf einer aktiven Oberseite (10),
– einem Verbundkörper (11) in Kartenform der den Halbleiterchip (3) und eine Kunststoffmasse (12) aufweist, in welche der Halbleiterchip (3) mit seiner Rückseite (4) und seinen Randseiten (5-8) eingebettet ist, und der eine Gesamtoberseite (13) aus Kunststoffmasse (12) und Oberseite (10) des Halbleiterchips (3) aufweist
wobei auf der Gesamtoberseite (13) eine Steckkontaktflächen (15) und Umverdrahtungsleitungen (14) bildende strukturierte Metallschicht (15) als einzige Umverdrahtungsschicht angeordnet ist und wobei die Steckkontaktflächen (15) zur Bildung der Steckkontakte (2) mit einer verschleißfesten Beschichtung (17) versehen sind und wobei die Steckkontaktflächen (15) über die Umverdrahtungsleitungen (14) mit den Kontaktflächen (9) des Halbleiterchips (3) verbunden sind, und wobei auf den Umverdrahtungsleitungen (14) und auf den Kontaktflächen (9) eine isolierende Abdeckschicht...

Description

  • Die Erfindung betrifft ein elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung derselben, wobei das Modul einen Halbleiterchip mit einer Rückseite und mit Randseiten aufweist. Eine aktive Oberseite des Halbleiterchips weist Kontaktflächen auf, wobei der Halbleiterchip in einer Kunststoffmasse verpackt ist.
  • Derartige elektronische Module haben den Nachteil, dass der Übergang zwischen den Kontaktflächen des Halbleiterchips zu Außenkontakten, wie Steckkontakten einer Steckkarte zur Speichererweiterung, zur Schnittstellenadaption oder zum Modemanschluss komplex gestaltet ist, so dass die Steckkartenfunktionen gefährdet sind. Darüber hinaus ist die Herstellung komplexer Steckkontaktmodul-Aufbauten durch das nachträgliche Einbringen eines Halbleiterchips in eine Vertiefung der Steckkarte kostenintensiv.
  • Aus der FR 2 572 849 A1 ist ein elektronisches Modul mit einer Anzahl von mit ihren Rückseiten in eine Kunststoffgehäusemasse eingebetteten Bauelementen bekannt, während ihre Oberseiten Kontaktflächen zu einem flachen Verbundkörper aufweisen. Dieses elektronische Modul weist jedoch keine Steckkontakte auf.
  • Aus der DE 195 12 191 C1 ist ein kartenförmiger Datenträger mit mindestens einem Halbleiterchip bekannt, bei dem ein einziger Flachleiterrahmen zur Verbindung des Halbleiterchips mit Kontakten eingesetzt wird, wobei die Kontakte als Steckkontakte ausgebildet sein können.
    •
  • Aufgabe der Erfindung ist es, die Herstellungskosten von elektronischen Steckmodulen zu vermindern und gleichzeitig ihre Zuverlässigkeit zu erhöhen. Ferner ist es Aufgabe der Erfindung ein Verfahren zur Herstellung eines derartigen elektronischen Moduls mit Steckkontakten anzugeben.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein elektronisches Modul mit Steckkontakten und mit einem Halbleiterchip angegeben. Der Halbleiterchip weist eine Rückseite, Randseiten und Kontaktflächen auf einer aktiven Oberseite auf. Ferner weist das elektronische Modul einen Verbundkörper in Kartenform auf, der den Halbleiterchip und eine Kunststoffmasse besitzt. Der Halbleiterchip ist in die Kunststoffmasse mit seiner Rückseite und seinen Randseiten eingebettet. Der Verbundkörper weist eine Gesamtoberseite aus Kunststoffmasse und Oberseite des Halbleiterchips auf. Auf dieser Gesamtoberseite des Verbundkörpers sind Steckkontakte angeordnet, die über Umverdrahtungsleitungen auf der Gesamtoberseite mit den Kontaktflächen des Halbleiterchips innerhalb einer Umverdrahtungsschicht verbunden sind.
  • Auf der Umverdrahtungsschicht ist eine isolierende Abdeckschicht unter Freilassung der Steckkontakte angeordnet. Bei dem erfindungsgemäßen elektronischen Modul wird auf eine komplexe Verdrahtung beziehungsweise Verbindung zwischen Kontaktflächen des Halbleiterchips und den Steckkontakten bewusst verzichtet. Damit wird die Zuverlässigkeit des elektronischen Moduls erhöht, zumal keine Höhenunterschiede zwischen der aktiven Oberseite des Halbleiterchips und der Oberseite der Kunststoffmasse zu überbrücken sind.
  • Somit kann auf Bondverbindungen oder auf Flip-Chip-Verbindungen vollständig verzichtet werden, was die Zuverlässigkeit des elektronischen Moduls erhöht. Außerdem ist für die Fertigung des Verbundkörpers nur ein einziger Gießprozess erforderlich, bei dem der Halbleiterchip mit seiner Rückseite und mit seinen Randseiten in eine Kunststoffmasse derart eingebettet wird, dass eine Gesamtoberseite aus der aktiven Ober seite des Halbleiterchips und einer Oberseite der Kunststoffmasse gebildet wird.
  • Um sicherzustellen, dass die Steckkontakte beziehungsweise das elektronische Modul mit Steckkontakten in einen entsprechenden Empfangsschlitz korrekt eingesteckt wird, sind die Randseiten des Moduls durch unterschiedliche Profilierung codiert. Diese Codierung kann beim Trennen eines Nutzens in einzelne elektronische Module eingebracht werden. So lassen sich zusätzlich Codierungsnuten beim Auftrennen eines Nutzens in einzelne Module an den Randseiten der Module einbringen. Eine weitere Möglichkeit besteht in einer unterschiedlichen Profilierung der Randseiten. Dazu werden beim Sägen gegenläufige Randseitenwinkel eingebracht, so dass spitz zulaufende Trennflächen entstehen. Dieses wird mit einem entsprechenden Profilsägeblatt erreicht. Danach weisen die Randseiten im Profil einen Winkel ungleich 90° zur Gesamtoberseite hin als Codierung auf.
  • Da die Steckkontaktflächen, die mit den Umverdrahtungsleitungen beim Aufbringen einer strukturierten Metallschicht entstehen, nach einem Aufbringen der Abdeckschicht frei zugänglich bleiben, können die Steckkontaktflächen durch Beschichten mit verschleißfesten Kontaktmaterialien zu Steckkontakten veredelt werden. Die Umverdrahtungsschicht aus Steckkontaktflächen und Umverdrahtungsleitungen kann Aluminium oder eine Aluminiumlegierung, Kupfer oder eine Kupferlegierung, oder Silber und/oder eine Silberlegierung aufweisen. Zum Veredeln der Oberfläche im Bereich der Steckkontaktflächen zu verschleißfesten Steckkontakten wird eine Schicht aus Nickel oder Nickellegierung aufgebracht, auf die anschließend eine Beschichtung aus Hartgold zur Verbesserung des Kontaktüber gangswiderstandes und zur Verbesserung der Verschleißfestigkeit des Steckkontaktes aufgebracht wird.
  • In einem weiteren Aspekt der Erfindung ist ein Zwischenprodukt in Form eines Nutzens vorgesehen. Ein derartiger Nutzen weist alle Komponenten der elektronischen Module auf, wie Halbleiterchips in einem Verbundkörper mit Gesamtoberseite aus den aktiven Oberseiten der Halbleiterchips und einer kunststoffmasse, Steckkontakte auf der Gesamtoberseite, Kontaktflächen auf den Halbleiterchips und Umverdrahtungsleitungen zwischen den Kontaktflächen und den Steckkontakten in einer Umverdrahtungsschicht auf der Gesamtoberseite des Verbundkörpers. Die Gesamtoberseite des Nutzens weist dazu in Zeilen und Spalten angeordnete Modulpositionen auf. Der Nutzen kann durch einfache Trennschritte entlang der Zeilen und Spalten in einzelne elektronische Module getrennt werden kann. Unter Einsatz von Profilsägeblättern entsteht beim Trennen des Nutzens die oben erwähnte Codierung.
  • Dieser Nutzen hat den Vorteil, dass die Fertigungskosten von elektronischen kartenförmigen Steckmodulen vermindert werden, da eine parallel Fertigung und Bearbeitung der Komponenten auf dem Nutzen, gleichzeitig für eine Vielzahl von Modulen erfolgt. Da die Steckkontakte frei zugänglich sind, während die Oberseiten der versenkten Halbleiterchips und die Umverdrahtungsleitungen von einer Abdeckschicht bedeckt sind, kann die Funktionsfähigkeit jedes einzelnen Moduls noch auf dem Nutzen festgestellt werden.
  • Ein Verfahren zur Herstellung eines Nutzens weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen bereitgestellt. Anschließend wird der Halblei terwafer in einzelne Halbleiterchips mit Kontaktflächen auf einer aktiven Oberseite des Halbleiterchips getrennt. Danach werden die Halbleiterchips in Modulpositionen eines einseitig klebenden Trägers unter Aufkleben der aktiven Oberseite des Halbleiterchips auf die Klebeseite des Trägers aufgebracht. Dann erfolgt ein Aufbringen einer Kunststoffmasse auf die Rückseiten und die Randseiten der Halbleiterchips, so dass diese, bis auf ihre aktiven Oberseiten, in einer Kunststoffmasse eingebettet sind. Anschließend härtet die Kunststoffmasse mit den Halbleiterchips zu einer Verbundplatte aus, die eine Gesamtoberseite aus Kunststoffmasse und Halbleiterchipoberseite zum einseitig klebenden Träger hin aufweist. Nach Entfernen des Trägers von der Verbundplatte ist die Gesamtoberseite aus Oberseite der Kunststoffmasse und den Oberseiten der Halbleiterchips für die weitere Bearbeitungen frei.
  • Als nächster Schritt wird eine strukturierte Metallschicht unter Bilden von Steckkontaktflächen und Umverdrahtungsleitungen aufgebracht, wobei die Umverdrahtungsleitungen sich von den Steckkontaktflächen zu den Kontaktflächen der Halbleiterchips erstrecken. Die Umverdrahtungsleitungen und die Kontaktflächen der Halbleiterchips werden durch Aufbringen einer isolierenden Abdeckschicht unter Freilassen der Steckkontaktflächen geschützt. Anschließend können die freiliegenden Steckkontaktflächen mit einem verschleißfesten Steckkontaktmaterial beschichtet werden.
  • Da sowohl das Aufbringen der Umverdrahtungsschicht, als auch das Aufbringen der Abdeckschicht gleichzeitig für mehrere Module auf dem Nutzen durchgeführt werden können, ergibt sich ein kostengünstiges Herstellungsverfahren. Da außerdem direkt beim Aufbringen der Kunststoffmasse auf die Rückseiten und Randseiten der Halbleiterchips die Steckkarte entsteht, ist es nicht mehr erforderlich in eine bestehende Steckkarte Muster oder Aussparungen zur Aufnahme von Halbleiterchips einzuarbeiten. Außerdem ist durch das gleichzeitige Aufbringen von Steckkontaktflächen und Umverdrahtungsleitungen auf der Gesamtoberseite des Nutzens kein serielles Verbinden von Kontaktflächen und Steckkontaktflächen erforderlich, was die Herstellung der Module verbilligt.
  • Zur Herstellung einzelner elektronischer Module wird lediglich der Nutzen mit mehreren Modulpositionen in einzelne elektronische Module mit Steckkontakten getrennt. Ein derartiges Verfahren liefert Funktionsstabile und bereits auf dem Nutzenniveau getestete Steckmodule, die mit wenigen Schritten herstellbar sind, so dass dieses Verfahren für die Massenproduktion geeignet ist. Das Aufbringen der Kunststoffmasse unter Einbetten der Rückseiten und Randseiten der Halbleiterchips, kann durch Spritzgussverfahren oder Moldverfahren erfolgen, wobei die erzeugte Form des Nutzens bevorzugt ein Wafer ist, um nachfolgende Prozesse mit einem Standardequipment für ein „Wafer-Processing" von Halbleiterwafern durchführen zu können.
  • Das Aufbringen einer strukturierten Metallschicht zur Bildung der Umverdrahtungsleitungen und der Steckkontaktflächen kann durch Dünn- oder Dickfilmtechniken erfolgen, wobei die Umverdrahtungsleitungen gleichzeitig mit den von außen zugänglichen Steckkontaktflächen erzeugt werden. Das Aufbringen der isolierenden Abdeckschicht kann durch Aufbringen eines harten Dielektrikums erfolgen, was gleichzeitig die Oberseite des elektronischen Moduls passiviert. Alternativ kann auch eine Abdeckung aus einer Kunststoffplatte erfolgen. Ferner können zusätzliche Abschirmungen durch entsprechende Metallschichten oder Kupferplatten auf der isolierenden Abdeckung vorgesehen werden.
  • Das elektronische Modul ist durch weitere Halbleiterchips und passive Bauelemente, die mit in die Kunststoffmasse eingebettet werden, beliebig erweiterbar.
  • Zusammenfassend ergeben sich mit dieser neuen Technologie folgende Vorteile:
    • 1. Reduzierung der Prozess-Schritte, da Gehäuse und Chipmodul in einem Prozess erzeugt werden;
    • 2. Reduzierung der verwendeten verschiedenen Materialien und somit eine höhere Zuverlässigkeit und Robustheit durch weniger Grenzflächeneffekte;
    • 3. Kostenreduzierung durch paralleles Erzeugen der Module auf einem Nutzen in für „Batch Prozesse" geeigneter Waferform;
    • 4. Testbarkeit der fertigen Module mit Nutzen auf Waferebene;
    • 5. Erleichterung bei der Erzeugung von Multichip-Modulen. 6. Bei der Herstellung ist kein anwendungsspezifisches Equipment notwendig, bis auf die Schritte für Umverdrahtungsprozesse;
    • 7. Mit einem einzigen Umverdrahtungsprozess werden sowohl die Steckkontaktflächen, als auch die Umverdrahtungsleitungen zu den Kontaktflächen hergestellt, ohne dass Durchkontaktierungen und/oder andere Techniken erforderlich sind.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Modul einer ersten Ausführungsform der Erfindung;
  • 2 zeigt eine schematische Draufsicht auf ein elektronisches Modul gemäß 1;
  • 3 zeigt einen schematischen Querschnitt durch einen Bereich eines Nutzens zur Herstellung eines elektronischen Moduls;
  • 4 zeigt einen schematischen Querschnitt durch einen Nutzen gemäß 3 nach Aufbringen einer Umverdrahtungslage auf eine Gesamtoberseite des Nutzens;
  • 5 zeigt einen schematischen Querschnitt durch einen Nutzen gemäß 4, vor einem Auftrennen des Nutzens in einzelne elektronische Module;
  • 6 zeigt eine schematische Draufsicht auf einen Wafernutzen, vor einem Auftrennen des Wafernutzens in einzelne elektronische Module;
  • 7 zeigt einen schematischen Querschnitt durch ein elektronisches Modul einer zweiten Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Modul 1 einer ersten Ausführungsform der Erfindung. Das Modul 1 zeichnet sich durch eine Gesamtoberseite 13 aus, die von einer aktiven Oberseite 10 eines Halbleiterchips 3 und einer Oberseite 26 einer Kunststoffmasse 12 gebildet wird. Auf dieser Gesamtoberseite 13 sind Steckkontaktflächen 15 angeordnet, die über Umverdrahtungsleitungen 14 mit Kontaktflächen 9 auf der aktiven Oberseite 10 des Halbleiterchips 3 verbunden sind. Die Steckkontaktflächen 15 sind mit einer Schicht 27 beschichtet, die aus verschleißfestem Material, wie Nickel und/oder einer Hartvergoldung zur Verminderung des Kontaktwiderstandes besteht.
  • Eine Umverdrahtungsschicht 16, welche die Steckkontaktflächen 15 und die Umverdrahtungsleitungen 14 aufweist, wird im Bereich der aktiven Oberseite 10 des Halbleiterchips 3 und im Bereich der Umverdrahtungsleitungen von einer isolierenden Abdeckschicht 17 geschützt. Diese isolierende Abdeckschicht 17 ist aus einem harten, passivierenden Dielektrikum. Der Halbleiterchip 3 bildet mit seinen in die Kunststoffmasse 12 eingebetteten Randseiten 5 und 7 und seiner Rückseite 4 einen platten- oder kartenförmigen Verbundkörper 11. Der Halbleiterchip 3 selbst ist ein Speicherchip mit einer Ansteuerungslogik und dient der Speichererweiterung von Pocket-Computern oder Note-Books.
  • 2 zeigt eine schematische Draufsicht auf ein elektronisches Modul 1 der 1. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die fein gestrichelte Linie 28 kennzeichnet den Verlauf der Halbleiterchipränder 5, 6, 7 und 8 innerhalb der Kunststoffmasse 12. Die grob gestrichelten Linien 29 kennzeichnen den Verlauf der Umverdrahtungsleitungen 14 unter der Abdeckschicht 17. Die Steckkontakte 2 sind mit ihrer verschleißfesten Schicht 27 frei zugänglich und nicht von der Abdeckschicht 17 bedeckt. Von den Randseiten 18, 19, 20 und 21 sind die Längsseiten 19 und 21 des elektronischen Moduls 1 angeschrägt, so dass sie eine Codierung bilden, mit der ein eindeutiges Einstecken des elektronischen Moduls 1 in einen hier nicht gezeichneten entsprechenden Aufnahmeschacht eines elektronischen Gerätes möglich ist.
  • 3 zeigt einen schematischen Querschnitt durch einen Bereich eines Nutzens 23 zur Herstellung eines elektronischen Moduls 1. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Wenn auch 3 beispielhaft nur drei Modulpositionen zeigt, die durch strichpunktierte Linien 31 begrenzt werden, so ist die Gesamtzahl der Modulpositionen 22 pro Modul nicht auf diese drei beispielhaften Positionen begrenzt. Jedoch ist jede Modulposition 22 identisch aufgebaut und weist in dieser Ausführungsform der Erfindung einen Halbleiterchip 3 auf, der mit seiner Rückseite 4 und seinen Randseiten 5 und 7 in einer Kunststoffmasse 12 eingebettet ist, wobei eine aktive Oberseite 10 des Halbleiterchips 3 mit der Kunststoffmasse 12 eine Gesamtoberseite 13 bildet. Die aktive Oberseite 10 mit ihren Kontaktflächen 9 des Halbleiterchips 3 ist auf der Gesamtoberseite 13 frei zugänglich und kann in den nachfolgenden Verfahrensschritten mit einer Umverdrahtungsschicht mit Umverdrahtungsschichten und Isolationsschichten einer Umverdrahtungslage beschichtet werden.
  • 4 zeigt einen schematischen Querschnitt durch einen Nutzen 23 gemäß 3 nach Aufbringen einer Umverdrahtungslage 24 auf eine Gesamtoberseite 13 des Nutzens 23. Diese Umverdrahtungslage 24, die auf die Gesamtoberseite 13 des Nutzens 23 für mehrere elektronische Module gleichzeitig aufge bracht wird, weist eine Umverdrahtungsschicht 16 auf, die derart strukturiert ist, dass Steckkontaktflächen 15 und Umverdrahtungsleitungen 14, welche die Steckkontaktflächen 15 mit den Kontaktflächen 9 des Halbleiterchips 3 verbinden, auf. Die Umverdrahtungsleitungen 14 und die Kontaktflächen 9 sowie der Halbleiterchip 3 sind von einer Abdeckschicht 17 bedeckt, die zu der Umverdrahtungslage 24 gehört.
  • Das Aufbringen und Strukturieren der Umverdrahtungsschicht 16 in 4 erfolgte durch Aufdampfen einer geschlossenen Metallschicht, die anschließend mit Hilfe einer Photolithographietechnik strukturiert wurde. Das Aufbringen und Strukturieren der Abdeckschicht 17 aus einem harten Dielektrikum erfolgte in ähnlicher Weise, indem zunächst eine geschlossene Abdeckschicht auf dem Nutzen 23 aufgebracht wurde, die anschließend mittels Photolithographietechnik derart strukturiert wurde, dass die Steckkontaktflächen 15 frei zugänglich sind, während die übrige Gesamtoberseite 13 mit Kontaktflächen 9, Halbleiterchipoberseite 10, und Umverdrahtungsleitungen 14 geschützt sind.
  • 5 zeigt einen schematischen Querschnitt durch einen Nutzen 23 gemäß 4 vor einem Auftrennen des Nutzens 23 in elektronische Module 1. Vor dem Auftrennen des Nutzens wurde auf die Steckkontaktflächen 15 eine verschleißfeste Schicht 27 aufgebracht, die in dieser ersten Ausführungsform der Erfindung aus einer Nickelschicht als Diffusionsbarriere und verschleißfeste Schicht unmittelbar auf das Material der Steckkontaktflächen 15 aufgebracht wurde und anschließend wurde auf die Nickelschicht eine den Kontaktwiderstand vermindernde Goldbeschichtung aus einer Hartgoldlegierung aufgebracht.
  • Zur Vereinzelung der über den Verbundkörper 11 des Nutzens miteinander verbundenen elektronischen Module 1 wird entlang der strichpunktierten Linie 31 der Nutzen 23 in einzelne elektronische Module 1 mit einem Profilsägeblatt aufgetrennt.
  • 6 zeigt eine schematische Draufsicht auf einen Wafernutzen 25 vor einem Auftrennen des Wafernutzens 25 in einzelne elektronische Module 1. Der Wafernutzen 25 weist die Form eines Siliziumwafers mit entsprechenden lage- und orientierungsmarkierenden Randseiten 32 und 33 auf. Ein derartiger Wafernutzen 25 entspricht in seinen Außenabmessungen und in seiner Dicke einem Siliziumwafer und kann folglich in gleichartigen Anlagen wie ein Halbleiterwafer sowohl phototechnisch als auch beschichtungstechnisch bearbeitet werden.
  • Dabei bezieht sich die phototechnische Bearbeitung auf entsprechende Photolithographieschritte und die Beschichtungsbearbeitung auf das Aufbringen einer geschlossenen Metallschicht zur Herstellung einer Umverdrahtungsschicht und einer weiteren geschlossenen isolierenden Abdeckschicht zur Darstellung der strukturierten Abdeckschicht 17 für die Umverdrahtungsleitungen und für die aktiven Oberseiten der Halbleiterchips 3. Auch die Verstärkung der Steckkontakte der Steckkontaktflächen 15 der elektronischen Module 1 zu verschleißfesten Steckkontakten, mit Hilfe von weiteren Beschichtungen, wird auf dem Wafernutzen für sämtliche Modulpositionen 22 gleichzeitig durchgeführt.
  • Da die Außenumrisse jedes Moduls 1 rechteckförmig sind, wäre ein rechteckiger Nutzen von Vorteil, jedoch ist es dafür erforderlich, dass neue Bearbeitungsanlagen und Geräte zur Beschichtung und Strukturierung des Nutzens zu entwickeln sind, was die Fertigungskosten erhöht.
  • Beim Auftrennen eines derartigen Wafernutzens 25 zu einzelnen elektronischen Modulen 1 erfolgt durch Einsatz von Profilsägeblättern gleichzeitig eine Codierung der Randseiten der Module in einer Weise, dass das elektronische Modul 1 nur in einer vorbestimmten Lage in einen entsprechenden Aufnahmeschlitz eines hier nicht gezeigten elektronischen Gerätes eingeführt werden kann.
  • 7 zeigt einen schematischen Querschnitt durch ein elektronisches Modul 30 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Im Unterschied zur Ausführungsform gemäß 1, ist das elektronische Modul 30 der 7 ein Multichipmodul mit mehreren Halbleiterchips 3, die in der Kunststoffmasse 12 mit ihren Rückseiten 4 und ihren Randseiten 5 und 7 eingebettet sind, wobei ihre aktiven Oberseiten 10 von der Kunststoffmasse frei bleiben und mit dieser eine Gesamtoberseite 13 bilden. Mit der zweiten Ausführungsform der Erfindung gemäß 7, liegt ein elektronisches Modul vor, das einen Logikchip 34 mit einem Speicherchip 35 verbindet, um sowohl die Speicherkapazität, als auch die Zugriffszeiten zum Speicherchip 35 zu verbessern. Neben einem Logikchip 34 und einem Speicherchip 35 ist es möglich auch Sensorchips in die Kunststoffmasse 12 einzubetten, wobei mindestens der Sensorbereich und die Kontaktflächen des Sensorchips von Kunststoffmasse frei bleiben und einen Teil der Gesamtoberseite 13 des elektronischen Moduls 30 bilden.
    • 1
    Modul
    2
    Steckkontakt
    3
    Halbleiterchip
    4
    Rückseite des Halbleiterchips
    5, 6
    7, 8
    Randseiten des Halbleiterchips
    9
    Kontaktflächen
    10
    aktive Oberseite
    11
    Verbundkörper
    12
    Kunststoffmasse
    13
    Gesamtoberseite
    14
    Umverdrahtungsleitungen
    15
    Steckkontaktflächen
    16
    Umverdrahtungsschicht
    17
    isolierende Abdeckschicht
    18, 20
    Randseite des Moduls bzw. Querseiten
    19, 21
    Randseite des Moduls bzw. Längsseiten
    22
    Modulposition
    23
    Nutzen
    24
    Umverdrahtungslage
    25
    Wafernutzen
    26
    Oberseite der Kunststoffmasse
    27
    verschleißfeste Schicht
    28
    fein gestrichelte Linie
    29
    grob gestrichelte Linie
    30
    Modul der zweiten Ausführungsform
    31
    strichpunktierte Linie
    32, 33
    Randseiten des Wafernutzens
    34
    Logikchip
    35
    Speicherchip

Claims (9)

  1. Elektronisches Modul mit Steckkontakten (2) und Halbleiterchip (3), welches folgende Merkmale aufweist: – einen Halbleiterchip (3) mit einer Rückseite (4) mit Randseiten (5-8) und mit Kontaktflächen (9) auf einer aktiven Oberseite (10), – einem Verbundkörper (11) in Kartenform der den Halbleiterchip (3) und eine Kunststoffmasse (12) aufweist, in welche der Halbleiterchip (3) mit seiner Rückseite (4) und seinen Randseiten (5-8) eingebettet ist, und der eine Gesamtoberseite (13) aus Kunststoffmasse (12) und Oberseite (10) des Halbleiterchips (3) aufweist wobei auf der Gesamtoberseite (13) eine Steckkontaktflächen (15) und Umverdrahtungsleitungen (14) bildende strukturierte Metallschicht (15) als einzige Umverdrahtungsschicht angeordnet ist und wobei die Steckkontaktflächen (15) zur Bildung der Steckkontakte (2) mit einer verschleißfesten Beschichtung (17) versehen sind und wobei die Steckkontaktflächen (15) über die Umverdrahtungsleitungen (14) mit den Kontaktflächen (9) des Halbleiterchips (3) verbunden sind, und wobei auf den Umverdrahtungsleitungen (14) und auf den Kontaktflächen (9) eine isolierende Abdeckschicht (17) unter Freilassung der Steckkontakte (2) angeordnet ist.
  2. Elektronisches Modul nach Anspruch 1, dadurch gekennzeichnet, dass Längsseiten (19, 21) von Randseiten (18-21) des Moduls (1) durch unterschiedliche Profilierungen kodiert sind.
  3. Elektronisches Modul nach Anspruch 2, dadurch gekennzeichnet, dass die Längsseiten (19, 21) unterschiedliche Profilnuten zur Kodierung aufweisen.
  4. Elektronisches Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Längsseiten (19, 21) im Profil einen Winkel ungleich 90° zur Gesamtoberseite (13) hin als Kodierung aufweisen.
  5. Elektronisches Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Halbleiterchips (3) vorzugsweise ein Logikchip (34) und ein Speicherchip (35) zu einem Multichipmodul in der Kunststoffmasse (12) mit ihren Rückseiten (4) und ihren Randseiten (5 und 7) eingebettet sind, wobei ihre aktiven Oberseiten (10) von der Kunststoffmasse (12) frei bleiben und mit dieser eine Gesamtoberseite (13) bilden.
  6. Elektronisches Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Modul eine Abschirmung mit einer isolierenden Abdeckschicht oder einem harten Dielektrikum, oder eine Kunststoffplatte, oder eine Metallschicht mit isolierender Abdeckschicht oder eine Kupferplatte mit isolierender Abdeckschicht aufweist.
  7. Nutzen für mehrere elektronische Module (1) der auf einer Gesamtoberseite (13) mehrere Modulpositionen (22) für Module (1) nach einem der Ansprüche 1 bis 6 mit Steckkontakten (2), versenkten Halbleiterchips (3) und Umverdrahtungsleitungen (14), sowie einer Abdeckschicht aufweist.
  8. Verfahren zur Herstellung eines Nutzens (23), das folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, – Trennen des Halbleiterwafers in einzelne Halbleiterchips (3) mit Kontaktflächen (9) auf aktiven Oberseiten (10) der Halbleiterchips (3) – Aufbringen der Halbleiterchips (3) in Modulpositionen (22) eines einseitig klebenden Trägers unter Aufkleben der aktiven Oberseiten (10) der Halbleiterchips (3) auf die Klebeseite des Trägers, – Aufbringen einer Kunststoffmasse (12) auf Rückseiten (4) und Randseiten (5-8) der Halbleiterchips (3), – Aushärten der Kunststoffmasse (12) zu einem Verbundplatte, – Entfernen des Trägers von der Verbundplatte unter Freilegen einer Gesamtoberseite (13) aus Kunststoffmasse (12) und Oberseiten (10) der Halbleiterchips (3), – Aufbringen einer strukturierten Metallschicht unter Bilden von Steckkontaktflächen (15) und Umverdrahtungsleitungen (14) zwischen Steckkontaktflächen (15) und Kontaktflächen (9) der Halbleiterchips (3), – Aufbringen einer isolierenden Abdeckschicht (17) auf die Gesamtoberseite (10) unter Freilassen der Steckkontaktflächen (15), – Beschichten der Steckkontaktflächen (15) mit einem verschleißfesten Steckkontaktmaterial zur Bildung von Steckkontakten (2).
  9. Verfahren zur Herstellung eines elektronischen Moduls (1), das folgende Verfahrensschritte aufweist: – Herstellen eines Nutzens (23) mit mehreren Modulpositionen (22), nach Anspruch 8, – Trennen des Nutzens (23) in einzelne elektronische Module (1) mit Steckkontakten (2).
DE10340129A 2003-08-28 2003-08-28 Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben Expired - Fee Related DE10340129B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10340129A DE10340129B4 (de) 2003-08-28 2003-08-28 Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
US10/928,458 US7391103B2 (en) 2003-08-28 2004-08-27 Electronic module having plug contacts and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10340129A DE10340129B4 (de) 2003-08-28 2003-08-28 Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE10340129A1 DE10340129A1 (de) 2005-04-14
DE10340129B4 true DE10340129B4 (de) 2006-07-13

Family

ID=34305571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10340129A Expired - Fee Related DE10340129B4 (de) 2003-08-28 2003-08-28 Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7391103B2 (de)
DE (1) DE10340129B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545265A (ja) * 2005-07-07 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パッケージ、該パッケージを製造する方法、及び該方法の使用
DE102006008332B4 (de) * 2005-07-11 2009-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit
TWM293493U (en) * 2006-01-04 2006-07-01 Pin-Yang Juang Assembly structure of the memory of a mini SD card
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
DE102006012738A1 (de) * 2006-03-17 2007-09-20 Infineon Technologies Ag Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
KR100770874B1 (ko) * 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판
JP5469546B2 (ja) 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2572849A1 (fr) * 1984-11-06 1986-05-09 Thomson Csf Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
DE19512191C1 (de) * 1995-03-31 1996-08-08 Siemens Ag Kartenförmiger Datenträger und Leadframe zur Verwendung in einem solchen Datenträger
US5594204A (en) * 1995-03-20 1997-01-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
DE19808986A1 (de) * 1998-03-03 1999-09-09 Siemens Ag Halbleiterbauelement mit mehreren Halbleiterchips
US6319827B1 (en) * 1998-06-29 2001-11-20 Inside Technologies Integrated electronic micromodule and method for making same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
IT1212711B (it) * 1983-03-09 1989-11-30 Ates Componenti Elettron Dispositivo a semiconduttore aforma di scheda piana con contatti elettrici su ambedue le facce eprocedimento per la sua fabbricazione.
DE3338597A1 (de) * 1983-10-24 1985-05-02 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
FR2581480A1 (fr) * 1985-04-10 1986-11-07 Ebauches Electroniques Sa Unite electronique notamment pour carte a microcircuits et carte comprenant une telle unite
EP0246893A3 (de) * 1986-05-21 1989-03-22 Hitachi, Ltd. Halbleiteranordnung mit einem isolierenden Leiterbahnensubstrat und Verfahren zur Herstellung
JPS6394645A (ja) * 1986-10-08 1988-04-25 Mitsubishi Electric Corp 電子装置
DE3638575A1 (de) * 1986-11-12 1988-05-19 Gao Ges Automation Org Verfahren zur herstellung von identifikationskarten mit farblich abgedeckter magnetpiste
US5244840A (en) * 1989-05-23 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an encapsulated IC card having a molded frame and a circuit board
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Ｉｃカードの製造方法およびｉｃカード
FR2735284B1 (fr) * 1995-06-12 1997-08-29 Solaic Sa Puce pour carte electronique revetue d'une couche de matiere isolante et carte electronique comportant une telle puce
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
GB2327792B (en) * 1997-07-25 2001-09-12 Nokia Mobile Phones Ltd A data card housing
DE19808386A1 (de) 1998-02-27 1999-09-02 Dre Con Groswaelzlager Gmbh Mittenfreie Drehverbindung
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
US6368540B1 (en) * 1999-08-26 2002-04-09 Micron Technology, Inc. Process of shaping a printed circuit board
US6900527B1 (en) * 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US6911718B1 (en) * 2003-07-03 2005-06-28 Amkor Technology, Inc. Double downset double dambar suspended leadframe

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2572849A1 (fr) * 1984-11-06 1986-05-09 Thomson Csf Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
US5594204A (en) * 1995-03-20 1997-01-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
DE19512191C1 (de) * 1995-03-31 1996-08-08 Siemens Ag Kartenförmiger Datenträger und Leadframe zur Verwendung in einem solchen Datenträger
DE19808986A1 (de) * 1998-03-03 1999-09-09 Siemens Ag Halbleiterbauelement mit mehreren Halbleiterchips
US6319827B1 (en) * 1998-06-29 2001-11-20 Inside Technologies Integrated electronic micromodule and method for making same

Also Published As

Publication number Publication date
DE10340129A1 (de) 2005-04-14
US20050087851A1 (en) 2005-04-28
US7391103B2 (en) 2008-06-24

Similar Documents

Publication Publication Date Title
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10120408B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
DE112013007312B4 (de) Zuerst eingehauste und später geätzte dreidimensionale flip-chip system-in-package-struktur und verfahren für deren herstellung
DE10352946B4 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE19837336B4 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE10240461A1 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
EP1649412A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE10340129B4 (de) Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
DE102005036646B4 (de) Halbleiterchip und Herstellungsverfahren
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102006049476A1 (de) Halbleiterchip, Halbleiterchipstapel und Verfahren zur Stapelmontage von Halbleiterchips
DE102004005361A1 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
WO2003105222A1 (de) Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee