DE102004039906A1 - Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen - Google Patents

Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen Download PDF

Info

Publication number
DE102004039906A1
DE102004039906A1 DE102004039906A DE102004039906A DE102004039906A1 DE 102004039906 A1 DE102004039906 A1 DE 102004039906A1 DE 102004039906 A DE102004039906 A DE 102004039906A DE 102004039906 A DE102004039906 A DE 102004039906A DE 102004039906 A1 DE102004039906 A1 DE 102004039906A1
Authority
DE
Germany
Prior art keywords
integrated
contact
edge
integrated components
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004039906A
Other languages
English (en)
Inventor
Harald Gross
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004039906A priority Critical patent/DE102004039906A1/de
Publication of DE102004039906A1 publication Critical patent/DE102004039906A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements (1) mit mehreren integrierten Bausteinen mit folgenden Schritten:
- Herstellen von planaren integrierten Bausteinen (2) mit einer Oberfläche, in die die integrierte Schaltung eingebracht ist, und einer Randfläche, auf der sich eine Kontaktfläche (6) befindet, die mit der integrierten Schaltung verbunden ist,
- Anordnen von mindestens zwei der integrierten Bausteine (2) übereinander, so dass die Randfläche der zwei integrierten Bausteine (2) einander zugeordnet sind;
- Verbinden der Kontaktflächen (6) mit Hilfe von Bonddrähten in einem Bondverfahren.

Description

  • Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen.
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren integrierten Bausteinen, die übereinander angeordnet sind. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung seitlich kontaktierbarer Chips auf einem Substratwafer. Weiterhin betrifft die Erfindung ein elektronisches Bauelement mit mindestens zwei planaren, übereinander angeordneten integrierten Bausteinen.
  • Eine Möglichkeit, die Packungsdichte von integrierten Bausteinen in einem elektronischen System zu erhöhen, besteht darin, die ungehäusten integrierten Bausteine, die sogenannten Chips, übereinander zu stapeln. Dadurch wird weiterhin erreicht, dass die elektrischen Verbindungsleitungen zwischen den integrierten Bausteinen und zwischen einem der integrierten Bausteine und einer Leiterplatte gegenüber einer Anordnung in einer Ebene deutlich verkürzt werden können, so dass Leitungsinduktivitäten, Widerstände und Kapazitäten deutlich verringert werden können.
  • Beim Übereinanderstapeln von ungehäusten integrierten Schaltungen besteht das Problem, dass die Kontaktflächen der integrierten Schaltungen auf einer Oberfläche zugänglich sind, auf die eine weitere integrierte Schaltung mit möglichst geringem Abstand aufgesetzt werden soll. Da das Kontaktieren der Kontaktflächen üblicherweise mithilfe von Bonddrähten erfolgt, würden diese bei Aufsetzen einer weiteren integrierten Schaltung auf diese Oberfläche verbogen werden und zu Kürzschlüssen und/oder Brechen der Bonddrähte führen. Alternativ können die Bonddrähte in eine isolierende Zwischenschicht eingebettet werden, die jedoch mindestens eine Dicke aufweisen muss, von der die Bonddrähte von der Oberfläche der in tegrierten Schaltung abstehen. Dies führt beim Stapeln von integrierten Schaltungen zu sehr hohen Bausteinstapeln, wodurch die positiven Effekte einer verkleinerten Bauform bzw. der sehr kurzen Verbindungsleitungen abgeschwächt werden.
  • Aus der Druckschrift „Neo-Stacking Technology", Keith D. Gann, IRVINE SENSORS CORPORATION, sind gestapelte integrierte Schaltungen bekannt, die über seitlich an den integrierten Schaltungen befindliche Kontaktbereiche kontaktierbar sind, wobei auf die seitlichen Kontaktbereiche der übereinander gestapelten integrierte Schaltungen mithilfe von Lithographie- und Ätztechniken Leiterbahnen aufgebracht werden, um die Kontaktbereiche miteinander bzw. mit einer ebenfalls vorgesehenen Umverdrahtungsschicht zu verbinden. Das Aufbringen von Metallleiterbahnen ist insbesondere dann nur mit einer geringen Zuverlässigkeit durchzuführen, wenn die integrierten Schaltungen so zueinander versetzt sind, dass die Seitenränder nicht exakt in einer Ebene liegen, so dass Stufen und Sprünge in der Seitenfläche des elektronischen Bauelements mit den gestapelten integrierten Schaltungen vorhanden sind. Zudem erfordert das Aufbringen von Metallleiterbahnen mithilfe der Lithographie- und Ätztechnik auf die Seitenwand eines elektronischen Bauelements mit gestapelten integrierten Schaltungen besondere Maßnahmen, um durch diese Prozessierung die integrierten Schaltungen des elektronischen Bauelements nicht wesentlich zu beeinträchtigen, z.B. bei Anwendung eines Wärme- oder Ätzprozesses.
    •
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren ungehäusten integrierten Bausteinen zur Verfügung zu stellen, bei dem auf einfache Weise die integrierten Bausteine miteinander verbunden werden können. Es ist weiterhin Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung seitlich kontaktierbarer, stapelbarer, integrierter Bausteine auf einem Substrat-Wafer zur Verfügung zu stellen, mit denen ein elektronisches Bauelement hergestellt werden kann.
  • Es ist weiterhin Aufgabe der vorliegenden Erfindung, ein elektronisches Bauelement mit mindestens zwei übereinander angeordneten integrierten Bausteinen zur Verfügung zu stellen.
  • Diese Aufgabe wird durch das Verfahren zur Herstellung eines elektronischen Bausteins nach Anspruch 1, das Verfahren zur Herstellung seitlich kontaktierbarer, stapelbarer Chips auf einem Substrat-Wafer nach Anspruch 5 sowie durch das elektronische Bauelement nach Anspruch 9 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren integrierten Bausteinen vorgesehen. Das Verfahren umfasst die Schritte
    • – des Herstellens von planaren integrierten Bausteinen mit einer Oberfläche, in die die integrierte Schaltung auf- bzw. eingebracht ist, und einer Randfläche, auf der sich eine Kontaktfläche befindet, die mit der integrierten Schaltung verbunden ist,
    • – des Anordnens von mindestens zwei der integrierten Bausteine übereinander, so dass die Randflächen der zwei Bausteine einander zugeordnet sind, und
    • – des Verbindens der Kontaktflächen mithilfe von Bonddrähten in einem Bondverfahren.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass ein elektrisches Bauelement geschaffen werden kann, das durch mehrere aufeinander gestapelte integrierte Bausteine gebildet wird, die jeweils eine oder mehrere Randflächen aufweisen. Die Kontaktflächen auf den Randflächen werden miteinander mithilfe von in einem Bond-Verfahren aufgebrachten Bonddrähten verbunden. Die Verwendung des Bond-Verfahrens zum Verbin den der Kontaktflächen hat den Vorteil, dass bei Verschiebungen der integrierten Bausteine zueinander entstehende Stufen oder Absätze auf der durch die integrierten Bausteine gebildeten Randfläche trotzdem eine zuverlässige Verbindung der Kontaktflächen gewährleistet ist. Stufen und Absätze sind dagegen nachteilig bei der Verwendung der Verbindungsverfahrens gemäß dem Stand der Technik, wie z.B. beim Aufbringen von Leiterbahnen auf diese Randfläche mit Hilfe von Lithographie- und Ätztechniken. Insbesondere ist das erfindungsgemäße Herstellungsverfahren auch vorteilhaft, wenn mehrere integrierte Bausteine ungleicher Größe aufeinander gestapelt und miteinander verbunden werden sollen. Die Verwendung des Bond-Verfahrens ist deshalb vorteilhaft, da beim Bondverfahren die Höhe der Lage der Kontaktflächen bezüglich der Ebene der Randfläche in einem Bereich schwanken darf, ohne dass die Zuverlässigkeit des Bondverfahrens beeinträchtigt wird.
  • Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass ein kompaktes elektronisches Bauelement geschaffen werden kann, bei dem die integrierten Bausteine mit geringerem Abstand aufeinander aufliegen, da auf Abstandshalter zwischen den Bausteinen verzichtet werden kann. Dadurch wird eine sehr kleine Bauelementhöhe erreicht.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird eine Isolationsschicht zwischen die mindestens zwei integrierten Bausteine angeordnet. Auf diese Weise kann gewährleistet werden, dass die integrierten Schaltungen der integrierten Bausteine voneinander elektrisch getrennt sind und keine Kurzschlüsse auftreten können.
  • Gemäß einer weiteren Ausführungsform der Erfindung werden die mindestens zwei integrierten Bausteine auf einem planaren Trägersubstrat angeordnet, das eine weitere Randfläche mit einer weiteren Kontaktfläche aufweist und Kontaktierungsanschlüsse zum Kontaktieren des elektronischen Bauelement auf weist, die über die Kontaktflächen mit den integrierten Bausteinen verbunden sind.
  • Es kann weiterhin vorgesehen sein, dass das Verbinden der Kontaktflächen mit dem Bonddraht durchgeführt wird, indem der Bonddraht gegen die Flächennormale bezüglich der Oberflächen der integrierten Bausteine geneigt angeordnet wird. Dies hat den Vorteil, dass die Drahtlänge des Bonddrahts etwas verlängert werden kann, wodurch das Bondverfahren einfacher und zuverlässiger durchgeführt werden kann, insbesondere wenn die Kontaktflächen einen sehr geringen Abstand zueinander aufweisen. Dies ist vor allem dann der Fall, wenn die integrierten Bausteine sehr dünn sind und einen geringen Abstand zueinander aufweisen, d.h., wenn die dazwischen angeordnete Isolationsschicht sehr klein ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung seitlich kontaktierbarer Chips auf einem Substrat-Wafer vorgesehen. Das Verfahren umfasst die Schritte
    • – des Einbringens eines Sägegrabens in eine Oberfläche des Substrat-Wafers, wobei der Sägegraben einen Rand des Chips definiert,
    • – des Aufbringens einer Isolierungsschicht auf einer Oberfläche des Substat-Wafers und auf einer Seitenwand des Sägegrabens, wobei mindestens ein Kontaktbereich auf der Oberfläche des Substrat-Wafers verbleibt,
    • – des selektiven Aufbringens einer leitenden Schicht auf dem Kontaktbereich, der Seitenwand des Sägegrabens und zwischen dem Kontaktbereich der Seitenwand des Sägegrabens, um einen Randkontakt der Chips zu bilden, der mit der Kontaktfläche elektrisch verbunden ist, und
    • – des Trennens der Chips an dem Sägegraben voneinander.
  • Das Herstellungsverfahren zur Herstellung seitlich kontaktierbarer, stapelbarer Chips auf einem Substrat-Wafer dient in vorteilhafter Weise dazu, geeignete kontaktierte integrierbare Chips herzustellen, die zu einem elektronischen Bauelement gestapelt werden können. Dabei werden die seitlich angeordneten Kontaktflächen mithilfe des Bondverfahrens mit Bonddrähten versehen. So können die Chips miteinander verbunden werden. Insbesondere können durch das selektive Aufbringen der leitenden Schicht auf der Oberfläche des Chips und der Seitenwand des Sägegrabens mehrere Kontaktflächen an der Seitenwand des Sägegrabens vorgesehen werden, die mit verschiedenen Kontaktbereichen auf der Oberfläche des Chips verbunden sind.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung kann das Aufbringen der Isolationsschicht die weiteren Schritte umfassen:
    • – ganzflächiges Abscheiden von Isolationsmaterial;
    • – selektives Freilegen der Kontaktfläche von dem Isolationsmaterial, und
    • – Entfernen des Isolationsmaterials aus dem Sägegraben, so dass Isolationsmaterial an der Seitenwand der Sägegrabens verbleibt,
  • Das selektive Freilegen bzw. das Entfernen des Isolationsmaterials von dem Bereich der Kontaktfläche und aus dem Sägegraben kann in einem Verfahrensschritt durchgeführt werden, z.B. in einem Maskierungs- und einem Ätzschritt.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein elektrisches Bauelement mit mindestens zwei planaren integrierten Bausteinen vorgesehen, die jeweils eine Oberfläche aufweisen, in die die integrierte Schaltung eingebracht ist. Die integrierten Bausteine weisen weiterhin eine Randfläche auf, auf der sich jeweils mindestens eine Kontaktfläche befindet, die mit der integrierten Schaltung über eine Lei tungsverbindung verbunden ist. Mindestens zwei der integrierten Bausteine sind übereinander angeordnet, so dass die Randflächen der zwei integrierten Bausteine einander zugeordnet sind, d.h. im Wesentlichen planparallel zueinander verlaufen. Die Kontaktflächen an den Randflächen sind durch Bonddrähte in geeigneter Weise miteinander verbunden.
  • Es kann vorgesehen sein, dass eine Isolationsschicht zwischen den mindestens zwei integrierten Schaltungen angeordnet ist, um die zwei integrierten Schaltungen elektrisch voneinander zu trennen.
  • Die mindestens zwei integrierten Bausteine können auf einem planaren Trägersubstrat angeordnet sein, das eine Randfläche mit einer Kontaktfläche aufweist, wobei die Kontaktfläche der Randfläche des Trägersubstrats über einen Bonddraht mit einer der Kontaktflächen der planaren integrierten Bausteine verbunden ist. Das Trägersubstrat weist Kontaktanschlüsse auf, die über Umverdrahtungsleitungen mit den Kontaktflächen des Trägersubstrats verbunden sind und mit denen das elektronische Bauelement z.B. auf eine Leiterplatte aufgebracht werden kann, um die einzelnen integrierten Bausteine des elektronischen Bauelements elektrisch zu kontaktieren.
  • Insbesondere können die Kontaktflächen mit dem Bonddraht so verbunden sein, dass der Bonddraht gegen die Flächennormale bezüglich der Oberfläche der integrierten Bausteine geneigt ist. Dies hat den Vorteil, dass die Länge der Bonddrähte verlängert werden kann, um z.B. bei sehr dünnen integrierten Bausteinen und einer sehr dünnen dazwischen angeordneten Isolationsschicht und somit einen möglicherweise sehr geringen Abstand zwischen zwei benachbarten Kontaktflächen die Bonddrahtlänge soweit zu verlängern, dass eine Mindestlänge des Bonddrahtes überschritten und das Bondverfahren zuverlässig ausgeführt werden kann.
    •
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Schnittansicht eines elektrischen Bauelements gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 2 eine Seitenansicht des elektrischen Bauelements der 1, und
  • 3a bis 3h Ausführungsformen des Verfahrens zur Herstellung eines Chips für ein elektrisches Bauelement der 1.
  • In 1 ist eine Schnittansicht eines erfindungsgemäßen elektrischen Bauelements 1 gezeigt. Das elektrische Bauelement 1 weist mehrere – im bezeigten Fall vier – integrierte Bausteine 2 auf, die übereinander angeordnet sind. Die integrierten Bausteine 2 können integrierte Schaltungen aufweisen, die auf einem flächigen Substrat angeordnet sind oder sonstige elektrisch betätigbare Elemente bzw. elektrische Sensoren aufweisen. Die integrierten Bausteine 2 sind im dargestellten Ausführungsbeispiel von gleicher Größe. Es ist jedoch auch möglich, integrierte Bausteine 2 unterschiedlicher Größe übereinander zu stapeln.
  • Um die integrierten Bausteine 2 voneinander elektrisch zu trennen und um das Übersprechen von Signalleitungen auf das Substrat eines darauf angeordneten integrierten Bausteins zu reduzieren, sind zwischen den integrierten Bausteinen 2 Isolationsschichten 3 angeordnet, die die integrierten Bausteine 2 voneinander trennen. Die Isolationsschichten 3 sind z. B. auf der den integrierten Schaltungen gegenüberliegenden Oberfläche der integrierten Bausteine 2 aufgebracht.
  • Jeder der integrierten Bausteine 2 weist auf seiner Oberfläche eine oder mehrere Kontaktbereiche 4 auf, die über eine Verbindungsleitung 5 mit einer seitlich am integrierten Baustein 2 angeordneten Kontaktfläche 6 in Verbindung stehen. Die in dem Ausführungsbeispiel dargestellten integrierten Bausteine 2 weisen eine identische Schaltkreis-Struktur auf. Dies ist jedoch nicht notwendig. Es können auch integrierte Bausteine 2 mit unterschiedlichen Schaltkreisstrukturen übereinander gestapelt angeordnet werden.
  • Wie in Verbindung mit der 2 erkennbar ist, können an den Randflächen der integrierten Bausteine 2 mehrere nebeneinander angeordnete und voneinander elektrisch isolierte Kontaktflächen 6 vorgesehen sein, die mit mehreren Kontaktbereichen in Verbindung stehen.
  • Die übereinander angeordneten integrierten Bausteine 2 können auf einem Trägersubstrat 7 angeordnet sein, das ebenfalls seitlich auf einer Randfläche angeordnete Kontaktbereiche 4 aufweist, über die die Verbindung zu den darüber angeordneten integrierten Bausteinen 2 hergestellt werden kann. Die Kontaktbereiche des Trägersubstrats 7 stehen über Umverdrahtungsleitungen 8, die sich auf oder im Inneren des Trägersubstrats 7 befinden, mit Kontaktanschlüssen in Verbindung, die es ermöglichen, das so gebildete elektronische Bauelement z.B. auf Leiterbahnen oder Kontakte auf einer Leiterplatte (nicht gezeigt) aufzusetzen und so zu kontaktieren. Die Kontaktanschlüsse 9 sind beispielsweise als Lötperlen ausgebildet, wodurch das elektronische Bauelement z.B. in Form eines „Ball Grid Arrays" (BGA)ausgebildet werden kann. Auch andere Formen von Kontaktanschlüssen sind möglich.
  • Das zwischen den integrierten Bausteinen 2 angeordnete Isolationsmaterial kann beispielsweise eines der Materialien Fotolack, Siliziumoxid, Siliziumnitrid und Epoxidharz enthalten. Dabei wird vorzugsweise jedoch ein Material gewählt, das thermische und mechanische Spannungen zwischen den integrierten Bausteinen 2 verhindert, z.B. ein elastisches Material, das wärmeleitend ist, um im Inneren des elektronischen Bauelements 1 beim Betrieb entstandene Wärme abzuleiten.
  • Die integrierten Bausteine 2 werden so aufeinander angeordnet, dass ihre Randflächen im Wesentlichen planparallel verlaufen, wobei die miteinander zu bindenden Kontaktflächen an den einander zugeordneten Randflächen angeordnet sind. Nachdem die integrierten Bausteine 2 übereinander in der dargestellten Form mit jeweils einer dazwischen liegenden Isolationsschicht 3 aufgebaut worden sind, werden die Kontaktflächen 6 an den jeweils einander zugeordneten Randflächen elektrisch miteinander in geeigneter Weise verbunden. Das Verbinden erfolgt mithilfe von Bonddrähten 18, um in einem Bond-Verfahren zwei miteinander zu verbindende Kontaktflächen 6 verdrahten. 2 zeigt beispielsweise miteinander verbundene Kontaktflächen nach einem Bondverfahren.
  • Um die Länge der Bonddrähte 18 über eine Mindestlänge hinaus zu verlängern, wobei die Mindestlänge notwendig ist, um das Bondverfahren zuverlässig durchführen zu können, werden die Bonddrähte 18 zwischen zwei Randflächen von zwei verschiedenen integrierten Bausteinen 2 schräg geneigt bezüglich der Flächennormale der integrierten Bausteine 2 geführt. So wird beispielsweise beim Verbinden von zwei übereinander liegenden Kontaktflächen zweier benachbarter integrierter Bausteine 2 der Bonddraht 18 von einer linken Seite der Kontaktfläche des unteren integrierten Bausteins zu einer rechten Seite der Kontaktfläche des oberen integrierten Bausteins geführt. Somit kann bei Bedarf die Länge des die beiden Kontaktflächen 6 verbindenden Bonddrahtes 18 auf ein Vielfaches der ursprünglichen Länge vergrößert werden. Die Größe, insbesondere die Breite oder die Position der Kontaktflächen sollte daher so gewählt sein, dass eine zuverlässige Durchführung des Bond-Verfahrens möglich ist.
  • Insbesondere, wenn die integrierten Bausteine 2 eine sehr dünne Dicke aufweisen, wie beispielsweise 50 μm, und die da zwischen liegende Isolationsschicht lediglich etwa 10 μm beträgt, so beträgt der Abstand zwischen den Mittelpunkten zweier Kontaktflächen von zwei benachbarten integrierten Bausteinen 2 etwa 60 μm.
  • Die integrierten Bausteine 2 müssen seitliche Kontaktflächen aufweisen, die an der Randfläche angeordnet sind. Um solche integrierten Bausteine herzustellen, ist erfindungsgemäß folgendes Verfahren vorgesehen.
  • In 3a werden ausgehend von einem prozessierten Substratwafer 10, auf der integrierte Schaltungen als unzersägte Chips angeordnet sind, die Chips entlang ihrer Außenränder mit einem Sägegraben 11 versehen, der z.B. durch ein Ansägen des Substratwafers 10 erzeugt wird. Der Sägegraben 11 kann beispielsweise mit einer Breite von 70 μm zwischen den Chips und mit einer Tiefe von ca. 50 μm oder mehr vorgesehen sein. Die Chips auf dem Substratwafer 10 weisen jeweils einen oder mehrere Kontaktbereiche 4 auf, die über nur angedeutete Metallisierungslagen 14 mit der jeweiligen integrierten Schaltung des Chips verbunden sind. Die Metallisierungslagen 14 umfassen weiterhin eine Polyimidschicht, um die Metallisierungsschichten zu isolieren und zu schützen.
  • Die 3b zeigt das Ergebnis einer Verfahrensabfolge, bei der eine Isolationsschicht 12 aufgebracht wird, wodurch der Kontaktbereich 4 und der Sägegraben 11 freigelegt werden. Dazu wird zunächst die Isolationsschicht 12 ganzflächig auf dem Chip bzw. auf dem Substratwafer 10 aufgebracht und anschließend über einen geeigneten Lithografieschritt mit einer geeigneten Maskierungsmaske der Kontaktbereich 4 und der Sägegraben 11 so freigelegt, dass in dem Sägegraben 11 die Seitenwände von der Isolationsschicht 12 bedeckt bleiben. Auf diese Weise kann gleichzeitig in einem gemeinsamen Verfahrensschritt sowohl der Kontaktbereich 4 als auch die Seitenwände des Sägegrabens 11 für einen nachfolgenden Bearbeitungsschritt freigelegt werden. Das Aufbringen der Isolati onsschicht 12 hat den weiteren Vorteil, dass Ausbrüche aus dem Substrat des Substratwafers 10, z.B. Silizium, vermieden werden können (chipping). Die Isolationsschicht 12 kann beispielsweise aus Fotolack, Siliziumoxid, Siliziumnitrid, SiO2 oder Epoxidharz gebildet sein.
  • Aus 3c ist erkennbar, dass anschließend eine Keimschicht 13 ganzflächig, z.B. autokatalytisch aufgebracht wird, um in einem nachfolgenden galvanischen Abscheideverfahren eine Metallschicht aufzubringen. Auf der Keimschicht 13 wird eine Maskierungsschicht 15 abgeschieden, damit lediglich die Leiterstruktur, die lediglich eine Verbindungsleitung zwischen dem Kontaktbereich und der auf der Seitenwand des Sägegrabens 11 zu bildenden Kontaktfläche 6 bilden soll, erzeugt wird. Dies ist in 3d gezeigt. Die Maskierungsschicht 15 bedeckt nicht die Bereiche der Kontaktfläche bzw. Kontaktflächen 6, der Verbindungsleitung bzw. Verbindungsleitungen und der Abschnitte der Seitenwand des Sägegrabens 11, an denen die Kontaktflächen angeordnet werden sollen.
  • Nach dem Aufbringen der Maskierungsschicht wird, wie in 3e gezeigt, eine Abfolge von metallischen Galvanisier-Materialien als Metallschicht 16 abgeschieden, die sowohl die Kontaktierungen zu der Kontaktfläche bzw. dem Kontaktbereich als auch die Verbindungsleitung zwischen der Kontaktfläche und dem Kontaktbereich bilden sollen. Vorzugsweise wird eine Kombination aus verschiedenen galvanisch abscheidbaren Metallschichten, wie beispielsweise Kupfer, Nickel und Gold, vorgesehen. Dabei wird auf die Keimschicht 13 zunächst Kupfer galvanisch abgeschieden, anschließend Nickel und darauf Gold, wobei die Nickelschicht als Diffusionsgrenze zwischen Kupfer und Gold dient und das zuletzt abgeschiedene Gold die Korrosion der Leiterbahn verhindert, bzw. für das anschließende Drahtbonden mit Golddrähten geeignet ist.
  • Nach dem Abscheiden der Metallschicht 16 wird die Maskierungsschicht 15 und die Keimschicht 13 unter der Maskierungs schicht 15 entfernt und die prozessierte Oberfläche mit einem Schutzlack 19 versehen, wie es in 3f dargestellt ist. Anschließend wird, wie es in 3g dargestellt ist, der integrierte Baustein 2 mit der Oberfläche des Chips, auf der sich die integrierte Schaltung befindet, auf einen Träger 17 aufgesetzt und der Substratwafer 10 verdünnt. Das Verdünnen kann beispielsweise mithilfe eines Schleifprozesses und anschließendem Plasmaätz-Prozess, oder ähnlichen Prozessen erfolgen, mit denen ein Substratwafer 10 gedünnt werden kann.
  • Anschließend wird, wie in 3f gezeigt ist, auf die Rückseite des Substratwafers 10, d.h. die Oberfläche, auf der sich nicht die integrierten Schaltungen befinden, mit einer dielektrischen Schicht 20 versehen, die aufgedampft, aufgelackt oder aufgewalzt sein kann. Die Kontaktfläche 6 auf der Randfläche des integrierten Bausteins 2 entsteht beim Aufbringen der Keimschicht 13 und dem darauffolgenden Schritt des galvanischen Abscheidens der Metallschichten 16, die ungerichtet erfolgt, so dass auch ein Abscheiden an der Seitenwand des Sägegrabens 11 erfolgt. Anschließend werden der Träger 17 und der Schutzlack 19 entfernt, um den fertigen Chip zu erhalten. Der Vorteil dieses Verfahrens zur Herstellung von seitlich an dem integrierten Baustein angeordneten Kontaktflächen 6 besteht darin, dass er ohne wesentliche Wärmebehandlung auskommt, so dass die zuvor hergestellte integrierte Schaltung auf dem Substratwafer 10 möglichst nicht beeinträchtigt wird.
  • Eine Idee der Erfindung besteht darin, dass beim Herstellen eines elektrischen Bauelements 1 mit mehreren übereinander geordneten integrierten Bausteinen 2 diese mit am auf der Randfläche angeordneten Kontaktflächen 6 versehen werden, wobei die Kontaktflächen 6 über Bonddrähte miteinander bzw. mit einem Trägersubstrat 7 verbunden werden können. Das Verwenden eines Bondverfahrens zum Verbinden der integrierten Bausteine 2 hat den Vorteil, dass die Randflächen nicht exakt planparallel zueinander ausgerichtet werden müssen, um Metallisierungslagen, z.B. mittels Lithografie- und Ätztechnik, auf bringen zu können. Das Bondverfahren ermöglicht es, Bonddrähte 18 selbst über Sprünge und Absätze zwischen zwei Kontaktflächen 6 zu führen, ohne dass das Bondverfahren beeinträchtigt wird. Darüber hinaus erspart das Bondverfahren das Vorsehen weiterer chemischer oder Wärmeverfahrensschritte, die zum Aufbringen von Metallleiterbahnen mithilfe von Lithografie- und Ätztechniken verwendet werden. Ein weiterer Vorteil ergibt sich daraus, dass die Chips nun unmittelbar aufeinander gestapelt werden können, ohne dass Abstandshalter zwischen den Chips notwendig sind, um die Verdrahtung zwischen den Chips zu ermöglichen. Dadurch wird eine reduzierte Bauhöhe erreicht.
    • 1
    elektrisches Bauelement
    2
    integrierter Baustein
    3
    Isolationsschicht
    4
    Kontaktbereich
    5
    Verbindungsleitung
    6
    Kontaktfläche
    7
    Trägersubstrat
    8
    Umverdrahtungsleitung
    9
    Lötperle
    10
    Substratscheibe
    11
    Bruchgraben
    12
    Isolationsschicht
    13
    Keimschicht
    14
    Metallisierungslagen
    15
    Maskierungsschicht
    16
    Metallschicht
    17
    Träger
    18
    Bonddraht
    19
    Schutzlack
    20
    dielektrische Schicht

Claims (12)

  1. Verfahren zur Herstellung eines elektronischen Bauelements (1) mit mehreren integrierten Bausteinen mit folgenden Schritten: – Herstellen von planaren integrierten Bausteinen (2) mit einer Oberfläche, in die die integrierte Schaltung eingebracht ist, und einer Randfläche, auf der sich eine Kontaktfläche (6) befindet, die mit der integrierten Schaltung verbunden ist, – Anordnen von mindestens zwei der integrierten Bausteinen (2) übereinander, so dass die Randflächen der zwei integrierten Bausteine (2) einander zugeordnet sind; – Verbinden der Kontaktflächen (6) mit Hilfe von Bonddrähten in einem Bondverfahren.
  2. Verfahren nach Anspruch 1, mit dem weiteren Schritt: – Anordnen einer Isolationsschicht (3) zwischen die mindestens zwei integrierten Bausteinen.
  3. Verfahren nach Anspruch 1 oder 2, mit dem weiteren Schritt: – Anordnen der mindestens zwei integrierten Bausteine (2) auf einem planaren Trägersubstrat (7), das eine weitere Randfläche mit einer weiteren Kontaktfläche (6) aufweist, wobei das Trägersubstrat Kontaktanschlüsse aufweist, die über die Kontaktflächen mit den integrierten Bausteinen (2) verbunden werden.
  4. Verfahren nach Anspruch 1 oder 2, wobei der Schritt des Verbindens der Kontaktflächen mit dem Bonddraht (18) durchgeführt wird, indem der Bonddraht (18) gegen die Flächennormale bezüglich der Oberflächen der integrierten Bausteine geneigt angeordnet wird.
  5. Verfahren zur Herstellung seitlich kontaktierbarer, stapelbar integrierter Bausteine auf einem Substratwafer (10) mit folgenden Schritten: – Einbringen eines Sägegrabens (11) in eine Oberfläche des Substratwafers, wobei der Sägegraben (11) einen Rand des integrierten Bausteins definiert; – Aufbringen einer Isolationsschicht (12) auf einer Oberfläche des Substratwafers und auf eine Seitenwand des Sägegrabens (11), wobei mindestens ein Kontaktbereich (4) auf der Oberfläche des Substratwafers (10) unbedeckt verbleibt; – Selektives Aufbringen einer leitenden Schicht auf dem Kontaktbereich (4), der Seitenwand des Sägegrabens (11) und zwischen dem Kontaktbereich (4) und der Seitenwand des Sägegrabens (11), um einen Randkontakt der Substratscheibe (10) zu bilden, der mit der Kontaktfläche (6) elektrisch verbunden ist; – Trennen der Substratscheiben (10) an dem Sägegraben (11) voneinander.
  6. Verfahren nach Anspruch 5, wobei das Aufbringen der Isolationsschicht die weiteren Schritte umfasst: – Ganzflächiges Abscheiden von Isolationsmaterial; – Selektives Freilegen der Kontaktfläche (6) von dem Isolationsmaterial; und – Entfernen des Isolationsmaterials aus dem Sägegraben (11), so dass Isolationsmaterial an der Seitenwand des Sägegrabens (11) verbleibt.
  7. Verfahren nach Anspruch 6, wobei das Isolationsmaterial mindestens eines der Materialien Photolack, Siliziumoxid, Siliziumnitrid und Epoxydharz aufweist.
  8. Verfahren nach Anspruch 1, wobei der Schritt des Herstellens von planaren integrierten Bausteinen (2) mit einer Oberfläche und mit einer Kantenfläche, die die Kontaktfläche (4) aufweist, mit Hilfe des Verfahrens nach einem der Ansprüche 5 bis 7 durchgeführt wird.
  9. Elektrisches Bauelement (1) mit mindestens zwei planaren integrierten Bausteinen (2), die jeweils eine Oberfläche, in die die integrierte Schaltung eingebracht ist, und eine Randfläche aufweisen, auf der sich eine Kontaktfläche befindet, die mit der integrierten Schaltung über eine Leitungsverbindung (5) verbunden ist, wobei mindestens zwei der integrierten Bausteine (2) übereinander angeordnet sind, so dass die Randflächen der zwei integrierten Bausteine einander zugeordnet sind, wobei die Kontaktflächen (6) durch Bonddrähte (18) miteinander verbunden sind.
  10. Baustein nach Anspruch 9, wobei eine Isolationsschicht (3) zwischen den mindestens zwei integrierten Bausteinen (2) angeordnet ist.
  11. Baustein (1) nach Anspruch 9 oder 10, wobei die mindestens zwei integrierten Bausteine (2) auf einem planaren Trägersubstrat (7) angeordnet sind, das eine Randfläche mit einer Kontaktfläche (6) aufweist, wobei die Kontaktfläche der Randfläche des Trägersubstrates (7) über einen Bonddraht (18) mit einer der Kontaktflächen (6) der planaren integrierten Bausteine (2) verbunden ist.
  12. Baustein (1) nach einem der Ansprüche 9 bis 11, wobei die Kontaktflächen (6) mit dem Bonddraht (18) verbunden sind, so dass der Bonddraht (18) gegen die Flächennormale bezüglich der Oberfläche geneigt ist.
DE102004039906A 2004-08-18 2004-08-18 Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen Withdrawn DE102004039906A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004039906A DE102004039906A1 (de) 2004-08-18 2004-08-18 Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004039906A DE102004039906A1 (de) 2004-08-18 2004-08-18 Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen

Publications (1)

Publication Number Publication Date
DE102004039906A1 true DE102004039906A1 (de) 2005-08-18

Family

ID=34802034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004039906A Withdrawn DE102004039906A1 (de) 2004-08-18 2004-08-18 Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen

Country Status (1)

Country Link
DE (1) DE102004039906A1 (de)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008045422A2 (en) * 2006-10-10 2008-04-17 Tessera, Inc. Edge connect wafer level stacking
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8431435B2 (en) 2006-10-10 2013-04-30 Tessera, Inc. Edge connect wafer level stacking
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8629543B2 (en) 2007-06-11 2014-01-14 Invensas Corporation Electrically interconnected stacked die assemblies
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
US8680687B2 (en) 2009-06-26 2014-03-25 Invensas Corporation Electrical interconnect for die stacked in zig-zag configuration
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US8729690B2 (en) 2004-04-13 2014-05-20 Invensas Corporation Assembly having stacked die mounted on substrate
US8884403B2 (en) 2008-06-19 2014-11-11 Iinvensas Corporation Semiconductor die array structure
US8912661B2 (en) 2009-11-04 2014-12-16 Invensas Corporation Stacked die assembly having reduced stress electrical interconnects
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146308A (en) * 1990-10-05 1992-09-08 Micron Technology, Inc. Semiconductor package utilizing edge connected semiconductor dice
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5571754A (en) * 1995-07-26 1996-11-05 International Business Machines Corporation Method of fabrication of endcap chip with conductive, monolithic L-connect for multichip stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146308A (en) * 1990-10-05 1992-09-08 Micron Technology, Inc. Semiconductor package utilizing edge connected semiconductor dice
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5571754A (en) * 1995-07-26 1996-11-05 International Business Machines Corporation Method of fabrication of endcap chip with conductive, monolithic L-connect for multichip stack

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729690B2 (en) 2004-04-13 2014-05-20 Invensas Corporation Assembly having stacked die mounted on substrate
US8476774B2 (en) 2006-10-10 2013-07-02 Tessera, Inc. Off-chip VIAS in stacked chips
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8426957B2 (en) 2006-10-10 2013-04-23 Tessera, Inc. Edge connect wafer level stacking
US8022527B2 (en) 2006-10-10 2011-09-20 Tessera, Inc. Edge connect wafer level stacking
US9899353B2 (en) 2006-10-10 2018-02-20 Tessera, Inc. Off-chip vias in stacked chips
US8431435B2 (en) 2006-10-10 2013-04-30 Tessera, Inc. Edge connect wafer level stacking
WO2008045422A3 (en) * 2006-10-10 2008-10-02 Tessera Inc Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US8076788B2 (en) 2006-10-10 2011-12-13 Tessera, Inc. Off-chip vias in stacked chips
WO2008045422A2 (en) * 2006-10-10 2008-04-17 Tessera, Inc. Edge connect wafer level stacking
US8461673B2 (en) 2006-10-10 2013-06-11 Tessera, Inc. Edge connect wafer level stacking
US9378967B2 (en) 2006-10-10 2016-06-28 Tessera, Inc. Method of making a stacked microelectronic package
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8349654B2 (en) 2006-12-28 2013-01-08 Tessera, Inc. Method of fabricating stacked packages with bridging traces
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US8629543B2 (en) 2007-06-11 2014-01-14 Invensas Corporation Electrically interconnected stacked die assemblies
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8513794B2 (en) 2007-08-09 2013-08-20 Tessera, Inc. Stacked assembly including plurality of stacked microelectronic elements
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US9824999B2 (en) 2007-09-10 2017-11-21 Invensas Corporation Semiconductor die mount by conformal die coating
US9252116B2 (en) 2007-09-10 2016-02-02 Invensas Corporation Semiconductor die mount by conformal die coating
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9508689B2 (en) 2008-05-20 2016-11-29 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
US8884403B2 (en) 2008-06-19 2014-11-11 Iinvensas Corporation Semiconductor die array structure
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8680687B2 (en) 2009-06-26 2014-03-25 Invensas Corporation Electrical interconnect for die stacked in zig-zag configuration
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9490230B2 (en) 2009-10-27 2016-11-08 Invensas Corporation Selective die electrical insulation by additive process
US8912661B2 (en) 2009-11-04 2014-12-16 Invensas Corporation Stacked die assembly having reduced stress electrical interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9666513B2 (en) 2015-07-17 2017-05-30 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9859257B2 (en) 2015-12-16 2018-01-02 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Similar Documents

Publication Publication Date Title
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE112005003862B4 (de) Vorrichtung mit einer Schablone für einen Siebdruckprozess
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE10120408B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
EP1171912A1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE102006033319A1 (de) Halbleiterbauelement in Halbleiterchipgröße mit einem Halbleiterchip und Verfahren zur Herstellung desselben
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102008032953A1 (de) Integrierte Schaltung, Schaltungssystem und Herstellungsverfahren
DE102019124237A1 (de) Heterogene antenne im fan-out-package
DE102008046761B4 (de) Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements
DE102005057256A1 (de) Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul
DE102022124935B4 (de) Chippackage, verfahren zum bilden eines chippackages und chipsystem

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal