DE102005057256A1 - Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul - Google Patents

Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul Download PDF

Info

Publication number
DE102005057256A1
DE102005057256A1 DE102005057256A DE102005057256A DE102005057256A1 DE 102005057256 A1 DE102005057256 A1 DE 102005057256A1 DE 102005057256 A DE102005057256 A DE 102005057256A DE 102005057256 A DE102005057256 A DE 102005057256A DE 102005057256 A1 DE102005057256 A1 DE 102005057256A1
Authority
DE
Germany
Prior art keywords
substrate
integrated
integrated circuit
contact surface
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005057256A
Other languages
English (en)
Inventor
Michael Dunkel
Andre Hanke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102005057256A1 publication Critical patent/DE102005057256A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Moduls mit einem integrierten Schaltungschip auf einem Substrat. Es ist ein Substrat vorgesehen sowie eine Metallisierungsstruktur, die einen leitenden Pfad und eine Metallisierungs-Kontaktfläche auf dem Substrat enthält. Der integrierte Schaltungschip wird auf dem Substrat platziert, so dass eine integrierte Kontaktfläche auf der integrierten Schaltung in der Nähe der Metallisierungs-Kontaktfläche angebracht wird, und eine leitende Paste wird selektiv so aufgetragen, dass eine leitende Verbindung zwischen der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche entsteht.

Description

  • Fachgebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Moduls mit einem integrierten Schaltungschip auf einem Substrat, und ein integriertes Modul mit einem auf einem Substrat aufgebrachten integrierten Schaltungschip.
  • Hintergrund der Erfindung
  • Multichip-Module und Gehäuse, in denen ein integrierter Schaltungschip auf einem Substrat angebracht ist, um ein Gehäuse für eine integrierte Schaltung zur Verfügung zu stellen, werden in der Regel hergestellt, indem der Chip auf dem Substrat platziert wird und die auf dem Speicherchip angeordneten integrierten Kontaktflächen mit zugeordneten, auf dem Substrat angeordneten Kontaktflächen mithilfe einer Flip-Chip-Technik o.ä. gebondet werden. Während die Flip-Chip-Technik teuer ist, da sie eine geringe Ausbeute mit sich bringt, weist die Place-and-Bond-Technik in einer automatisierten Produktionslinie einen geringen Durchsatz auf, da die integrierten Kontaktflächen auf dem Chip und auf dem Substrat durch einen Bonding-Draht nacheinander miteinander verbunden werden müssen, so dass eine solche Herstellung eines Multichip-Moduls oder eines integrierten Speicherchip-Gehäuses einen beträchtlichen Zeitaufwand erfordert.
    •
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung offenbart die Herstellung eines integrierten Moduls, beispielsweise ein Multichip-Modul oder ein integriertes Speicherchip-Gehäuse, das eine höhere Ausbeute aufweist und weniger Kosten verursacht.
  • Darüber hinaus sieht die vorliegende Erfindung ein Verfahren zum Herstellen eines integrierten Moduls unter Verwendung herkömmlicher Verfahrensschritte vor.
  • Gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Moduls mit einem integrierten Schaltungschip auf einem Substrat vorgesehen. Das Verfahren umfasst das Bereitstellen eines Substrats, das Vorsehen einer Metallisierungsschicht mit einem leitenden Pfad und einer Metallisierungs-Kontaktfläche auf dem Substrat, das Anordnen des integrierten Schaltungschips auf dem Substrat, so dass eine integrierte Kontaktfläche des integrierten Schaltungschips in der Nähe der Metallisierungs-Kontaktfläche auf dem Substrat positioniert wird, und das selektive Aufbringen einer leitenden Paste, so dass eine leitende Verbindung zwischen der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche ausgebildet wird.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist die leitende Paste als Lötpaste vorgesehen, wobei nach dem selektiven Aufbringen der Lötpaste ein Aufschmelzvorgang durchgeführt wird, wobei die Lötpaste geschmolzen und die leitende Verbindung ausgebildet wird.
  • Die Lötpaste wird vorzugsweise mithilfe eines Druckverfahrens, insbesondere eines Siebdruckverfahrens, aufgebracht.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird der integrierte Schaltungschip vor dem Aufbringen auf das Substrat gedünnt, um einen Höhenausgleich der Metallisierungs-Kontaktfläche der Metallisierungsschicht und der integrierten Kontaktfläche des integrierten Schaltungschips vorzusehen.
  • Im Allgemeinen kann vorgesehen sein, dass die Metallisierungsschicht mit einer Dicke vorgesehen ist, um sowohl die Oberfläche der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche mit derselben Höhe zu versehen.
  • Vorzugsweise wird die integrierte Schaltung, gedünnt oder ungedünnt, in eine Vertiefung des Substrats eingebracht.
  • Die Vertiefung wird vorzugsweise in einer Isolierschicht entweder mithilfe eines Druckverfahrens, eines Vorhanggießverfahrens und eines Laminierverfahrens zum Aufbringen einer strukturieren Lötstoppfolie auf dem Substrat ausgebildet.
  • Weiterhin kann es vorgesehen sein, dass der integrierte Schaltungschip durch mindestens eines der Mittel, einen Klebstoff oder eine mechanische Befestigung, auf dem Substrat befestigt wird.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist ein integriertes Modul vorgesehen, das einen integrierten Schaltungschip mit einer integrierten Kontaktfläche zum Vorsehen einer Kontaktierung der integrierten Schaltung umfasst, sowie ein Substrat, auf dem der integrierte Schaltungschip aufgebracht ist, eine auf dem Substrat aufgebrachte Metallisierungsschicht, die einen leitenden Pfad und eine Metallisierungs-Kontaktfläche aufweist, wobei die integrierte Kontaktfläche des integrierten Schaltungschips in der Nähe der Metallisierungs-Kontaktfläche aufgebracht ist, und eine leitende Paste, die auf der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche aufgebracht wird, so dass zwischen der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche eine leitende Verbindung entsteht.
  • Vorzugsweise ist die Metallisierungsschicht mit einer Dicke vorgesehen, um sowohl die Oberfläche der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche mit derselben Höhe zu versehen.
  • Weiterhin kann vorgesehen sein, dass der integrierte Schaltungschip in eine Vertiefung auf dem Substrat eingebracht wird.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung umfast die Metallisierung eine auf dem Substrat aufgebrachte strukturierte Metallschicht.
    •
  • Kurze Figurenbeschreibung
  • Die Erfindung wird im folgenden anhand der in den Zeichnungen dargestellten beispielhaften Ausführungsform näher erläutert. Es zeigen:
  • 1a bis 1e Verfahrensschritte zum Herstellen eines integrierten Moduls gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2a bis 2e Verfahrensschritte eines integrierten Moduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung der vorliegenden Erfindung
  • Die 1a bis 1e zeigen die Verfahrensschritte eines Verfahrens zum Herstellen eines integrierten Moduls mit einem auf einem Substrat 1 aufgebrachten integrierten Schaltungschip. Solche integrierten Module sind als Multichip-Module (MCM) bekannt, wobei eine Anzahl von integrierten Schaltungschips auf einem gemeinsamen Substrat aufgebracht und mit diesem verbunden ist. Das Substrat umfasst eine Zwischenverbindungsschicht zum Bereitstellen eines elektronischen Systemmoduls. Als integrierte Module können auch Vorrichtungsgehäuse vorgesehen sein, die ein Substrat umfassen, auf dem ein integrierter Schaltungschip aufgebracht und über eine auf/in dem Substrat vorgesehene Umverdrahtungsstrukturschicht ver bunden ist. Solche Gehäuse sind im Allgemeinen als Ball-Grid-Arrays, Pin-Grid-Arrays, Flip-Chip-Gehäuse und Varianten hiervon bekannt.
  • Wie in 1a gezeigt ist, ist ein Substrat 1 vorgesehen, das in der Regel als Träger und als Schutz für einen darauf aufzubringenden integrierten Schaltungschip dient. Weiterhin kann insbesondere im Fall des Multichip-Moduls oder eines Bausteingehäuses das Substrat eine oder mehrere Umverdrahtungsstrukturschichten umfassen, die Zwischenverbindungen zwischen der Anzahl integrierter Schaltungschips und/oder zwischen einem integriertem Schaltungschip und einer Anzahl von Kontaktanschlüssen (z.B. Lötstellen, Anschlussstifte) des Substrats zur Verfügung stellen. Im Sinne einer einfacheren Darstellung ist die Umverdrahtungsstrukturschicht in den Figuren nicht gezeigt. Das Substrat 1 kann aus einem Harz, einer Keramik oder einem beliebigen anderen Isoliermaterial, das sich zur Verwendung als Substrat für integrierte Schaltungschips eignet, gebildet sein.
  • In einem nächsten Schritt, der in 1b dargestellt ist, wird eine strukturierte Metallisierungsschicht 2 auf einer Oberfläche des Substrats 1 aufgebracht. Die Metallisierungsstruktur wird durch Aufbringen einer Metallschicht ausgebildet, die in der Regel Materialien wie z.B. Aluminium, Kupfer und/oder andere geeignete Materialien mit einem geringen Widerstand enthalten, die sich mit allgemein bekannten Verfahren aufbringen lassen. Beispielsweise kann die Metallisierungsschicht 2 durch Sputtern, Galvanisieren oder Laminieren einer strukturierten oder nicht-strukturierten Metallfolie oder ähnliches aufgebracht werden.
  • Die Metallisierungsschicht 2 wird mit bekannten Lithographie- und Ätzverfahren strukturiert, um so leitende Pfade und Kontaktflächen (Bereiche) auszubilden, die mit entsprechenden Kontaktflächen auf dem integrierten Schaltungschip verbunden werden sollen und um eine Position zum Platzieren des integrierten Schaltungschips 3 zu bestimmen.
  • Wie in 1c gezeigt ist, wird ein integrierter Schaltungschip 3 auf dem Substrat 1 aufgebracht. Die Metallisierungsschicht 2 wird so strukturiert, dass die Position auf dem Substrat 1, auf dem der integrierte Schaltungschip 3 aufgebracht werden soll, keine Metallstrukturen aufweist, so dass der integrierte Schaltungschip 3 auf die Substratoberfläche 1 aufgebracht werden kann. Der integrierte Schaltungschip 3 umfasst eine integrierte Schaltung mit elektronischen und/oder anderen Funktionen, auf der integrierte Kontaktflächen 5 vorgesehen sind. Die integrierten Kontaktflächen 5 stehen mit der integrierten Schaltung in der Regel mithilfe einer Umverdrahtungsschicht 4 in Verbindung, wobei die integrierten Kontaktflächen 5 in der Nähe der Kanten des integrierten Schaltungschips 3 angeordnet sind.
  • Der integrierte Schaltungsschip 3, die integrierten Kontaktflächen 5 des integrierten Schaltungschips 3, und die Metallisierungs-Kontaktflächen des Substrats 1 sind in der Nähe und vorzugsweise mit ihrer Oberfläche auf gleicher Höhe angeordnet, so dass die Lücke zwischen den Kontaktflächen 5, 6 und der Höhenunterschied zwischen den Kontaktflächen klein wird. Der Abstand zwischen den integrierten Kontaktflächen 5 und den Metallisierungs-Kontaktflächen 6 wird verkleinert, damit eine leitende Paste auf ihre entsprechenden Oberflächen und zwischen ihnen aufgetragen werden kann, ohne dass dabei unerwünschte elektrische Verbindungen mit anderen Kontaktflächen und leitenden Pfaden entstehen.
  • In einem nächsten Schritt wird, wie in 1d gezeigt ist, die leitende Paste mit einem Siebdruckverfahren auf die Anordnung aufgebracht, wie in 1c gezeigt. Auf diese Weise wird die Paste selektiv als Streifen oder als Spur aufgebracht, die sich von der integrierten Kontaktfläche 5 auf dem integrierten Schaltungschip 3 bis zu der Metallisierungs-Kontaktfläche 6 auf dem Substrat 1 erstreckt.
  • Die leitende Paste 7 kann aus einer Lötpaste oder irgendeiner anderen Paste mit leitendem Material gebildet sein. Die leitende Paste wird z.B. mithilfe eines Siebdruckverfahrens aufgebracht. Dieses kann durchgeführt werden, indem auf der Oberfläche der Anordnung von 1c eine Maske aufgebracht wird, und indem die leitende Paste 7 auf die Maske aufgetragen und die Maske entfernt wird, so dass die leitende Paste 7 an den Stellen auf der Oberfläche der Anordnung von 1c verbleibt, die durch die Öffnungen der Maske bestimmt wurden.
  • Um eine zuverlässige leitende Verbindung zwischen der integrierten Kontaktfläche des integrierten Schaltungschips und der Metallisierungs-Kontaktfläche der Metallisierungsschicht des Substrats zur Verfügung zu stellen, wird die leitende Paste in einem Härteverfahren ausgehärtet oder geschmolzen. Auf diese Weise wird auch eine zuverlässige Kontaktierung der leitenden Paste mit den Kontaktflächen hergestellt. Im Fall einer Lötpaste wird ein Aufschmelzverfahren eingesetzt, in dem die Lötpaste erwärmt wird, so dass sie schmiltzt und einen Lötpfad zwischen der integrierten Kontaktfläche 5 und der Metallisierungs-Kontaktfläche 6 zur Verfügung stellt. Auf diese Weise können natürlich auch Verbindungen zwischen einer großen Anzahl von Metallisierungs-Kontaktflächen 6 und/oder einer Anzahl von integrierten Kontaktflächen 5 ausgebildet werden.
  • Um die Höhenunterschiede der integrierten Kontaktfläche 5 und der Metallisierungs-Kontaktfläche 6 auszugleichen, kann vorgesehen sein, dass vor dem Platzieren des integrierten Schaltungschips 3 auf dem Substrat 1 der integrierte Schaltungschip durch ein spanabnehmendes Verfahren, beispielsweise durch ein CMP-Verfahren (chemisch-mechanisches Polieren), auf der Rückseite des integrierten Schaltungschips 3 ausgedünnt wird. Der integrierte Schaltungschip 3 kann beispielsweise bis zu ca. 75 μm dünn ausgestaltet werden. Weiterhin kann vorgesehen sein, dass die Metallisierungsschicht 2 durch das wiederholte Aufbringen einer Metallisierungsschicht 2 auf der Substratoberfläche 1 dicker ausgebildet wird.
  • Beim Aufschmelzen verläuft das geschmolzene Lötmittel aufgrund der Oberflächenspannung des Lötmittels auf der Oberfläche der Anordnung nicht. Nach der Verfestigung des Lötmittels, wie es in 1e gezeigt ist, bleiben die vor dem Siebdruck darauf aufgebrachten lateralen Strukturen im Wesentlichen erhalten und sorgen für eine sichere Kontaktierung der integrierten Kontaktflächen 5 und der Metallisierungs-Kontaktflächen 6. Da der Abstand zwischen den Kontaktflächen 5, 6 klein ausgebildet wird, entsteht zwischen ihnen ein leitender Lötpfad.
  • In den 2a bis 2e sind Verfahrensschritte der Herstellung eines integrierten Moduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung gezeigt. Elemente mit gleicher oder ähnlicher Funktion sind mit den selben Bezugszeichen versehen.
  • Das Herstellungsverfahren der zweiten Ausführungsform unterscheidet sich von der mit Bezug auf die 1a bis 1e gezeigten Ausführungsform dadurch, dass das Substrat 1 mit einer Vertiefung 10 versehen wird, in die der integrierte Schaltungschip 3 eingebracht werden soll, wobei die Tiefe der Vertiefung, die Dicke des integrierten Schaltungschips 3 und die Höhe der Metallisierungsschicht 2 auf der Substratoberfläche 1 so ausgebildet sind, dass die Oberflächen der Kontaktflächen 5, 6 die gleiche Höhe aufweisen. Die Vertiefung 10 in dem Substrat 1 kann durch herkömmliche Verfahren in dem Substrat 1 ausgebildet werden, z.B. durch Lithographie- und Ätzverfahren.
  • Weiterhin kann vorgesehen sein, dass eine Isolationsschicht, z.B. ein Lotstoppmaterial 8 für ein Löten auf der Substrat- Oberfläche 1 aufgebracht wird, um die Vertiefungen 10 zum Platzieren des integrierten Schaltungschips 3 zu bestimmen, in der die Metallisierungsschicht 2 und der integrierte Schaltungschip 3 auf/in der Lotstoppmaterial 8 eingebettet sind. Die entstehende Lücke 9 zwischen der Kante des integrierten Schaltungschips 3 und den Seitenwänden der Metallisierungs-Kontaktflächen 6 der Metallisierungsschicht 2 wird dabei mit Lotstoppmaterial 8 aufgefüllt, so dass kein Lotmittel in die Lücke 9 eindringen kann, wodurch die Ausbildung unerwünschter Zwischenverbindungen verhindert wird. Das Strukturieren des Lotstoppmaterials 8 kann durch einen Flachsiebdruck mit einer Dicke des Lotstoppmaterials 8 von 20 μm, durch ein Vorhanggießverfahren mit: einer Dicke von 40 μm oder durch Laminieren einer Folie aus Lotstoppmaterial mit einer Dicke von 50 μm bis 100 μm erreicht werden.
  • In den Ausführungsformen wird vorzugsweise ein (nicht gezeigter) Klebstoff oder eine mechanische Befestigung zum Befestigen des integrierten Schaltungschips 3 auf dem Substrat 1 verwendet, so dass kein versehentliches Verschieben oder eine andere unerwünschte Bewegung des integrierten Schaltungschips 3 auf dem Substrat 1 stattfindet, während das nachfolgende Aufbringen der leitenden Paste mittels Siebdruck durchgeführt wird. Das Ausführen der Verbindungen zwischen den integrierten Kontaktflächen und den Metallisierungs-Kontaktflächen durch Siebdruck macht ein Bonden des integrierten Schaltungschips überflüssig, wodurch die Ausbeute bei der Herstellung der integrierten Module gesteigert und die Herstellungskosten gesenkt werden können.

Claims (12)

  1. Verfahren zum Herstellen eines Moduls mit einem integrierten Schaltungschip auf einem Substrat, das die folgenden Schritte umfasst: – Bereitstellen eines Substrats; – Vorsehen einer Metallisierungsschicht mit einem leitenden Pfad und einer Metallisierungs-Kontaktfläche auf dem Substrat; – Anordnen des integrierten Schaltungschips auf dem Substrat, so dass eine integrierte Kontaktfläche des integrierten Schaltungschips in der Nähe der Metallisierungs-Kontaktfläche positioniert wird; und – selektives Aufbringen einer leitenden Paste, die zum Ausbilden einer leitenden Verbindung zwischen der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche dient.
  2. Verfahren nach Anspruch 1, wobei die leitende Paste als Lötpaste vorgesehen ist, wobei nach dem selektiven Aufbringen der Lötpaste ein Aufschmelzvorgang durchgeführt wird, wobei die Lötpaste geschmolzen und die leitende Verbindung ausgebildet wird.
  3. Verfahren nach Anspruch 2, wobei die Lötpaste mithilfe eines Druckverfahrens aufgebracht wird.
  4. Verfahren nach Anspruch 1, wobei der integrierte Schaltungschip vor dem Aufbringen auf das Substrat gedünnt wird.
  5. Verfahren nach Anspruch 4, wobei die Metallisierungsschicht mit einer Dicke vorgesehen ist, um sowohl die Oberfläche der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche mit derselben Höhe zu versehen.
  6. Verfahren nach Anspruch 5, wobei der integrierte Schaltungschip in eine Vertiefung auf dem Substrat eingebracht wird.
  7. Verfahren nach Anspruch 6, wobei die Vertiefung entweder mithilfe eines Druckverfahrens, eines Vorhanggießverfahrens und eines Laminierverfahrens zum Aufbringen einer strukturieren Folie aus Lotstoppmaterial auf dem Substrat gebildet wird.
  8. Verfahren gemäß Anspruch 1, wobei der integrierte Schaltungschip entweder mithilfe eines Klebstoffes oder einer mechanischen Befestigung auf dem Substrat befestigt wird.
  9. Integriertes Modul, umfassend: – einen integrierten Schaltungschip mit einer integrierten Kontaktfläche zum Vorsehen einer Kontaktierung der integrierten Schaltung; – ein Substrat, auf dem der integrierte Schaltungschip aufgebracht ist; – eine auf dem Substrat aufgebrachte Metallisierungsschicht, die einen leitenden Pfad und eine Metallisierungs-Kontaktfläche aufweist, wobei die integrierte Kontaktfläche des integrierten Schaltungschips in der Nähe der Metallisierungs-Kontaktfläche aufgebracht ist; und – eine leitende Pastenstruktur, die auf der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche aufgebracht wird, so dass zwischen der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche eine leitende Verbindung vorgesehen wird.
  10. Integriertes Modul nach Anspruch 9, wobei die Metallisierungsschicht mit einer Dicke vorgesehen ist, um sowohl die Oberfläche der integrierten Kontaktfläche und der Metallisierungs-Kontaktfläche mit derselben Höhe zu versehen.
  11. Integriertes Modul nach Anspruch 10, wobei der integrierte Schaltungschip in eine Vertiefung auf dem Substrat eingebracht wird.
  12. Integriertes Modul nach Anspruch 9, wobei die Metallisierungsschicht eine auf dem Substrat aufgebrachte strukturierte Metallschicht umfasst.
DE102005057256A 2004-12-29 2005-12-01 Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul Ceased DE102005057256A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/024,237 2004-12-29
US11/024,237 US20060141666A1 (en) 2004-12-29 2004-12-29 Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby

Publications (1)

Publication Number Publication Date
DE102005057256A1 true DE102005057256A1 (de) 2006-07-13

Family

ID=36599542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005057256A Ceased DE102005057256A1 (de) 2004-12-29 2005-12-01 Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul

Country Status (4)

Country Link
US (1) US20060141666A1 (de)
CN (1) CN1819131A (de)
DE (1) DE102005057256A1 (de)
TW (1) TW200633096A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076180B2 (en) 2008-07-07 2011-12-13 Infineon Technologies Ag Repairable semiconductor device and method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065118A (ja) * 2007-08-09 2009-03-26 Panasonic Corp 固体撮像装置
CN109920763A (zh) * 2019-03-04 2019-06-21 积高电子(无锡)有限公司 一种表面安装型半导体电阻桥封装基板及封装工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701802B2 (ja) * 1995-07-17 1998-01-21 日本電気株式会社 ベアチップ実装用プリント基板
US5798566A (en) * 1996-01-11 1998-08-25 Ngk Spark Plug Co., Ltd. Ceramic IC package base and ceramic cover
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
EP1263043A1 (de) * 2001-05-30 2002-12-04 Alcatel Elektronisches Element mit Abschirmung
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
US7312101B2 (en) * 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076180B2 (en) 2008-07-07 2011-12-13 Infineon Technologies Ag Repairable semiconductor device and method

Also Published As

Publication number Publication date
US20060141666A1 (en) 2006-06-29
TW200633096A (en) 2006-09-16
CN1819131A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE112005001949T5 (de) Verfahren und Vorrichtung zum Bereitstellen von Stapelchipelementen
DE102009035920A1 (de) Halbleiterbauelement
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE102008039389A1 (de) Halbleiterbauelement
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE10238781A1 (de) Halbleitervorrichtung
DE102009035623A1 (de) Halbleitervorrichtung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
EP1030359A2 (de) Schichtanordnung sowie Verfahren zu deren Herstellung
DE102005057256A1 (de) Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection